JPS59195760A - Pattern enlarging and contracting device - Google Patents
Pattern enlarging and contracting deviceInfo
- Publication number
- JPS59195760A JPS59195760A JP58069980A JP6998083A JPS59195760A JP S59195760 A JPS59195760 A JP S59195760A JP 58069980 A JP58069980 A JP 58069980A JP 6998083 A JP6998083 A JP 6998083A JP S59195760 A JPS59195760 A JP S59195760A
- Authority
- JP
- Japan
- Prior art keywords
- register
- dot
- value
- output
- basic button
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000008602 contraction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は情報処理装置等に於て文字バタンを拡大及び縮
小して表示するためのバタン拡大縮小装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a button enlargement/reduction device for enlarging and reducing character buttons for display in an information processing device or the like.
従来、情報処理装置に於て、文字パタンをドツトデータ
で表現したものが知られている。この文字パタンを単純
に拡大してディスプレイ等に表示すると文字を構成する
斜の線が矩形状に見えるという欠点が生じる。2. Description of the Related Art Conventionally, in information processing devices, it is known that character patterns are expressed as dot data. If this character pattern is simply enlarged and displayed on a display or the like, a drawback arises in that the diagonal lines forming the characters appear rectangular.
従って文字バタンか有限個のドツトデータで記憶されて
いる場合、この文字バタンをスムーズに拡大縮少するた
めには何らかの補間が必要である。Therefore, if a character button is stored as data of a finite number of dots, some kind of interpolation is required to smoothly enlarge or reduce the character button.
ＣＲＴディスプレイ等ＶＣドツトバタン文字を表示する
ためのデジタル画像処理には、下式で示される線型補間
がよく利用されている。Linear interpolation expressed by the following formula is often used in digital image processing for displaying VC dot-bang characters on CRT displays and the like.
ｆ（ξ、η）−（１−△ξ）（１−△η）ｆ（〔ξ〕、
〔η〕）＋△ξ（１−△η）ｆ（〔ξ）＋１１ （η〕
）十△ξ△ηｆ（（ξ：ｌ＋１１ Ｃη〕＋１）＋（１
−△ξ）△ηｆ（（ξ〕、〔η〕＋１）（Ａｌただしξ
、ηは実数、〔〕はガウス記号、△ξ＝ξ−〔ξ〕 △
η−η−〔η〕、整数値Ｘ、ｙに対しｆ （ｘ ＊ ｙ
）は記憶されている文字等のドツトバタン、ｆ（ξ、
η）は変換後のドツトバタンである。f(ξ, η)−(1−△ξ)(1−△η)f([ξ],
[η])+△ξ(1-△η)f([ξ)+11 (η]
) 10△ξ△ηf((ξ:l+11 Cη)+1)+(1
−△ξ)△ηf((ξ), [η]+1) (Al but ξ
, η is a real number, [] is a Gaussian symbol, △ξ=ξ−[ξ] △
η−η−[η], f (x * y
) is the dot bang of the memorized characters, f(ξ,
η) is the converted dot bang.
従来この囚式金用いた文字バタンの拡大縮小はソフトウ
ェアによる演算処理で行なわれてきた。Conventionally, the enlargement/reduction of the character stamps using prison money has been carried out by calculation processing using software.
ところがこのソフトウェア的手法に依れば膨大な計算時
間を要した。例えは（３２ドツ） ） Ｘ（３２ドツト
）の文字バタンを３倍に拡大する場合、マイコンを使用
すれば約５秒要し、帳票１頁分（１０００文字）をディ
スプレイに表示すればｆＪ２０分という時間がかかった
。However, this software method required a huge amount of calculation time. For example, (32 dots)) If you want to enlarge a character button (32 dots) by 3 times, it will take about 5 seconds using a microcomputer, and it will take fJ20 minutes to display one page of a form (1000 characters) on the display. It took a long time.
これをハードウェアでやれは計算時間は短くなるが、非
常に膨大な数のハードを必要とし高価となる。つまり計
算時間を速くすれば物理的に高価となり、物理的に安価
にすれば計算時間が遅くなη、何れの場合にも実用的で
は無かった。Doing this with hardware will reduce calculation time, but it will require a huge amount of hardware and be expensive. In other words, if the calculation time is made faster, it becomes physically expensive, and if it is made physically cheaper, the calculation time becomes slower (η).In either case, it was not practical.
本発明の目的は、物理的に小規模で経済性が良（、且つ
動作速度が速い文字バタン拡大縮小装置を提供するもの
である。An object of the present invention is to provide a character slam enlarging/reducing device that is physically small in size, economical, and fast in operation.
本発明は基本バタンのドツトデータに出力ｆる２次元基
本バタンメモリと、拡大縮小した基本バタンの出力すべ
きドツトのＸ方向ドツトアドレス全保持しているＸレジ
スタ及びＹ方向ドツトアドレスを保持しているＸレジス
タと、Ｘレジスタニ加算すべき値を保持しているＸＡレ
ジスタ及びＸレジスタに加算すべき値を保持しているＹ
Ａレジスタにおいて、例えばそれぞれ８ビツトの情報を
保持しているＸレジスタ・Ｘレジスタの上位４ビツトの
整数部分によりどの基本バタンを参照スレばよいか決定
し、下位４ビツトの小数部分により重み付けを行なうも
のである。つまクドット出力要求に依り１ドツトＨ力す
る毎にＸレジスタの値にＸＡレジスタの値を加えてその
結果をＸレジスタに格納し、それに対応する基本バタン
のドツトデータとそれに隣接するドツトデータを読み出
し、Ｘレジスタ・Ｘレジスタの内容の小数部分の値に伴
ない濃度変換を行ない多値情報で表現されたドツトデー
タを出力するものである。又、原ドツトバタンのＸ方向
の１列分出力が終了する度にＸレジスタにＹＡレジスタ
の値を加算し、以下同様の操作を繰り返し、拡大成いは
縮小された２次元の多値ドツトデータ全出力するもので
ある。The present invention has a two-dimensional basic button memory that outputs the dot data of the basic button, an X register that holds all the X-direction dot addresses of the dots to be output of the enlarged/reduced basic button, and a Y-direction dot address. the X register, the XA register that holds the value to be added to the X register, and the Y register that holds the value to be added to the X register.
In the A register, for example, the X register, which each holds 8 bits of information, determines which basic thread should be referenced by the upper 4 bits of the integer part of the X register, and weights it by the decimal part of the lower 4 bits. It is something. Every time one dot is output according to the pinch dot output request, the value of the XA register is added to the value of the X register, the result is stored in the X register, and the dot data of the corresponding basic button and the dot data adjacent to it are read. , X register/X register.Concentration conversion is performed in accordance with the value of the decimal part of the contents of the X register, and dot data expressed as multivalued information is output. Also, each time the output of one row of original dot buttons in the X direction is completed, the value of the YA register is added to the This is what is output.
本発明によれば、非常ｖｃ１ｓｆ単な構成にして旧、っ
安価なハードウェアによシ拡犬又は縮少された滑らかな
文字バタンか高速に得られるので実用上大変に便利であ
る。According to the present invention, smooth character stamps enlarged or reduced can be obtained at high speed using old and inexpensive hardware with a very simple vc1sf configuration, which is very convenient in practice.
以下、本発明の一実施例を図面を参照して説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第１図が実施例のブロック図であり、原バタン１６Ｘ１
６を拡大縮小するバタン拡大縮少装置を表わすものとす
る。FIG. 1 is a block diagram of the embodiment, and the original batan 16X1
6 represents a slam scaling device that scales up and down.
この第１図においてＸレジスタ（１）は基本バタンメモ
リ（図示しない）のＸ方向ドツトアドレスを保持してお
り、ＸＡレジスタ（２）はドツト出力要求が入力されて
１ドツト出力する度にこのＸレジスタ（１）に加える値
、つま、！ｌ）Ｘ方向の！仏大縮小率に相当する値を保
持している。Ｘアダー（３）はＸレジスタ（１）の内容
とＸＡレジスタ（２）の内容の和演算を行なう演Ｗ、機
である。In FIG. 1, the X register (1) holds the X direction dot address of the basic button memory (not shown), and the XA register (2) holds the X direction dot address of the basic button memory (not shown). The value to add to register (1), ! l) In the X direction! It holds a value equivalent to the French size reduction rate. The X adder (3) is an operator that performs a sum operation between the contents of the X register (1) and the contents of the XA register (2).
Ｘレジスタ（４）は基本バタンメモリのＹ方向ドツトア
ドレス全保持してお、Ｄ、ＹＡレジスタ（５）は原ドツ
トパタンのＸ方向の１列分出力が終わる度にＸレジスタ
（４）の内容に加えるべき値、つまシＹ方向の拡大縮小
率に相当する値を保持している。Ｙ７ ター （６１は
Ｘレジスタ（４）の内容とＹＡレジスタ（５）の内容の
和演算を行なう演算機である。The X register (4) holds all the dot addresses in the Y direction of the basic button memory, and the D and YA registers (5) change the contents of the X register (4) every time one column of the original dot pattern in the X direction is output. The value to be added is held, which corresponds to the scaling ratio in the Y direction. Y7 ter (61 is an arithmetic unit that performs the sum operation of the contents of the X register (4) and the contents of the YA register (5).
Ｘレジスタ・Ｘレジスタは第２図に示す様に、それぞれ
８ビツトの情報全保持しているが、上位４ビツト（２０
）が基本バタンメモリより読み出すべきドツトアドレス
の整数部分を意味し、下位４ビツト（２１）が小数点以
下の部分を意味している。As shown in Figure 2, the X register and X register each hold all 8 bits of information, but the upper 4 bits (20
) means the integer part of the dot address to be read from the basic button memory, and the lower 4 bits (21) mean the part below the decimal point.
基本バタンメモリのアドレスξ、ηに対応して整数部分
はそれぞれ〔ξ〕、〔η〕で与えられる。小数部分はそ
れぞれ第１図の信号線（７１（８１を通して濃度変換機
（９）ニ△ξ、△ηとして与えられる。基本バタンメモ
リの読出しアドレスはアドレスＭ （１０）（１１）に
よ−り与えられる。本実施例に於ては、前記（５）式の
補間係数△ξ、△ηが加算のみで簡単に求められる。The integer parts are given by [ξ] and [η] corresponding to the addresses ξ and η of the basic button memory, respectively. The decimal parts are given as △ξ, △η to the density converter (9) through the signal lines (71 (81) in FIG. In this embodiment, the interpolation coefficients Δξ and Δη of the above equation (5) can be easily obtained by only addition.
本発明に組み合わされる基本バタンメモリは次の様な機
能をもつものとする。The basic button memory combined with the present invention has the following functions.
アドレスξ、ηに対応してドツト情報ｆ（（ξ〕。Dot information f((ξ)) corresponding to addresses ξ and η.
〔η））、ｆ（［ξ］＋ｘ ＃ （η））、ｆ（（ξ〕
、〔η〕＋１）ｆ（〔ξ〕＋１．〔η〕＋１）をそれぞ
れｍ号′ｍ（１２）。[η)), f([ξ]+x # (η)), f((ξ)
, [η] + 1) f ([ξ] + 1. [η] + 1) respectively, m'm (12).
（１３） 、 （１４） 、 （１５）ｆ：通し濃度変
換機（９）に与える。濃度変換機（９）はＲＯＭから構
成されるロジックで、出力線（１６）に
ｆ（ξ、η）＝（１−△ξ）（１−△η）ｆ（〔ξ〕、
〔η〕）＋△ξ（ｌ−△η）ｆ（〔ξ］＋ｘ、（η〕）
＋△ξ・△ηｆ（［ξ）＋ｌ ＃ ［η〕＋１）＋（Ｉ
−△ξ）・△ηｆ（（ξ〕、〔η〕＋１）囚
の演算結果を与える。(13), (14), (15) f: Provided to the continuous density converter (9). The concentration converter (9) is a logic composed of ROM, and the output line (16) has f(ξ, η)=(1-△ξ)(1-△η)f([ξ],
[η])+△ξ(l−△η)f([ξ]+x, (η))
+△ξ・△ηf([ξ)+l ＃[η]+1)+(I
−△ξ)・△ηf((ξ), [η]+1) gives the calculation result.
この装置の横方向縦方向の拡大棒小率Ｇ Ｘ 、ＧＹは
ＸＡレジスタＹＡレジスタにセットする値によで与えら
れる。つまＪＸＡレジスタ、ＹＡレジスタにセットする
値を変えることによりＸ方向Ｙ方向独立に２５５通り（
８ビツトの場合）の拡大縮小率ヲ遠択することが可能で
ある。The horizontal and vertical enlarged bar ratios G X and GY of this device are given by the values set in the XA register and the YA register. By changing the values set in the JXA and YA registers, 255 options can be created independently in the X and Y directions (
It is possible to select the enlargement/reduction ratio (in the case of 8 bits).
次にこの拡大縮小装置で、基本バタンとして第３図の（
１６ドツト）Ｘ（１６ドツト）の文字バタンをを説明す
る。第４図は第３図の左上の点線で囲まれた部分（２２
） ？拡大したものである。この第４図において黒丸及
び白丸で示したものは基本バタンメモリから与えられる
ドツトデータで、Ｘで示されるものは出力したいドツト
バタンの位置である。Next, use this enlargement/reduction device to use the basic button as shown in Figure 3 (
16 dots) X (16 dots) character button will be explained. Figure 4 shows the area surrounded by the dotted line in the upper left of Figure 3 (22
)? This is an enlarged version. In FIG. 4, the black and white circles indicate dot data given from the basic button memory, and the X indicates the position of the dot button to be output.
先ず、第１図で示される初期設定信号（１７）に応じて
制御回路（旧は次の様に各レジスタをセラトスる。First, in response to the initial setting signal (17) shown in FIG. 1, the control circuit (in the old case, each register is set as follows).
０ → Ｘ １２ → ＸＡＯ→ Ｙ
８ → ＹＡ
この時基本バタンメモリに与えられるアドレス〔ξ〕〔
η〕は０であり、また△ξ、△ηも０であるため濃度変
換機（９）には、基本バタンメモリより（０，０）（１
，０）（０＊１）（ｘ、１）の位置のドツトデータｆ（
０，０）、ｆ（１，０）、ｆ（０゜ｌ）・ｆ（１，１）
が与えられる。また濃度変換機（９）からの出力ｆ（ξ
、η）は
ｆ（ξ、３７）＝ｆ（（：ξ）、（η））＝ｆ（ｏ、ｏ
）＝ｘとなり、これは第４図の出力（２３）である。0 → X 12 → XAO → Y
8 → YA At this time, the address given to the basic button memory [ξ] [
η] is 0, and △ξ and △η are also 0, so the density converter (9) has (0, 0) (1
,0)(0*1)(x,1) dot data f(
0,0), f(1,0), f(0゜l)・f(1,1)
is given. Also, the output f(ξ
, η) is f(ξ, 37) = f((:ξ), (η)) = f(o, o
)=x, which is the output (23) in FIG.
更に第１嘲のＴｌ１ｌ］御回路（１８）にドツト出力要
求（１９）（例えば−Ｗ時間間隔のクロック信号）が入
力されると、制御回１ｒ％ （１８） Ｉｔ 、Ｘアダ
ー（３）の出力、っまりＸレジスタ（１）の内容とＸＡ
レジスタ（２）の内容の和をＸレジスタ（１）にセット
する。この時〔ξ〕。Furthermore, when a dot output request (19) (for example, a clock signal with a -W time interval) is input to the first control circuit (18), the control circuit 1r% (18) It of the X adder (3) Output, exactly the contents of the X register (1) and XA
Set the sum of the contents of register (2) to X register (1). At this time [ξ].
度変換機（９）の出力は であり、これは第４図の出力（２４）である。The output of the degree converter (9) is This is the output (24) in FIG.
このように１ドツトの出力を行なうたびにＸレジスタと
ＸＡレジスタの相をＸレジスタにセットし、それに対応
するドツトデータを読み出し、Ｘレジスタの小数部分の
値、つま−り基本バタンメモリより読出されたドツト位
置との距離に伴い、固成で示される濃度変換を行い、多
値情報（例えば出力して１列分のドツトの出力が終了、
っまりＸレジスタの整数部分が１６（＝０）となったら
制御回路（１８）はＸレジスタ（１）に０をセットしＸ
レジスタ（４）にＸアダー（６）の出力、っまｖＹＸレ
ジスタ４）の値とＹＡレジスタ（５）の値の和をセット
する。In this way, each time one dot is output, the phases of the X register and XA register are set in the X register, the corresponding dot data is read out, and the value of the decimal part of the According to the distance from the dot position, the density conversion indicated by solidification is performed, and multi-value information (for example, when one row of dots has been output,
When the integer part of the X register becomes 16 (=0), the control circuit (18) sets the X register (1) to 0 and
Set the output of the X adder (6) in register (4), the sum of the value of vYX register (4) and the value of YA register (5).
今の場合、Ｘレジスタの値は−となり
６
ｆ（ξ１η）＝−ｆ（ＯｔＯ）＋−ｆ（０１１）−１２
となる。次にドツト出力要求が（ると、（１１）
となる。この制御回路（１８）の動作を示したものが第
５図のフローチャートである。In this case, the value of the X register becomes -, and 6 f(ξ1η)=-f(OtO)+-f(011)-12. Next, the dot output request becomes (11). The flowchart in FIG. 5 shows the operation of this control circuit (18).
この様に本発明によれば非常に簡単なハードウェアによ
り、濃淡重み付けがなされた拡大文字バタンか高速（例
えば１６Ｘ１６を縦横２倍に拡大する場合１２０μ５ｅ
ｃ） に得られるので実用上大変に便利である。In this way, according to the present invention, by using extremely simple hardware, enlarged character buttons with weighted shading can be printed at high speed (for example, when enlarging 16x16 to twice the height and width, it is possible to
c) It is very convenient in practice because it can be obtained as follows.
本実織ｉ９１によればＸＹ方向独立にそれぞれ２５５通
りのυぺ犬・掃小可能であるが各レジスタのピッｌを増
やせばよ、り広範囲の拡大縮小が可能である。According to the actual i91, it is possible to perform 255 types of υpe dog/sweep independently in the X and Y directions, but by increasing the number of pills in each register, a wider range of enlargement/shrinkage is possible.
尚、上記実楕例ではＸレジスタＸレジスタの値を順次増
加させているが減勢゛により制御することも可能である
。また基本バタンメモリは１６Ｘｌ ６（ドツト数は変
更可能）の漢字データに限らず、画像データでも可能で
ある。In the above example, the value of the X register is sequentially increased, but it is also possible to control the value by decreasing the power. Furthermore, the basic button memory is not limited to kanji data of 16X16 (the number of dots can be changed), but can also be image data.
更にこの実ｍ例では出力として１６値の情報を用いたが
適当なしきい値を設定することにより、２１回〜８１直
程度に正ｒ見化しても良い。Further, in this example, 16-value information is used as the output, but by setting an appropriate threshold value, it may be possible to convert the information to 21 times to 81 times.
（１２）
第１図は本発明に係る一実施例のブロック図、第２図は
ＸレジスタＸレジスタのビット割当図、第３図は基本フ
ォントメモリの一例を示したドツト図、第４同は基本バ
タンメモリアドレスと出力アドレスの関係を示した図、
第５図は制御回路の拘作を示すフローチャート図である
。
１・・・Ｘレジスタ、２・・・ＸＡレジスタ、３・・・
Ｘアダー、４・・・Ｘレジスタ、５−ＹＡレジスタ、６
・・・Ｘアダー、７．８・・・信号線、９・・・濃度変
換機、１０゜１１・・・アドレス線、ＩＣｌ３．１４．
１５・・・信号線、１６・・・出力線、１７・・・初期
設定信号、１８・・・制御回路、１９・・・ドツト出力
要求、２ｏ・−・アドレス整数部、２１・・・アドレス
小数部。
代理人弁理士 則 近 憲 佑（ほか１名）第２図
第５図
第 ４ 図
頁 × ｏ × ０(12) Fig. 1 is a block diagram of an embodiment according to the present invention, Fig. 2 is a bit assignment diagram of the X register, Fig. 3 is a dot diagram showing an example of a basic font memory, and Fig. 4 is a dot diagram showing an example of the basic font memory. Diagram showing the relationship between basic button memory address and output address,
FIG. 5 is a flowchart showing the operation of the control circuit. 1...X register, 2...XA register, 3...
X adder, 4...X register, 5-YA register, 6
...X adder, 7.8...signal line, 9...density converter, 10°11...address line, ICl3.14.
15... Signal line, 16... Output line, 17... Initial setting signal, 18... Control circuit, 19... Dot output request, 2o... Address integer part, 21... Address Decimal part. Representative Patent Attorney Kensuke Chika (and 1 other person) Figure 2 Figure 5 Figure 4 Page × o × 0
Claims (1)
するドツトデータを出力する２次元基本バタンメモリと
、前記基本バタンを拡大縮小した際に出力すべきドツト
のＸ方向ドツトアドレスを表す整数部分・小数部分全保
持している第１のレジスタと、前記基本バタンを拡大縮
小した際に出力スべきドツトのＹ方向ドツトアドレスを
表す整数部分・小数部分を保持している第２のレジスタ
と、前記第１のレジスタ及び第２のレジスタの内容の整
数部分で指示されるドツトアドレス及びそれに２次元的
に隣接するドツトアドレスに対応するドツトデータを前
記２次元基本バタンメモリからｆみ出し第１のレジスタ
及び第２のレジスタの内容の小数部分に従がい出力すべ
きドツトの濃淡値演算を行なう濃淡化手段と、前記基本
バタンをＸ方向に拡大縮小する倍率に対応する値を保持
してい４ｉＪ３のレジスタと、前記基本バタンＱＹ方向
に拡大節小する倍率に対応する値を保持している第４の
レジスタと、前記濃淡化手段が１ドツト出力する毎に前
記第１のレジスタ及び第３のレジスタの内容の演算を行
ないその演算結果を前記第１のレジスタに格納する第１
の演算手段と、Ｘ方向ドツトの１列分の出力が終わる毎
に前記第２のレジスタ及び第４のレジスタの内容の演算
を行ないその演算結果を前記第２のレジスタに格納する
第２の演算手段と全具備したことを特徴とするバタン拡
大縮小装置。A two-dimensional basic button memory that outputs the corresponding dot data by specifying the dot address of the basic button, and an integer part and a decimal part that represent the X-direction dot address of the dot to be output when the basic button is enlarged or reduced. A first register that holds the basic button, a second register that holds the integer part and decimal part that represent the Y-direction dot address of the dot to be output when the basic button is enlarged or reduced, and the first register that holds the The dot address designated by the integer part of the contents of the register and the second register and the dot data corresponding to the dot address two-dimensionally adjacent thereto are pushed out from the two-dimensional basic button memory and the first and second registers are read out. a shading means for calculating the shading value of a dot to be output according to the decimal part of the contents of the register; a 4iJ3 register holding a value corresponding to a magnification for scaling the basic button in the X direction; a fourth register holding a value corresponding to a magnification for expanding/decreasing the basic button in the QY direction, and calculating the contents of the first and third registers each time the shading means outputs one dot. a first register that performs
and a second operation for calculating the contents of the second register and the fourth register each time the output of one column of X-direction dots is completed, and storing the operation results in the second register. A slam enlargement/reduction device characterized by being fully equipped with means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069980A JPS59195760A (en) | 1983-04-22 | 1983-04-22 | Pattern enlarging and contracting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069980A JPS59195760A (en) | 1983-04-22 | 1983-04-22 | Pattern enlarging and contracting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195760A true JPS59195760A (en) | 1984-11-06 |
Family
ID=13418315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58069980A Pending JPS59195760A (en) | 1983-04-22 | 1983-04-22 | Pattern enlarging and contracting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195760A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01142877A (en) * | 1987-11-30 | 1989-06-05 | Canon Inc | Interpolating device for digital image |
| JPH01321574A (en) * | 1988-06-24 | 1989-12-27 | Sony Corp | Memory device |
| JPH03109681A (en) * | 1989-09-22 | 1991-05-09 | Casio Comput Co Ltd | Resolution converter |
| JPH03154387A (en) * | 1989-11-13 | 1991-07-02 | Fujitsu Ltd | Electrode structure for piezoelectric actuator element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124185A (en) * | 1979-03-20 | 1980-09-25 | Nippon Electric Co | Coordinate conversion circuit |
| JPS56105571A (en) * | 1980-01-28 | 1981-08-22 | Toshiba Corp | Pattern information inputting device |
| JPS56123055A (en) * | 1980-03-03 | 1981-09-26 | Ricoh Co Ltd | Picture processing method |
| JPS57150063A (en) * | 1981-03-13 | 1982-09-16 | Fujitsu Ltd | Coordinate converting system |
| JPS5819975A (en) * | 1981-07-30 | 1983-02-05 | Sony Corp | Picture converting device |
-
1983
- 1983-04-22 JP JP58069980A patent/JPS59195760A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124185A (en) * | 1979-03-20 | 1980-09-25 | Nippon Electric Co | Coordinate conversion circuit |
| JPS56105571A (en) * | 1980-01-28 | 1981-08-22 | Toshiba Corp | Pattern information inputting device |
| JPS56123055A (en) * | 1980-03-03 | 1981-09-26 | Ricoh Co Ltd | Picture processing method |
| JPS57150063A (en) * | 1981-03-13 | 1982-09-16 | Fujitsu Ltd | Coordinate converting system |
| JPS5819975A (en) * | 1981-07-30 | 1983-02-05 | Sony Corp | Picture converting device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01142877A (en) * | 1987-11-30 | 1989-06-05 | Canon Inc | Interpolating device for digital image |
| JPH01321574A (en) * | 1988-06-24 | 1989-12-27 | Sony Corp | Memory device |
| JPH03109681A (en) * | 1989-09-22 | 1991-05-09 | Casio Comput Co Ltd | Resolution converter |
| JPH03154387A (en) * | 1989-11-13 | 1991-07-02 | Fujitsu Ltd | Electrode structure for piezoelectric actuator element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295135A (en) | Alignable electronic background grid generation system | |
| EP0367418A2 (en) | Display system interpolators | |
| JPH05127654A (en) | Character and figure deformation processing device | |
| EP0215664A2 (en) | A method and apparatus for constructing, storing and displaying characters | |
| US4484347A (en) | Method of image transformation in a display device | |
| JPS6158083A (en) | Fast memory system, data processing method and memory segment | |
| JPS62192878A (en) | Painting-out method for polygon | |
| US3778810A (en) | Display device | |
| JPH0737082A (en) | Method and device for rotating multilevel picture 90 degrees | |
| JPH05324817A (en) | Method for animating one-sequence video image field and apparatus for recovering approximately reduced pixel mapping to mapping from ordinary pixel to pixel | |
| JPS59195760A (en) | Pattern enlarging and contracting device | |
| JPH0454239B2 (en) | ||
| JPS6083852A (en) | Character pattern emphasis control system | |
| US5333250A (en) | Method and apparatus for drawing antialiased lines on a raster display | |
| US3761765A (en) | Crt display system with circle drawing | |
| JP3479282B2 (en) | Character and graphic transformation processor | |
| JPS6242278B2 (en) | ||
| JPS6032198B2 (en) | Alignable electronic background grid generation system | |
| JPH07199903A (en) | Method and device for generating multi-level thickened data | |
| JP2803576B2 (en) | Image processing device | |
| JPS60113283A (en) | Character pattern generator | |
| JP3170249B2 (en) | Apparatus and method for deforming character / graphics | |
| JPS6083853A (en) | Dot interpolation control system | |
| JPS5950070B2 (en) | Character pattern generation method | |
| EP0410744B1 (en) | Graphics processor trapezoidal fill instruction method and apparatus |