JPS5919415A - Power amplifier circuit - Google Patents
Power amplifier circuitInfo
- Publication number
- JPS5919415A JPS5919415A JP12936982A JP12936982A JPS5919415A JP S5919415 A JPS5919415 A JP S5919415A JP 12936982 A JP12936982 A JP 12936982A JP 12936982 A JP12936982 A JP 12936982A JP S5919415 A JPS5919415 A JP S5919415A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- transistors
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、トランジスタを用いて構成した電力増幅回路
に関し、特に、相補出力トランジスタを含んで電流増幅
形に構成されたプッンユプル出力部を有し、出力信号の
クロスオーバー歪を除去すへく、相補出力トランジスタ
にアイドリンク電流が流されるようにされたトランジス
タ電力増幅回路烙に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a power amplifier circuit configured using transistors, and in particular, has a pull-out output section configured in a current amplification type including complementary output transistors, and has a power amplifier circuit configured using transistors. The present invention relates to a transistor power amplifier circuit in which an idle link current is caused to flow through complementary output transistors in order to eliminate signal crossover distortion.
背景技術とその問題点
トランジスタが用いられて構成された電力増幅回路とし
て、出力部が対をなす相補出力トランジスタを含んでダ
ッシュプル形に形成されたB級プッシュプル増幅回路が
広く採用されている3、斯かるトランジスタを用いiB
級プッンユプル電力増幅回路は、出力部に於ける消費電
力の低減がはかれ、比較的高い電力効率が得られるとい
う長所がある反面、出力部を形成する相補出力トランジ
スタのオン・オフ動作に伴い、出力信号のクロスオーバ
ー歪が生ずるという問題がある。このクロスオーバー歪
は、出力トランジスタに充分な電流が流れるためには、
所定のベース・エミッタ間電圧(例えば、0.7v程度
)が必要であり、出力]・ランジスタVこ供給される信
号が、この所定のベース・エミッタ間電圧以下の小レベ
ルであるときには出力トランジスタがオフ]犬態となっ
て出力トランジスタに電流が流れないことになり、これ
により、出力電流波形の零レベル点付近で生ずる歪であ
る。BACKGROUND TECHNOLOGY AND PROBLEMS As a power amplifier circuit constructed using transistors, a class B push-pull amplifier circuit in which the output section is formed in a dash-pull shape and includes a pair of complementary output transistors is widely adopted. 3. iB using such a transistor
Although the class power amplifier circuit has the advantage of reducing power consumption in the output section and achieving relatively high power efficiency, it also has the advantage of reducing power consumption in the output section and achieving relatively high power efficiency. There is a problem in that crossover distortion of the output signal occurs. This crossover distortion is necessary for sufficient current to flow through the output transistor.
A predetermined base-emitter voltage (for example, about 0.7 V) is required, and when the signal supplied to the output transistor V is at a small level below this predetermined base-emitter voltage, the output transistor This is a distortion that occurs near the zero level point of the output current waveform.
そして、このようなりロスオーバー歪を除去すべく、無
信号状態に於いても、出力トランジスタがオン状態にあ
って一定の小電流が流れるようにする方策がとられる1
、この無信号時に出力トランジスタに流扛る一定電流は
アイドリンク電流といわれる。In order to eliminate such lossover distortion, measures are taken to ensure that the output transistor remains on and a constant small current flows even in a no-signal state.
This constant current that flows through the output transistor when there is no signal is called an idle link current.
回路が、相補出力トランジスタで形成されるブツンユプ
ル出力部がエミッタ・フォロワー形とされ、両出力トラ
ンジスタのエミッタに負荷が接続される形式とをれる」
易舎には、プッシュプル出力部に対して、両出力トラン
ジスタの各々のベース・エミッタ間を順バイアスするバ
イアス電圧供給部を伴った駆動部を設けることによって
、容易に出カドう/ジスタのアイドリング電流を流すこ
とができる。しかしながら、斯かる回路形式は、通常、
駆動部に対する動作電源電圧を、実質的にプッシュプル
出力部に対する動作電源電圧より高くすることが必要と
される。The circuit has an emitter-follower type output section formed by complementary output transistors, and a load is connected to the emitters of both output transistors.
By providing a drive section for the push-pull output section with a bias voltage supply section that forward biases between the base and emitter of both output transistors, it is possible to easily reduce the output voltage/idling of the transistor. Can conduct current. However, such circuit formats typically
It is required that the operating supply voltage for the drive be substantially higher than the operating supply voltage for the push-pull output.
このような動作電源電圧に関する問題は、相補出力トラ
ンジスタで形成されるプッシュプル出力部カコレクタ・
フォロワー形ときれ、両出力トランジスタのコレクタに
負荷が接続される電流増幅形の回路形式を採ることによ
って回避することができるが、斯かる電流増幅形の回路
形式にあっては、出力トランジスタにアイドリンク電流
を流すための上述のエミッタ・フォロワー形回路形式の
場合とは異なった工夫が必要となる。Such problems regarding the operating power supply voltage arise when the push-pull output part collector/collector is formed by complementary output transistors.
This can be avoided by adopting a current amplification type circuit format in which the load is connected to the collectors of both output transistors. A different approach than the above-mentioned emitter-follower type circuit format for flowing the link current is required.
第1図は、このような相補出力トランジスタが用いられ
て形成きれるプッシュプル出力部がコレクタ・フォロワ
ー形とされ、両出力トランジスタにアイドリング電1流
が流されるようにてれたプッシュプル電力増幅回路の例
を示す。ここで、信号入力端子/に供給σれる信号源λ
からの入力信号は、PNP)ランジスタ3及びNPNト
ランジスタタのベースに供給される。これらトランジス
タ3及O−qの夫々のエミッタと正電源−1−Vo及び
負電源−Vo (正電源十■。と負電源−voとの電圧
の絶対値は等しい)との間には、夫々、電流源S及び乙
が接続きれており、電流源り及び乙は、夫々トランジス
タ3及びグに、例えは、互いに等j7い一定の直流電流
■。全供給する1、これにより、トランジスタ3及びグ
の夫々のエミッタにベースが接続きれたN I) N
l−ランジスタフ及びPNP)ランジスタgにも、無信
号時に1Fffi流電流■oが流れる。従って、トラン
ジスタ7及びざには、アイドリング電流■。が流れるの
であり、さらに、トランジスタ3及びグのベースに供給
σれた入力信号の電圧に応じた信号電流がアイドリング
電流1、に重畳されて流れる。即ち、トランジスタ3゜
グ、72g及びトランジスタ7及びどのエミッタに共通
接続された抵抗9により、入力信号に対する電圧−電流
変換部が形成きれているのである。Figure 1 shows a push-pull power amplifier circuit in which the push-pull output section formed using such complementary output transistors is of collector-follower type, and one idling current flows through both output transistors. Here is an example. Here, the signal source λ supplied to the signal input terminal σ
The input signal from the PNP transistor 3 is supplied to the base of the NPN transistor 3 and the base of the NPN transistor transistor 3. Between the emitters of these transistors 3 and O-q and the positive power supply -1-Vo and the negative power supply -Vo (the absolute values of the voltages of the positive power supply and the negative power supply -vo are equal), respectively. , current sources S and B are connected, and the current sources S and B supply constant DC currents, which are equal to each other, to the transistors 3 and G, respectively. 1, which connects the bases to the respective emitters of transistors 3 and 3.
When there is no signal, a current of 1Fffi flows through the transistor g (l-rangistor and PNP) as well. Therefore, the idling current ■ flows through the transistor 7 and between them. Furthermore, a signal current corresponding to the voltage of the input signal σ supplied to the bases of the transistors 3 and 3 flows superimposed on the idling current 1. In other words, the transistors 3.degree. and 72g, the transistor 7, and the resistor 9 commonly connected to which emitter form a voltage-current conversion section for the input signal.
そ1〜で、この場合、変換利得は、アイドリング電流■
oと抵抗9の抵抗値Reによって決定され、(左)
アイドリング電流■。と抵抗値Reの函数f(ro。In Part 1~, in this case, the conversion gain is the idling current ■
Determined by o and the resistance value Re of resistor 9, (left) Idling current ■. and the function f(ro.
Re )となる。まり、トランジスタ7のコレクタに得
られるアイドリング電流■。に信号電流が重畳された電
流出力と、トランジスタどのコレクタに得られるアイド
リング電流■。に信号電流が重畳された電流出力は、外
部に対しては、入力信号の正の半サイクルと負の半サイ
クルに応じた、互いに極性を異にするものとなっている
。Re). Therefore, the idling current obtained at the collector of transistor 7 is ■. ■ The current output with the signal current superimposed on the transistor and the idling current obtained at the collector of the transistor. The current output on which the signal current is superimposed has different polarity to the outside depending on the positive half cycle and negative half cycle of the input signal.
斯かるトランジスタ7及びgの夫々のコレクタに得られ
る電流出力は、ダイオード接続されたPNP )ランジ
スタ/θ及びNPN)ランジスタ//トコレクタ・フォ
ロワー形とされた相補出力トランジスタ/2及び73を
用いて形成された、相補形プッンユブル出力部に供給さ
れる。ここで、トランジスタ10及び/λの夫々のエミ
ッタと正電源+Voとの間に接続された抵抗/4及び/
Sの抵抗値はn対/となるよう、例えば、n−R及びR
に選定される。(但し、nは正P)。寸た、トランジス
タ//及び/3のエミッタと負電源−voとの間に接続
された抵抗/乙及び/7の抵(A )
抗菌もn7]/となるよう、例えば、n−R及びRに選
定される。そして、これらトランジスタ10及び/2と
抵抗/l及び/り、及び、トランジスタ//及び/3と
抵抗/乙及び/7ば、夫々、カレントミラー回路を形成
している。従って、トランジスタ10及び//の夫々に
、トランジスタ7及びどの夫々のコレクタからの電流出
力にもとすく電流、即ち、アイドリング電流■。と信号
電流が流、れるので、出力トランジスタ/2及び/3の
夫々には、出力I・ランジスタ10及び//全流れる電
流のn倍の電流が出力電流として流れる33従って、こ
の出力電流はn倍されたアイドリング電流Toy即ち、
n・■oにトランジスタク及びgで得られる信号電流の
11倍の信号電流が重畳されたものとなる。、そして、
この出力トランジスタ/2を流れる出力電流と出力トラ
ンジスタ/3全流れる出力電流とが、入力信号の正の半
サイクル及び負の半サイクルに対応し、互いに逆極性を
もって、交互に、出力トランジスタ/、2及び/3の夫
々のコレクタ間の出力端子と接地間に接続された負荷/
gに供給される。The current output available at the respective collectors of such transistors 7 and g is formed using complementary output transistors /2 and 73 in collector-follower type. is supplied to a complementary push-pull output. Here, resistors /4 and /λ are connected between the respective emitters of transistors 10 and /λ and the positive power supply +Vo.
For example, n-R and R
selected. (However, n is positive P). In addition, resistors /B and /7 are connected between the emitters of transistors // and /3 and the negative power supply -vo. selected. The transistors 10 and /2 and the resistors /1 and /2, and the transistors // and /3 and the resistors /B and /7 form a current mirror circuit, respectively. Therefore, each of transistors 10 and/or has a current that is less than the current output from transistor 7 and any respective collector, ie, an idling current. Since the signal current flows through each of the output transistors /2 and /3, a current n times the total flowing current flows as an output current in each of the output transistors /2 and /3.33 Therefore, this output current is n The idling current Toy multiplied by
A signal current that is 11 times as large as the signal current obtained from the transistors Q and G is superimposed on n·■o. ,and,
The output current flowing through the output transistor /2 and the output current flowing through the output transistor /3 correspond to the positive half cycle and the negative half cycle of the input signal, and are alternately connected to the output transistor /2 with opposite polarities. and the load connected between the output terminal and ground between the respective collectors of /3.
g.
このようにして、入力信号に対する電流増幅形の電力増
幅動作が行われるのであり、この場合、電流源部及び乙
が設けられてトランジスタ3及びグに夫々一定の直流電
流■。が供給されることにより、トランジスタ7及びg
にも無信号時に直流電流■。がアイドリング電流として
流れ、その結果、出力トランジスタ/、2及び/3にア
イドリング電流n・■oが流されることになる。従って
、無信号時に於いても、出力トランジスタ7.2及び/
3はオン状態にあり、出力信号のクロスオーバー歪の改
善がな式れる。In this way, a current amplification type power amplification operation is performed for the input signal, and in this case, the current source section and B are provided to supply a constant DC current to the transistors 3 and G, respectively. is supplied, transistors 7 and g
■ DC current when there is no signal. flows as an idling current, and as a result, an idling current n·■o flows through the output transistors /, 2, and /3. Therefore, even when there is no signal, the output transistors 7.2 and/or
3 is in the on state, and the crossover distortion of the output signal can be improved.
しかしながら、斯かる第1図の回路の場合、入力信号の
負レベル及び正レベルがある程度大となるとき、それに
応じて、電圧−電流変換部を形成するトランジスタ7及
びざのうちの一方はオフ状態となり、このため、トラン
ジスタ10もしくは//ヲ流れる電流が零となって、出
力トランジスタ/2もしくは73を流れる出力電流も零
となることになる。即ち、トランジスタ10もしくは/
/及び出力]・ランジスタ/2もしくは/3がオフ状態
となるのであり、この出力トランジスタ/ノ及び/3の
オフ動作の影響を受けて、負荷/gに供給はれるlli
l電力のクロスオーバー歪が、アイドリンク電流n *
]’ oにより低減されるものの、充分には除去でき
ないことになる1、゛この場合、電流源k及び乙が供給
する直流電流■oの値ヲ大とすれば、トランジスタ7及
びgのアイドリング?に流■。及び出力トランジスタ/
2及び73を流れるアイドリング隼;流n・■oの値も
大となって、出力電流のクロスオーバー歪の低減効果が
増すが、各部のアイドリンク電流値を犬とすることは、
消費電力の増大等の不都合etねくことになってしまう
。However, in the case of the circuit shown in FIG. 1, when the negative level and positive level of the input signal become large to a certain extent, one of the transistors 7 and 7 forming the voltage-current conversion section is turned off. Therefore, the current flowing through the transistor 10 or // becomes zero, and the output current flowing through the output transistor /2 or 73 also becomes zero. That is, the transistor 10 or/
/ and output] - Transistor /2 or /3 is turned off, and under the influence of the off operation of output transistor /2 or /3, the lli supplied to load /g
The crossover distortion of l power is the idle link current n *
1. In this case, if the value of the DC current supplied by the current sources k and B is large, the idling of transistors 7 and g? Flow ■. and output transistor/
2 and 73; the value of current n and ■o also increases, increasing the effect of reducing the crossover distortion of the output current, but setting the idle link current value of each part to
This results in inconveniences such as increased power consumption.
発明の目的
斯かる点に鑑み本発明は、相補出力トランジスタが用い
られて電流増幅形に構成されたプッシュプル出力部を備
え、両出刃トランジスタを常時オン状態に保つようにす
ることにより、負荷に供給される出力電流のクロスオー
バー歪が充分に除去されるようにされた電力増幅回路を
提供すること全目的とする。Purpose of the Invention In view of the above, the present invention includes a push-pull output section that uses complementary output transistors and is configured as a current amplification type, and by keeping the double-edged transistors in an on state at all times, It is an overall object to provide a power amplifier circuit in which crossover distortion of the supplied output current is sufficiently eliminated.
発明の概要
本発明に係る電力増幅回路は、入力信号電圧に応じた信
号電流を生ずる電圧−電流変換部と、この電圧−電流変
換部に第1の直流電流を供給し、そこからの出力である
信号電流を第1の直流電流に重畳せしめられたものとす
る第1の電流源部と、電圧−電流変換部からの第1の直
流電流に重畳された信号電流が供給きれる、第1及び第
λの相補出力トランジスタ金言んで電流増幅形に構成さ
れ7’m プッシュプル出刃部と、このプッシュプル出
刃部に第λの直流電流を供給する第λの電流源部とを備
えて構成される。斯かる構成により、相補出力トランジ
スタには第1の直流電流にもとず〈アイドリンク電流と
、第λの直流電流にもとすく、入力信号に応じた電圧−
電流変換部の動作の影響を受けない固定的アイドリンク
電流とが加算されて流れるようにきれており、これによ
り、相補出力トランジスタが常時オン状態に保たれて、
出ヵ電流のクロスオーバー歪が充分に除去される。Summary of the Invention A power amplifier circuit according to the present invention includes a voltage-to-current converter that generates a signal current according to an input signal voltage, a first direct current to the voltage-to-current converter, and an output from the voltage-to-current converter. A first current source section that superimposes a certain signal current on the first DC current, and a first current source section that can supply the signal current that is superimposed on the first DC current from the voltage-current converter section. The λth complementary output transistor is configured to be a current amplification type, and includes a 7' push-pull cutting edge section, and a λth current source section that supplies the λth DC current to the push-pull cutting edge section. . With such a configuration, the complementary output transistors have an idle link current and a voltage corresponding to the input signal based on the first DC current and the λth DC current.
A fixed idle link current that is not affected by the operation of the current converter is added to the current, and the complementary output transistor is kept in the on state at all times.
Crossover distortion of the output current is sufficiently eliminated.
実施例
以下、第2図を参照して、本発明の実施例について述べ
る。Embodiments Hereinafter, embodiments of the present invention will be described with reference to FIG.
第2図は本発明に係る電力増幅回路の一例金示す1、こ
の例は第7図に示される回路に改良が加えられたものと
して構成されており、第1図に示される各部に対応する
部分には、第1図と共通の番号を付して示して、それら
についての詳細説明は省略する。この例に於いては、エ
ミッタが抵抗値R/の抵抗/9を介して正電源子vcに
、また、コレクタが抵抗λθを介して接地されたPNP
トランジスタ2/と、エミッタがトランジスタ、2/
のベースに、コレクタが負電源−■。に、そして、ベー
スがトランジスタ2/のコレクタに、夫々、接続された
PNPトランジスタ22で安定化電圧発生回路が形成さ
れており、トランジスタ2/のベースに得られる電圧が
、PNI)トランジスタ23及び、2グの夫々のベース
に供給される。トランジスタ、23及び2’lの夫々の
エミッタは、抵抗、、2左及び、2乙を介して正電源+
V、、、 K接続きれている。これら抵抗2S及びλ乙
は、抵抗/9と同様、抵抗(FiRlを有すものとされ
ている9、そして、トランジスタ、23のコレクタが、
エミッタが抵抗27全介して負電源−voに接続された
NPN トランジスタ2gのコレクタに接続され、トラ
ンジスタ2グのコレクタがトランジスタ3のエミッタに
接続されている。FIG. 2 shows an example of a power amplifier circuit according to the present invention. This example is constructed by improving the circuit shown in FIG. 7, and corresponds to each part shown in FIG. Components are shown with the same numbers as in FIG. 1, and detailed explanation thereof will be omitted. In this example, a PNP whose emitter is connected to the positive power supply terminal VC via a resistor /9 with a resistance value R/, and whose collector is grounded via a resistor λθ is used.
Transistor 2/ and emitter transistor, 2/
At the base of , the collector is a negative power supply -■. A stabilizing voltage generation circuit is formed by PNP transistors 22 whose bases are connected to the collector of transistor 2/, respectively, and the voltage obtained at the base of transistor 2/ is the voltage generated by the PNI transistor 23 and the collector of transistor 2/. The base of each of the two groups is supplied. The respective emitters of transistors 23 and 2'l are connected to the positive power supply + through resistors 23 and 2'l.
V,..., K connection is broken. These resistors 2S and λB are similar to the resistor /9, and the collector of the resistor (FiRl) and the transistor 23 is
The emitter is connected to the collector of the NPN transistor 2g, which is connected to the negative power supply -vo through the resistor 27, and the collector of the transistor 2g is connected to the emitter of the transistor 3.
ここで、トランジスタ2/のベースに得られる電圧は、
トランジスタ、23及び、211i流れる電流が■。と
なるようにされ、従って、トランジスタ2グはトランジ
スタ3に一定の直流電流I。全供給しており、第1図の
回路に於ける電流源Sに対応する電流源部を形成してい
る。Here, the voltage obtained at the base of transistor 2/ is
The current flowing through the transistors 23 and 211i is ■. Therefore, transistor 2g supplies a constant DC current I to transistor 3. It forms a current source section corresponding to the current source S in the circuit of FIG.
一方、トランジスタ、23は電流Io’rトランジスタ
2gに供給する。このトランジスタ2g(Dコレクタ及
びベースには、エミッタが正電源子■。On the other hand, transistor 23 supplies current Io'r to transistor 2g. This transistor 2g (D collector and base, the emitter is a positive power supply terminal ■).
に接続されたNPN トランジスタ、、29のベース及
びコレクタが夫々接続され、トランジスタ、2gのベー
スに得られる電圧がNPNトランジスタ30ノヘースに
供給される。トランジスタ30(Dエミッタは抵抗37
を介して負電源−vcに接続され、また、コレクタはト
ランジスタフのエミッタに接続されている。ここで、抵
抗27及び3/は、夫々、抵抗/9と同様、抵抗1直R
/を有すものとされている。これにより、トランジスタ
3off:流れる電流、は1.となり、従って、このト
ランジスタ3θはトランジスタフに一定の直流電流■o
全供給するものとなっていて、第1図の回路に於ける電
流源部に対応する電流源部を形成している。The bases and collectors of NPN transistors , 29 are connected respectively, and the voltage obtained at the base of transistor 2g is supplied to the NPN transistor 30. Transistor 30 (D emitter is resistor 37
The collector is connected to the emitter of the transistor Vc. Here, the resistors 27 and 3/ are the same as the resistor /9, respectively.
/. As a result, the transistor 3 off: the flowing current is 1. Therefore, this transistor 3θ has a constant DC current ■o
It forms a current source section corresponding to the current source section in the circuit of FIG.
また、トランジスタ2/のベースに得られる電圧は、P
NPトランジスタ3.2のベースにも供給きれる。トラ
ンジスタ32のエミッタは抵抗33を介して正電源子V
。に接続され、コレクタはトランジスタ//のコレクタ
に接続さnている。そして、抵抗33の抵抗値は、前述
の抵抗値R/とは異なるR2とされている。これにょシ
、トランジスタ32には前述の電流I。とけ異なる値の
電流■o′が流れ、従って、このトランジスタ32は、
トランジスタ//に一定の1a流電流Io’ffi供給
する電流源部を形成している。Also, the voltage obtained at the base of transistor 2/ is P
It can also be supplied to the base of the NP transistor 3.2. The emitter of the transistor 32 is connected to the positive power supply V through the resistor 33.
. The collector is connected to the collector of the transistor //. The resistance value of the resistor 33 is set to R2, which is different from the above-mentioned resistance value R/. In this case, the above-mentioned current I flows through the transistor 32. Currents o′ with different values flow, so this transistor 32
A current source section is formed that supplies a constant 1a current Io'ffi to the transistor //.
さらに、トランジスタ、2gのベースに得られる常圧は
、NPN)ランジスタ3りのベースニモ供給される。ト
ランジスタ3グのエミッタは抵抗3Sを介して負電源−
VCに供給され、コレクタはトランジスタ10のコレク
タに接続されている。Furthermore, the normal pressure obtained at the base of transistor 2g is supplied to the base of transistor 3 (NPN). The emitter of transistor 3G is connected to the negative power supply through resistor 3S.
VC, and its collector is connected to the collector of transistor 10.
そして、抵抗3Sの抵抗値は、抵抗33と同様、R,2
とされている。これにより、トランジスタ311−には
、トランジスタ32と同様、電流■o′が流れ、従って
、このトランジスタ3’lは、トランジスタ/θに一定
の直流電流■。′を供給する電流源部全形成している。Similarly to the resistor 33, the resistance value of the resistor 3S is R,2
It is said that As a result, a current ■o' flows through the transistor 311-, similar to the transistor 32, and therefore, a constant DC current ■ flows through the transistor 3'l to the transistor/θ. The entire current source section that supplies the current is formed.
ここで、抵抗33及び3Sの抵抗値R2は、例えば、−
R/程度に選定され、これにより、電流■o′の直は電
流■。の値の一程度の比較的小なるものとされる。Here, the resistance value R2 of the resistors 33 and 3S is, for example, -
The current is selected to be approximately R/, so that the direct current of the current ■o' is the current ■. It is considered to be relatively small, about one value of .
斯かる本発明に係る電力増幅回路の場合、第1図の回路
と同様にして、トランジスタ7及びどの夫々のコレクタ
には、アイドリング電流■。に信号電流が重畳された電
流出力が信号入力端子/がらの入力信号の正の半サイク
ルと負の半ヤイクルに応じて得られ、この電流出力にも
とすき、相補出力トランジスタ/2及び/3と共にブツ
ンユブル出力部を形1戊するトランジスタ10及び//
に、アイドリング電流■。と信号電流とが流れる。そし
て、トランジスタ10及び//には、さらに、これに加
えて、I・ランジスタ3’l及び32で形成さ:t]る
箱;流源部から供給をれる一定の直流電流■o′も流れ
、従って、アイドリング電流は■。と■o′とが力II
算され7j I。+1゜′となる3、このため、トラン
ジスタ10及び//ヲ流れる電流のn倍の電流が流れる
出力トランジスタ/2及び/3には、アイドリング電流
n・■oとn−Io′とが加算された総合アイドリング
電流n・I o 十n・■o′に、トランジスタ7及び
gで得られる信号電流のn倍の信号電流が重畳された出
力電流が流れることになる。1
ここで、トランジスタ10及び//ヲ流れるアイドリン
グ電流I。′及び出力トランジスタ/2及び/3を流れ
るアイドリング電流n・■o′は、トランジスタ3q及
び3.!で形成される電流源部から供給される直流電流
■。′にもとずくもので、トランジスタ7及びgがオン
状態にあるかオフ状態にあるかに拘わりなく常時流れる
。即ち、入力信号に応じた電圧−電流変換部の動作の影
響を受けない固定的アイドリング電流である。従って、
トランジスタ10及び//、及び、出力トランジスタ/
2及び/3はオフ状態となることなく常時オン状態を保
ち、出力トランジスタ/2及び/3には常時比較的小な
るアイドリング電流n・■o′が流れることになる1、
これにより、負荷/gに供給される出力電流は、出力ト
ランジスタ/2及び/3のオフ動作の影響を受けること
なく、クロスオーバー歪が充分に除去されたものとなる
のである。そして、この場合、固定的アイドリング電流
■o′及びn・■o′の値は小とされるので、アイドリ
ング電流による電力消費の増加は微々たるもので済む。In the case of such a power amplifier circuit according to the present invention, an idling current {circle around (2)} flows through the transistor 7 and each of its collectors, similarly to the circuit shown in FIG. A current output in which a signal current is superimposed on the signal current is obtained in response to the positive half cycle and negative half cycle of the input signal of the signal input terminal /. A transistor 10 and //
, the idling current ■. and a signal current flow. In addition to this, a constant DC current o' supplied from the source section formed by the I transistors 3'l and 32 also flows through the transistors 10 and //. , Therefore, the idling current is ■. and■o′ is power II
Calculated 7j I. Therefore, the idling current n·■o and n-Io' are added to the output transistors /2 and /3, through which a current n times the current flowing through the transistor 10 and //W flows. An output current in which a signal current n times the signal current obtained by the transistors 7 and g is superimposed on the total idling current n·I o 10n·■o' flows. 1 Here, the idling current I flowing through the transistor 10 and //. ' and the idling current n·■o' flowing through the output transistors /2 and /3 are the idling currents n·■o' flowing through the transistors 3q and 3. ! DC current supplied from the current source section formed by ■. ', which always flows regardless of whether transistors 7 and g are in the on or off state. That is, it is a fixed idling current that is not affected by the operation of the voltage-current converter according to the input signal. Therefore,
Transistor 10 and// and output transistor/
2 and /3 always remain on without being turned off, and a relatively small idling current n·■o' always flows through the output transistors /2 and /3.
As a result, the output current supplied to the load /g is not affected by the off-operation of output transistors /2 and /3, and crossover distortion is sufficiently removed. In this case, since the values of the fixed idling currents ``o'' and n.times.o' are small, the increase in power consumption due to the idling current is negligible.
捷た、この例に於いては、アイドリング電流■o及びn
・Iok規定するトランジスタ、211を及び30から
供給される直流電流■oとアイドリング電流I。′及び
n・Io’に規定するトランジスタ32及び3’lから
供給される直流電流■。′とは、トランジスタ24t、
30.32及び3りを含む電流供給部の回路構成上、い
わば、共通電流源から供給されるものとなっており、温
度特性が一致するものとされていて温度変化に伴う相対
変動が発生せず、電圧−電流変換部及びプッシュプル出
力部の動作の安定化が補償されている。In this example, the idling current o and n
・DC current ■o supplied from transistors 211 and 30 that define Iok and idling current I. ' and n·Io' are the DC currents supplied from transistors 32 and 3'l. ' means the transistor 24t,
30.Due to the circuit configuration of the current supply unit including 32 and 3, the current is supplied from a common source, so the temperature characteristics are supposed to match, and relative fluctuations due to temperature changes do not occur. First, the stabilization of the operation of the voltage-current converter and push-pull output section is guaranteed.
なお、本発明に係る電力増幅回路の具体的構成は、上述
の実施例に限られるものではなく、本発明の要旨を逸脱
することなく種々の態様がとられてよいものであること
勿論である1、
応 用 例
本発明に係る電力増幅回路は、負荷としてスピーカが接
続され、音声信号を増幅してスピーカに供給1〜、スピ
ーカを駆動する音声出力増幅回路として月1いるに好適
であり、その場合には、スピーノノからイnられる音声
出力全歪のない良質なものとすることができる。It should be noted that the specific configuration of the power amplifier circuit according to the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various embodiments may be adopted without departing from the gist of the present invention. 1. Application Example The power amplifier circuit according to the present invention is suitable for use once a month as an audio output amplifier circuit to which a speaker is connected as a load, amplifies an audio signal and supplies it to the speaker, and drives the speaker. In that case, the audio output inputted from the spino can be of good quality without any total distortion.
発明の効果
以上の説明から明らかな如く、本発明に係る電力増幅回
路によれば、回路全体が相補出力トランジスタがコレク
タ・フォロワー形で用いられ、電流増幅形ときれたグツ
/ニブル電力増幅回路として構成されるので、各部に対
する動作電源電圧に関しての煩わしい設定を回避するこ
とができ、しかも、出力トランジスタを、アイドリング
電流を比較的小にして、常時オン状態に保つことができ
るので、出力1言号のクロスオーバー歪全充分に除去す
ることができる。また、斯かる本発明に係る電力増幅回
路は、出力トランジスタにアイドリンク電流金離すため
の構成も、トランジスタを用いた電流源を有すものとし
て形成することができるものであるので、集積回路化に
適したものとなる。Effects of the Invention As is clear from the above explanation, according to the power amplifier circuit according to the present invention, the entire circuit uses complementary output transistors in the collector-follower type, and can be used as a current amplification type and a tight/nibble power amplifier circuit. Because of this structure, it is possible to avoid troublesome settings regarding the operating power supply voltage for each part.Furthermore, since the output transistor can be kept in the always-on state with a relatively small idling current, the output transistor can be kept in the ON state at all times. All of the crossover distortion can be eliminated satisfactorily. Further, in the power amplifier circuit according to the present invention, the configuration for distributing idle current to the output transistor can also be formed as having a current source using a transistor, so it can be integrated into an integrated circuit. It will be suitable for
第1図は相補出力トランジスタが用いられて形成される
ブツンユブル出力部がコレクタ・フォロワー形とされた
プッシュプル電力増幅回路の一例を示す回路接続図、第
2図は本発明に係る電力増幅回路の一例を示す回路接続
図である1゜図中、/は信号入力端子、3.g、10.
.23゜、2グ及び32はPNP トランジスタ、り、
7゜//、3θ及び3Il−ばN’ P N )ランジ
スタ、/2及び/3は相補出力トランジスタ、7gは負
荷である。
(/9’)
第1図FIG. 1 is a circuit connection diagram showing an example of a push-pull power amplifier circuit in which a push-pull output section formed using complementary output transistors is a collector-follower type, and FIG. 2 is a circuit connection diagram of a power amplifier circuit according to the present invention. In Figure 1, which is a circuit connection diagram showing an example, / is a signal input terminal, 3. g, 10.
.. 23°, 2g and 32 are PNP transistors,
7°//, 3θ and 3Il-N' P N ) transistors, /2 and /3 are complementary output transistors, and 7g is a load. (/9') Figure 1
Claims (1)
部と、該電圧−電流変換部に第1の直流電流を供給し、
上記信号電流を上記第1の直流電流に重畳せしめる第1
の電流源部と、上記電圧−電流変換部の出力端に接続さ
れて上記第1の直流電流に上記信号電流が重畳された電
流出力が供給される、第1及び第2の相補出力トランジ
スタを含んで電、流増幅形に構成されたプッンユプル出
力部と、該プッシュプル出力部に第2の直流電流を供給
する第λの電流源部とを備えて成り、上記相補出力トラ
ンジスタに上記第1の直流電流にもとすくアイドリング
電流と上記第λの直流電流にもとすくアイドリンク電流
とが加算されて流れるようにされた電力増幅回路。a voltage-current converter that generates a signal current according to an input signal voltage, and a first DC current that is supplied to the voltage-current converter;
a first direct current that superimposes the signal current on the first direct current;
a current source section, and first and second complementary output transistors connected to the output end of the voltage-current converter section and supplied with a current output in which the signal current is superimposed on the first DC current. and a λ-th current source section that supplies a second DC current to the push-pull output section, and the complementary output transistor is connected to the first A power amplifier circuit in which an idling current is added to the DC current of the λth DC current, and an idling current is added to the λth DC current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12936982A JPS5919415A (en) | 1982-07-24 | 1982-07-24 | Power amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12936982A JPS5919415A (en) | 1982-07-24 | 1982-07-24 | Power amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5919415A true JPS5919415A (en) | 1984-01-31 |
Family
ID=15007873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12936982A Pending JPS5919415A (en) | 1982-07-24 | 1982-07-24 | Power amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5919415A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108208A (en) * | 1984-11-01 | 1986-05-26 | Sanyo Electric Co Ltd | Push-pull amplifier circuit |
JPS6268318U (en) * | 1985-10-18 | 1987-04-28 |
-
1982
- 1982-07-24 JP JP12936982A patent/JPS5919415A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108208A (en) * | 1984-11-01 | 1986-05-26 | Sanyo Electric Co Ltd | Push-pull amplifier circuit |
JPS6268318U (en) * | 1985-10-18 | 1987-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6119170B2 (en) | ||
JPH0452645B2 (en) | ||
JPH0322723B2 (en) | ||
JPH0136346B2 (en) | ||
US4723111A (en) | Amplifier arrangement | |
JP2733962B2 (en) | Gain control amplifier | |
US4151482A (en) | Folded-cascode amplifier stages | |
JPS6262084B2 (en) | ||
JPS5919415A (en) | Power amplifier circuit | |
JPH11205045A (en) | Current supplying circuit and bias voltage circuit | |
JPS6123689B2 (en) | ||
JPH04369105A (en) | Amplifier | |
US4254381A (en) | Balanced-to-single-ended signal converters | |
JPH0145766B2 (en) | ||
US4356455A (en) | Amplifier | |
JPS6333726B2 (en) | ||
JP2007019850A (en) | Dc offset canceling circuit and display device using this | |
JPS6141293Y2 (en) | ||
JP2002164747A (en) | Transistor circuit | |
JPS6336745Y2 (en) | ||
JPS6259926B2 (en) | ||
JPS6223133Y2 (en) | ||
JP2759156B2 (en) | Amplifier circuit | |
JPS6340901Y2 (en) | ||
KR830001934B1 (en) | Push-pull amplifier circuit |