JPS59188810A - Bias oscillating circuit - Google Patents

Bias oscillating circuit

Info

Publication number
JPS59188810A
JPS59188810A JP5261784A JP5261784A JPS59188810A JP S59188810 A JPS59188810 A JP S59188810A JP 5261784 A JP5261784 A JP 5261784A JP 5261784 A JP5261784 A JP 5261784A JP S59188810 A JPS59188810 A JP S59188810A
Authority
JP
Japan
Prior art keywords
switch
capacitor
transistor
oscillation
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5261784A
Other languages
Japanese (ja)
Inventor
Kanji Mitsuki
光来 寛治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5261784A priority Critical patent/JPS59188810A/en
Publication of JPS59188810A publication Critical patent/JPS59188810A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027Analogue recording
    • G11B5/03Biasing

Abstract

PURPOSE:To eliminate the beat disturbance of the received signal which is due to the higher harmonic wave of an oscillation output through a simple constitution, by switching the oscillation frequency with ON/OFF of a switching transistor connected in parallel or series to a capacitor. CONSTITUTION:A transistor (TR) 8 is turned on when a switch 1 is turned on, and a capacitor 7 is connected to a capacitor 6. Therefore the oscillation frequency is decided by a coil 4 and capacitors 6 and 7. As a result, a slight adjustment is possible for the oscillation frequency by turning on and off the switch 1. This can prevents the generation of beats even when the signal received by a radio receiving circuit is sound recorded. The TR8 is connected to the capacitor 7 and turned on and off by the switch 1. Thus the TR8 can be set close to the coil 4 and capacitors 6 and 7, and the leakage of the oscillation output owing to a lead wire between them can be extremely reduced.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はラジオ受信機付テープレコーダに使用するバイ
アス発振回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a bias oscillation circuit used in a tape recorder with a radio receiver.

従来例の構成とその問題点 一般にラジオ受信機付テープレコーダにおいて、ラジオ
受信回路によって受信した信号を録音する場合、バイア
ス発振回路の発振出力の高調波によって受信信号がビー
トを発生することがある。そのため、従来より第1図に
示すようにバイアス発振回路5を構成する発振コイル4
の2次側に2つのコンデンサ2.3を並列に接続し、1
つのコンデンサ3をスイッチ1によって短絡できるよう
に構成することにより、ビートが発生した場合、バイア
ス発振回路5の発振周波数を微修正してビートの発生を
防止するように構成している。しかしながら、この種の
ものではコンデンサ3をスイッチ1によって直接短絡す
るように構成しているため、コンデンサ3.スイッチ1
間のリード線が自ずと長くなり、このリード線から発振
出力が漏洩してラジオ受信回路やその他の回路に悪影響
を及)ぼすことがあり、実用上余シ好ましいものではな
かった。
Conventional configuration and problems thereof Generally, when recording a signal received by a radio receiving circuit in a tape recorder with a radio receiver, the received signal may generate beats due to harmonics of the oscillation output of the bias oscillation circuit. Therefore, as shown in FIG.
Connect two capacitors 2.3 in parallel to the secondary side of 1
By configuring the two capacitors 3 to be short-circuited by the switch 1, when a beat occurs, the oscillation frequency of the bias oscillation circuit 5 is slightly adjusted to prevent the beat from occurring. However, in this type of device, since the capacitor 3 is directly short-circuited by the switch 1, the capacitor 3. switch 1
The lead wire between them naturally becomes long, and the oscillation output may leak from this lead wire and have an adverse effect on the radio receiving circuit and other circuits, which is not desirable in practice.

発明の目的 本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で発振出力の高調波に起因する受信信号の
ビート妨害を解消することができるバイアス発振回路を
提供することを目的とする。
OBJECTS OF THE INVENTION The present invention eliminates the above-mentioned drawbacks of the conventional technology, and provides a bias oscillation circuit that can eliminate beat interference in a received signal caused by harmonics of the oscillation output with a simple configuration. With the goal.

発明の構成 上記の目的を達成するため、本発明のバイアス発振回路
は、発振コイルの2次側に接続された2つのコンデンサ
の内1つのコンデンサに並列にスイッチング用のトラン
ジスタを接続し、このトランジスタのベースを抵抗、ス
イッチを介して電源の一方に接続し、上記スイッチのオ
ン、オフによシ発振周波数を切換えるように構成したこ
とを特徴とするものである。
Structure of the Invention In order to achieve the above object, the bias oscillation circuit of the present invention connects a switching transistor in parallel to one of the two capacitors connected to the secondary side of the oscillation coil, and The base of the oscillator is connected to one of the power sources via a resistor and a switch, and the oscillation frequency is changed by turning the switch on and off.

実施例の説明 以下、本発明のバイアス発振回路について一実施例の図
面とともに説明する。第2図〜第4図はそれぞれ本発明
のバイアス発振回路における実施例の電気的結線図であ
り、図中1〜6は第1図に示すものと同様のものを示し
ている。そして、第2図において、6は発振コイル4の
2次側に並列に接続されたコンデンサ、7はエミッタが
アースされたトランジスタ8のコレクタとコンデンサ6
の一端との間に接続されたコンデンサ、9はトランジス
タ8のベースに接続された抵抗である。
DESCRIPTION OF EMBODIMENTS A bias oscillation circuit according to the present invention will be described below with reference to drawings of one embodiment. 2 to 4 are electrical connection diagrams of embodiments of the bias oscillation circuit of the present invention, and numerals 1 to 6 in the figures indicate the same components as shown in FIG. 1. In FIG. 2, 6 is a capacitor connected in parallel to the secondary side of the oscillation coil 4, and 7 is the collector of the transistor 8 whose emitter is grounded and the capacitor 6.
A capacitor 9 is connected to one end of the transistor 8, and a resistor 9 is connected to the base of the transistor 8.

第2図に示す実施例において、スイッチ1がオフの状態
ではトランジスタ8がオフの状態にあり、したがって、
発振周波数はコイル4とコンデンサ6によって決定され
ている。スイッチ1をオンするとトランジスタ8がオン
し、コンデンサ6に並列にコンデンサ7が接続されるた
め、発振周波数はコイル4とコンデンサ6.7によって
決定されることになる。したがって、スイッチ1をオン
In the embodiment shown in FIG. 2, when switch 1 is off, transistor 8 is off, so that
The oscillation frequency is determined by the coil 4 and capacitor 6. When the switch 1 is turned on, the transistor 8 is turned on and the capacitor 7 is connected in parallel to the capacitor 6, so that the oscillation frequency is determined by the coil 4 and the capacitor 6.7. Therefore, turn on switch 1.

オフすることにより発振周波数を僅かに調整することが
でき、ラジオ受信回路で受信された信号を録音するとき
でもビートの発生を防止することができる。そして、上
記実施例によればトランジスタ8をコンデンサ7に接続
し、トランジスタ8をスイッチ1によってオン、オフ制
御するように構j成しているため、トランジスタ8をコ
イル4やコンデンサ6.7に接近して設けることができ
、両者間のリード線による発振出力の漏洩をも極めて小
さくすることができるという利点を有する。
By turning it off, the oscillation frequency can be adjusted slightly, making it possible to prevent beats from occurring even when recording signals received by a radio receiving circuit. According to the above embodiment, the transistor 8 is connected to the capacitor 7, and the transistor 8 is controlled on and off by the switch 1. Therefore, the transistor 8 is placed close to the coil 4 and the capacitor 6. This has the advantage that leakage of oscillation output due to the lead wire between the two can be extremely minimized.

尚、第2図に示す実施例ではトランジスタ8をコンデン
サ7に対して直列に接続し、これをコンデンサ6に対し
て並列に接続しているが、第3図に示すように発振コイ
ル4に並列にコンデンサ2゜3の直列回路を接続し、コ
ンデンサ3に並列にトランジスタ8を接続するように構
成しても良い。
In the embodiment shown in FIG. 2, the transistor 8 is connected in series with the capacitor 7, and this is connected in parallel with the capacitor 6, but as shown in FIG. A series circuit of capacitors 2.3 may be connected to the capacitors 3, and a transistor 8 may be connected in parallel to the capacitors 3.

また、第2図、第3図に示す実施例ではトランジスタ8
0ベースを抵抗9、スイッチ1を介して直接十B電源に
接続しているが、第4図に示すようにAM、FM切換ス
イッチ1oのAM側端子を介して十B電源に接続するよ
うにしても良い。すなわちラジオ受信回路によって受信
された信号とバイアス発振回路の出力との間でビートが
発生するのは主としてAM受信時である。したがって、
第4図に示すように構成した場合には、AM受信時1の
みスイッチ1によってトランジスタ8をオン。
Further, in the embodiment shown in FIGS. 2 and 3, the transistor 8
The 0 base is directly connected to the 10B power supply via the resistor 9 and the switch 1, but as shown in Figure 4, it is connected to the 10B power supply via the AM side terminal of the AM/FM selector switch 1o. It's okay. That is, beats occur between the signal received by the radio receiving circuit and the output of the bias oscillation circuit mainly during AM reception. therefore,
When configured as shown in FIG. 4, transistor 8 is turned on by switch 1 only when AM is received.

kフさせることができ、FM受信時にはスイッチ1のオ
ン、オフにかかわらず常にトランジスタ8をオフさせて
おくことができるため、結果的に誤まってトランジスタ
8をオンさせるようなことがなく、操作上きわめて有利
であるという利点を有する。
During FM reception, transistor 8 can always be turned off regardless of whether switch 1 is on or off, so as a result, transistor 8 will not be turned on by mistake, and operation will be easier. It has the advantage of being extremely advantageous.

発明の効果 以上、実施例より明らかなように本発明のバイアス発振
回路は、発振コイルに並列に接続された2つのコンデン
サの内、少なくとも1つのコンデンサにスイッチング用
トランジスタを並列又は直列に接続し、上記スイッチン
グ用トランジスタのオン、オフにより発振周波数を僅か
に切換えるように構成したものであシ、スイッチング用
トランジスタを発振コイルやコンデンサに著しく接近し
て取付けることが可能であり、両者間を接続するリード
線からの不要輻射を著しく少々くすることができ、実用
上きわめて有利なものである。
In addition to the effects of the invention, as is clear from the examples, the bias oscillation circuit of the present invention includes a switching transistor connected in parallel or series to at least one of two capacitors connected in parallel to the oscillation coil, It is configured so that the oscillation frequency is slightly switched by turning on and off the switching transistor, and the switching transistor can be installed very close to the oscillation coil and capacitor, and the lead connecting the two Unnecessary radiation from the wire can be significantly reduced, which is extremely advantageous in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のバイアス発振回路の電気的結線繞4第2
図は本発明のバイアス発振回路における一実施例の電気
的結線図、第3図、第4図は他の実施例の電気的結線図
である。 1・  スイノf、2,3,6.7・・ コンデンサ、
4 ・・発振コイル、5 ・発振回路、8・−・・トラ
ンジスタ、9 ・・・・抵抗、1o・ ・・AM−FM
切換スイッチ。
Figure 1 shows the electrical connections of a conventional bias oscillation circuit.
The figure is an electrical connection diagram of one embodiment of the bias oscillation circuit of the present invention, and FIGS. 3 and 4 are electrical connection diagrams of other embodiments. 1. Suino f, 2, 3, 6.7... Capacitor,
4: Oscillation coil, 5: Oscillation circuit, 8: --- Transistor, 9: Resistor, 1o: AM-FM
Changeover switch.

Claims (2)

【特許請求の範囲】[Claims] (1)発振コイルの2次側に接続された2つのコンデン
サの内1つのコンデンサに並列にスイッチング用のトラ
ンジスタを接続し、このトランジスタのベースを抵抗9
スイツチを介して電源の一方に接続し、上記スイッチの
オン、オフにより発振周波数を切換えるように構成した
ことを特徴とするバイアス発振回路。
(1) Connect a switching transistor in parallel to one of the two capacitors connected to the secondary side of the oscillation coil, and connect the base of this transistor to a resistor 9.
1. A bias oscillation circuit, characterized in that it is connected to one side of a power source via a switch, and the oscillation frequency is switched by turning the switch on and off.
(2)゛スイッチと電源との間にバンド切換スイッチを
接続し、バンド切換スイッチがAM側端子に投入された
ときのみスイッチを介して電源がトランジスタのベース
に印加されるように構成したことを特徴とする特許請求
の範囲第1項記載のバイアス発振回路。
(2) A band selection switch is connected between the switch and the power supply, and the power is applied to the base of the transistor through the switch only when the band selection switch is turned on to the AM side terminal. A bias oscillation circuit according to claim 1, characterized in that:
JP5261784A 1984-03-19 1984-03-19 Bias oscillating circuit Pending JPS59188810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5261784A JPS59188810A (en) 1984-03-19 1984-03-19 Bias oscillating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5261784A JPS59188810A (en) 1984-03-19 1984-03-19 Bias oscillating circuit

Publications (1)

Publication Number Publication Date
JPS59188810A true JPS59188810A (en) 1984-10-26

Family

ID=12919755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5261784A Pending JPS59188810A (en) 1984-03-19 1984-03-19 Bias oscillating circuit

Country Status (1)

Country Link
JP (1) JPS59188810A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115790724A (en) * 2023-02-06 2023-03-14 济南和一汇盛科技发展有限责任公司 Water level, flow velocity and flow monitoring integrated monitoring system and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115790724A (en) * 2023-02-06 2023-03-14 济南和一汇盛科技发展有限责任公司 Water level, flow velocity and flow monitoring integrated monitoring system and method
CN115790724B (en) * 2023-02-06 2023-05-05 济南和一汇盛科技发展有限责任公司 Water level, flow speed and flow monitoring integrated monitoring system and method

Similar Documents

Publication Publication Date Title
US4232398A (en) Radio receiver alignment indicator
US4712250A (en) Tape player adapter for car radio
KR900000567Y1 (en) Rf modulator
JPS59188810A (en) Bias oscillating circuit
US2488927A (en) Variable bridge transducer and its combination with a radio receiver
JPH0227628Y2 (en)
JPH0417490B2 (en)
JPS63131625A (en) Switching power supply circuit for receiver
JPS623924Y2 (en)
JPS6211090Y2 (en)
JPS5831675A (en) Switching device of rf converter for vtr
GB801351A (en) Improvements in or relating to condenser microphone arrangements
JPH0316081Y2 (en)
JPS6117640Y2 (en)
JPH01150208A (en) Recording beat evading device
JPS6184975A (en) Modulator
JPS6127230Y2 (en)
JPS6223119Y2 (en)
US3510778A (en) Combined am-fm receiver
JPH0339957Y2 (en)
KR800001019B1 (en) Video record player switching system
JPS5846591Y2 (en) Band switching circuit for AM-FM radio receiver with tape recorder
MY120737A (en) High- frequency electronic device
JPS6314506Y2 (en)
JPH0246130Y2 (en)