JPS59185094A - Driving method of signal output stage in charge coupling element - Google Patents
Driving method of signal output stage in charge coupling elementInfo
- Publication number
- JPS59185094A JPS59185094A JP58059702A JP5970283A JPS59185094A JP S59185094 A JPS59185094 A JP S59185094A JP 58059702 A JP58059702 A JP 58059702A JP 5970283 A JP5970283 A JP 5970283A JP S59185094 A JPS59185094 A JP S59185094A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- charge
- signal output
- output
- precharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、イメージセンサやメモリ等を形成する電荷結
合素子ＣＣＤ （Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｉ）
ｅｖｉｃｅ ）における信号出力段の駆動方法に関する
。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a charge coupled device CCD (Charge Coupled I) forming an image sensor, a memory, etc.
evice).
一般に、電荷結合素子は、第１図にその構造を模式的に
示すように、第１導亀型の半導体基体たとえばＰ形シリ
コン基板１の表面を覆うシリコン酸化膜２上に電荷蓄積
電極を順次配設してなる電荷転送段３と、上記Ｐ形シリ
コン基板１の表面に臨んで形成され信号出力端子４が導
出された第２導電型のす領域５を間にして上記シリコン
酸化膜２表面に設けられたプリチャージゲート電極６と
上記電荷転送段３の最終電荷蓄積電極７に隣接する出力
ゲート電極８とを有１〜るイ８号出力段９とから構成さ
れ、上記電荷転送段３を介して転送され最終電荷蓄積電
極γ下に蓄積された信号電荷を上記信号出力段９の出力
ケート電極８下の領域を通じてず領域５から信号出力端
子４に出力信号として導出するようになっている。上記
電荷結合素子における信号出力段９の動作原理を第２図
に示しである。In general, a charge-coupled device, as schematically shown in FIG. The surface of the silicon oxide film 2 is sandwiched between the charge transfer stage 3 provided thereon and a second conductivity type region 5 formed facing the surface of the P-type silicon substrate 1 from which the signal output terminal 4 is led out. The output stage 9 includes a precharge gate electrode 6 provided in the charge transfer stage 3 and an output gate electrode 8 adjacent to the final charge storage electrode 7 of the charge transfer stage 3. The signal charge transferred via the terminal and stored under the final charge storage electrode γ is led out from the region 5 to the signal output terminal 4 as an output signal without passing through the region under the output gate electrode 8 of the signal output stage 9. There is. FIG. 2 shows the principle of operation of the signal output stage 9 in the charge-coupled device.
ここで、上記信号出力段９の出力ゲート電極８は、電荷
転送段３の最終電荷蓄積電極７に印加される転送りロッ
ク／ｊ６ｃＫのＮ１領域５へのカップリングを減すため
に設けられたものであって、従来、上記転送りロツクグ
。Ｋのローレベルよりも少し高く一定の電圧ＶＯＧが印
加されている。Here, the output gate electrode 8 of the signal output stage 9 is provided to reduce the coupling of the transfer lock/j6cK applied to the final charge storage electrode 7 of the charge transfer stage 3 to the N1 region 5. Conventionally, the above transfer is not possible. A constant voltage VOG slightly higher than the low level of K is applied.
そして、上述の如き構造の信号出力段９を備えた電荷結
合素子は、従来、第３図に示すように上記信号出力段９
の出力ゲート電極８に一定のケート電圧ＶＯＧを印加し
た状態でプリチャーシゲ−１・電極６に上記転送りロッ
クＸ。Ｋを同期したプリチャージ電圧ＶＰＧを印加する
ことによって、上記信号出力段９を次のように動作させ
て、出力信号を得ていた。Conventionally, a charge-coupled device equipped with a signal output stage 9 having the above-mentioned structure has been constructed as shown in FIG.
The transfer lock X is applied to the preacher gate electrode 1 and electrode 6 while a constant gate voltage VOG is applied to the output gate electrode 8 of the gate electrode 8. By applying a precharge voltage VPG synchronized with K, the signal output stage 9 is operated as follows to obtain an output signal.
すなわち、信号出力段９は、プリチャージゲートがオフ
することにより、電荷転送段３の最終電荷蓄積電極７下
の信号電荷が出力ケート電極８下の領域を通じてＮ”値
域５に転送され、上記Ｎ１領域５の電位が転送された信
号電荷によって下がり、このマ領域５の電位の変化が出
方信号の電圧変化チャージゲートをオフするこ吉によっ
て、上記Ｎ＋領領域に転送された信号電荷をリセットす
るようになっていた。That is, in the signal output stage 9, when the precharge gate is turned off, the signal charge under the final charge storage electrode 7 of the charge transfer stage 3 is transferred to the N'' range 5 through the region under the output gate electrode 8, and the signal charge is transferred to the N'' value range 5 through the area under the output gate electrode 8. The potential of the region 5 is lowered by the transferred signal charge, and this change in the potential of the main region 5 turns off the voltage change charge gate of the output signal, thereby resetting the signal charge transferred to the N+ region. It was like that.
ところで、上述の如キ電荷結合素子においては、プリチ
ャージゲート電極６とＮ＋領域５との間にカップリング
容量Ｃ１が存在するため、出力容量Ｃｏｕｔ と上記カ
ップリング容量Ｃ１の比で上記Ｎ領域５の電位が第２図
中に破線で示すように下がってしまい、信号出力段９の
クイナミソクレンソが狭くなるという問題点がある。By the way, in the charge-coupled device as described above, since the coupling capacitance C1 exists between the precharge gate electrode 6 and the N+ region 5, the ratio of the output capacitance Cout to the coupling capacitance C1 There is a problem in that the potential of the signal output stage 9 decreases as shown by the broken line in FIG.
そこで、本発明は、電荷結合素子における信号出力段の
プリチャージケ−１・電極のカップリンクの影響を補正
し、クイナミンクレンンの拡大を−ｒｉ］能にすること
を目的さする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to correct the influence of the coupling link between the precharge capacitor and the electrode of the signal output stage in a charge-coupled device, and to enable expansion of the quinamin coupling.
本発明に係る電荷結合素子における信号出力段の駆動方
法は、上述の目的を達成するために、第１導電型の半導
体基体表面に臨んて形成され信号出力端子が導出された
第２導電型の領域を間にして上記半導体基体表面に設け
られたブリチャージヶ−１・電極と電荷転送段の最終電
荷蓄積電極に隣接する出力ゲート電極とを有する信号出
力段を備えた電荷結合素子において、上記プリチャージ
ケート電極と出力ゲート電極とに互いに逆相の駆動クロ
ックを印加し、上記電荷転送段の最終電荷蓄積電極下に
蓄積されている信号電荷を出力信号として、上記信号出
力段の出力ゲート電極下の領域を通じて第２導電塑の領
域から信号出力端子に導出するものである。In order to achieve the above-mentioned object, a method for driving a signal output stage in a charge-coupled device according to the present invention provides a method for driving a signal output stage of a second conductivity type, which is formed facing the surface of a semiconductor substrate of a first conductivity type and from which a signal output terminal is led out. In the charge-coupled device, the charge-coupled device includes a signal output stage having a precharge electrode provided on the surface of the semiconductor substrate with a region in between, and an output gate electrode adjacent to the final charge storage electrode of the charge transfer stage. Drive clocks having opposite phases to each other are applied to the gate electrode and the output gate electrode, and the signal charge accumulated under the final charge storage electrode of the charge transfer stage is used as an output signal to output the signal charge under the output gate electrode of the signal output stage. The signal is led out from the second conductive plastic region to the signal output terminal through the region.
すなわち、本発明方法では、上述の第１図に示した電荷
結合素子における信号出力段９に設けられている出力ゲ
ート電極８とプリチャージゲート電極６とを逆相の駆動
クロックで働かせることによって、上記ブリチャージゲ
−１・電極６とＮ＋領域５との間のカップリング容量Ｃ
１による出力信号への影響を上記出力ケート電極８とゴ
領域５との間のカップリング容量Ｃ２にて補正し、上記
信号出力段９のダイナミノクレンンの拡大を図る。That is, in the method of the present invention, the output gate electrode 8 and the precharge gate electrode 6 provided in the signal output stage 9 in the charge coupled device shown in FIG. Coupling capacitance C between the above-mentioned precharge gate 1/electrode 6 and N+ region 5
1 on the output signal is corrected by the coupling capacitance C2 between the output gate electrode 8 and the go region 5, and the dynamometer of the signal output stage 9 is expanded.
以下、本発明に係る電荷結合素子における信号出力段の
駆動方法の実施例につぃて、上述の第１図に示した構造
の電荷結合素子に本発明方法を適用した場合と、上述の
第３図に示したように一定のゲート電圧ＶＯＧを出力ケ
ート電極８に印加した状態でプリチャーシゲ−１・電極
６に転送り０ツクｕｃＫと同期したプリチャージ電圧■
）・Ｇを印加して信号出力段９を１駆動する従来の方法
とを、比較しながら詳細に説明する。Examples of the method for driving a signal output stage in a charge-coupled device according to the present invention will be described below. As shown in Figure 3, with a constant gate voltage VOG applied to the output gate electrode 8, it is transferred to the precharge gate electrode 1 and the precharge voltage 6 synchronized with ucK.
)・G is applied to drive the signal output stage 9 by 1. The conventional method of driving the signal output stage 9 by 1 will be explained in detail while comparing with the conventional method.
第４図に示す波形図は、本発明方法において電荷結合素
子の信号出力段９の出カケー１−電極８に印加するゲー
ト電圧ＶＯ（３と、プリチャージゲート電極６に印加す
るブリチャーソ颯圧”Ｐ（３の波形例を示している。第
４図に示すプリチャージ電圧ＶＰＧ は、上述の第３図
に示した従来の駆動力法と同様に、電荷転送段３の転送
りロック〆Ｃｘｉこ同期している。そして、上記出刃ケ
−１・電極８に印加するゲート電圧ＶＯＧは、上記プリ
チャーノミ圧〜ＰＧ と逆相の電圧変化が与えられて
いる。すなわち、本発明方法ては、電荷結合素子におけ
る信号出力段９のプリチャージゲート電極６と出力ケー
ト電極８と逆相の駆動クロックで作動させる。The waveform diagram shown in FIG. 4 shows the gate voltage VO (3) applied to the output electrode 8 of the signal output stage 9 of the charge-coupled device and the voltage applied to the precharge gate electrode 6 in the method of the present invention. The precharge voltage VPG shown in FIG. 4 is the same as the conventional driving force method shown in FIG. The gate voltage VOG applied to the blade cable 1 and the electrode 8 is given a voltage change in the opposite phase to the preacher pressure ~PG.In other words, the method of the present invention It is operated by a drive clock having a phase opposite to that of the precharge gate electrode 6 and the output gate electrode 8 of the signal output stage 9 in the element.
第５図および第６図に示す各波形図は、上記第４図に示
したケート電圧ＶＯＧを０■と３■との間で変化させ、
信号出力段９のプリチャージゲート電極６と出力ゲート
電極８さを逆相の駆動クロックにて作動させた本発明方
法による場合の電荷結合素子の入出力特性の実測結果を
示している。また、第７図および第８図に示す各波形図
は、上記第３図に示したゲート電圧ＶＯＧを３■一定と
した従来の駆動方法による場合の電荷結合素子の入出力
特性の実測結果を示している。なお、上記第５図ないし
第８図においては、入力信号波形を破線にて示し、出力
信号波形を実線にて示しである。The waveform diagrams shown in FIGS. 5 and 6 are obtained by changing the gate voltage VOG shown in FIG. 4 between 0 and 3,
This figure shows actual measurement results of the input/output characteristics of a charge-coupled device when the method of the present invention is used in which the precharge gate electrode 6 and the output gate electrode 8 of the signal output stage 9 are operated with drive clocks having opposite phases. In addition, each waveform diagram shown in FIGS. 7 and 8 shows the actual measurement results of the input/output characteristics of a charge-coupled device when using the conventional driving method with the gate voltage VOG shown in FIG. 3 being constant at 3. It shows. In FIGS. 5 to 8, the input signal waveform is shown by a broken line, and the output signal waveform is shown by a solid line.
本発明方法にて電荷結合素子の信号出力段９を駆動した
場合には、正弦波入力に対する出力信号が、第５図の実
測結果に示されるように約１．６ Ｖの振幅まで波形歪
を生ずることなく忠実に得られ、また、振幅が２■の正
弦波入力に対して約１．８ Ｖの出力信号が第６図の実
測結果に示すように得られた。When the signal output stage 9 of the charge-coupled device is driven by the method of the present invention, the output signal in response to a sine wave input has waveform distortion up to an amplitude of about 1.6 V, as shown in the actual measurement results in FIG. In addition, an output signal of approximately 1.8 V was obtained in response to a sine wave input with an amplitude of 2 mm, as shown in the actual measurement results of FIG. 6.
これに対して従来方法にて電信結合素子のイ呂号出力段
９を、駆動した場合には、波形歪を生ずることなく忠実
な出力信号を得られるのは第７図の実測結果に示すよう
に約１．２ Ｖの振幅までであり、また、振幅が２■の
正弦波入力に対しては第８図の実測結果に示すように約
１．４ Ｖの出力信号しか得ることができなかった。On the other hand, when the Iro output stage 9 of the electrical coupling element is driven using the conventional method, a faithful output signal can be obtained without causing waveform distortion, as shown in the actual measurement results in Figure 7. In addition, for a sine wave input with an amplitude of 2 mm, an output signal of only about 1.4 V can be obtained, as shown in the actual measurement results in Figure 8. Ta.
上記第５図ないし第８図に示した実測結果から明らかな
ように、本発明方法では従来方法に比１１咬して電荷結
合素子の信号出力段９のクィナミソクレンジを広くする
ことができ、大きな振１μ目１の出力信号を得ることが
てきる。As is clear from the measurement results shown in FIGS. 5 to 8 above, the method of the present invention can widen the range of the signal output stage 9 of the charge-coupled device by 11 times compared to the conventional method. It is possible to obtain an output signal of 1 μm with a large swing.
ここで、上記第４図ζこ示したケート電圧ＶＯＧはプリ
チャージ電圧ＶＩ’Ｇの振幅よりも小さな電圧後０化を
与えたが、第９図に示すよう６ご、プリチャージ電圧■
ＰＧとゲート箪圧ＶＯａおは、オーハーラソプさせた逆
相の波形を有する駆動クロックとして、相等しい電圧変
化を与えるようにすれは、プリチャージゲート電極６に
よるカップリング容量ｃｌの出力信号への影響を出方ゲ
ート電極８のカップリング容量Ｃ２にて完全にキャンセ
ルすることも可能である。Here, the gate voltage VOG shown in FIG.
PG and the gate voltage VOa are used as drive clocks with waveforms of opposite phases that are overlapping, and in order to give equal voltage changes, the influence of the coupling capacitance Cl caused by the precharge gate electrode 6 on the output signal is reduced It is also possible to completely cancel the coupling capacitance C2 of the output gate electrode 8.
上述の説明から明らかなように、本発明に係る電荷結合
素子における信号出方段の駆動方法によれは、出力ゲー
ト電極とプリチャージゲート電極とを互いに逆相の駆動
クロックにて作動させることによって、上記プリチャー
ジゲート電極と出力ゲート電極の各カンプリング容量を
相殺させて、信号出力段のクイナミンクレンジの拡大を
図ることができ、所期の目的を十分に達成することがで
きる。As is clear from the above description, the method for driving the signal output stage in the charge-coupled device according to the present invention is achieved by operating the output gate electrode and the precharge gate electrode with driving clocks having opposite phases to each other. By canceling out the compres- ing capacitances of the precharge gate electrode and the output gate electrode, the quinamin range of the signal output stage can be expanded, and the intended purpose can be fully achieved.
第１図は、本発明方法が適用される電荷結合素子の信号
出力段の構造を模式的に示す模式図である。第２図は上
記電荷結合素子の信号出方段の動作原理を示す模式図で
ある。
第３図は、上記電荷結合素子における信号出力段の駆動
方法の従来例を説明するための波形図である。
第４図は、本発明の一実施例を説明するための図面であ
り、上記電荷結合素子Ｏこ本発明方法を適用する場合に
信号出力段のブリチャージケ−１・電極と出力ゲート電
極ｒこ印加する逆相の１駆動クロンクの波形例を示す波
形図である。
第５図および第６図は、本発明方法により信号出力段を
駆動した場合の上記電荷結合素子の入出力特性の実測結
果を示す各波形図である。
第７図および第８図は、従来方法により信号出力段を駆
動した場合の上記電荷結合素子の入出力特性の実測結果
を示す谷波形図である。
第９図は、本発明方法の他の実施例を説明するための図
面であり、ブリチャーソケ−１・電極と出力ゲート電極
に印加する駆動クロックの波形図である。
１・・・・・・・・・Ｐ形シリコン基板（第１導電型の
半導体基体）３・・・・・・−・信号転送段
４・・・・・・・・信号出力端子
５・・・・・・・Ｎ領域（第、２導電型の領域）６・・
・・・・・・・プリチャージゲート電極７・・・・・・
・・・最終電荷著積電極８・・・・・・・・・出力ゲー
ト電極
９・・・・・・・・・信号出力段
特許出願人 ソニー株式会社
代理人 弁理士 小 池 晃
同 １） 村 榮 −
第３図
９７図
＄Ｃ図
第４凶
第５図
第６図
、１・９図
ＯＧ
手続補正書（自発）
昭和５８年１１月 ８ｎ
特許庁長官 若 杉 和 夫 殿
１、事件の表示
昭和５８年 特許願第５９７０２ 号２６発明の名称
事件との関係 特許出願人
住 所 東京部品用区北品用６丁目７番３５号氏名（２
１８）ソニー株式会社
（６′） 代表者 大 賀 典 雄４、代理人
〒１０５
住 所 東京都港区虎ノ門二丁目６番４＋３自
発
６、補正の対象
明細書の１発明の詳細な説明」の欄および「図面の簡単
な説明」の欄。
７、補正の内容
（７−１）
明細書の第２頁第１２行目の記載「最終電荷著積電極７
」を「最終電荷蓄積成極７」と訂正する。
Ｃ７−２）
明細書の第４頁第２行目の記載「オフ」を「オン」と訂
正する。
（７−３）
明細書の第１１頁第１行目の記載「５・・・・・・・・
・Ｎ領域」を「５ ・・・・・・・Ｎ＋領領域と訂正す
る。FIG. 1 is a schematic diagram schematically showing the structure of a signal output stage of a charge coupled device to which the method of the present invention is applied. FIG. 2 is a schematic diagram showing the operating principle of the signal output stage of the charge coupled device. FIG. 3 is a waveform diagram for explaining a conventional method of driving the signal output stage in the charge-coupled device. FIG. 4 is a diagram for explaining one embodiment of the present invention, in which when applying the method of the present invention to the above-mentioned charge-coupled device O, the voltage is applied to the precharge cable 1 electrode of the signal output stage and the output gate electrode R. FIG. 3 is a waveform diagram showing an example of a waveform of a reverse-phase 1-drive clock. FIGS. 5 and 6 are waveform diagrams showing actual measurement results of the input/output characteristics of the charge-coupled device when the signal output stage is driven by the method of the present invention. FIGS. 7 and 8 are valley waveform diagrams showing actual measurement results of the input/output characteristics of the charge-coupled device when the signal output stage is driven by the conventional method. FIG. 9 is a drawing for explaining another embodiment of the method of the present invention, and is a waveform diagram of a driving clock applied to the bricker socket electrode 1 and the output gate electrode. 1...P-type silicon substrate (semiconductor substrate of first conductivity type) 3...Signal transfer stage 4...Signal output terminal 5... ...N region (region of second conductivity type) 6...
・・・・・・Precharge gate electrode 7・・・・・・
...Final charge accumulation electrode 8...Output gate electrode 9...Signal output stage Patent applicant Sony Corporation representative Patent attorney Kodo Koike 1) Sakae Mura - Figure 3 Figure 97 $C Figure 4 Figure 5 Figure 6, Figures 1 and 9 OG Procedural amendment (voluntary) November 1988 8n Commissioner of the Japan Patent Office Kazuo Wakasugi 1, of the case Indication 1981 Patent Application No. 59702 Name of the 26 Invention Relationship with the Case Patent Applicant Address 6-7-35, Kitashinyo, Tokyo Parts Ward Name (2
18) Sony Corporation (6') Representative Norio Ohga 4, Agent 105 Address 2-6-4+3 Toranomon, Minato-ku, Tokyo
Section 6, "Detailed Description of the Invention" and "Brief Description of Drawings" in the specification to be amended. 7. Contents of amendment (7-1) Statement on page 2, line 12 of the specification “Final charge accumulation electrode 7
" is corrected to "final charge accumulation polarization 7". C7-2) The statement "off" in the second line of page 4 of the specification is corrected to "on". (7-3) Statement in the first line of page 11 of the specification “5...
・Correct "N area" to "5...N+ territory area".
Claims (1)
端子が導出された第２導電型の領域を間ｌこして上記半
導体基体表面に設けられたプリチャージゲート電極と電
荷転送段の最終電荷蓄積電極（こ＠接する出力ゲート電
極とを有する信号出力段を備えた電荷結合素子において
、上記プリチャージゲート電極と出力ゲート電極とに互
いに逆相の駆動クロックを印加し、上記電荷転送段の最
終電荷蓄積電極下に蓄積されている信号電荷を出力信号
として、上記信号出力段の出方ゲート電極下の領域を通
じて第２導電型の領域から信号出方端子に導出すること
を特徴とする電荷結合素子における信号出力段の駆動方
法。A precharge gate electrode and a final charge of the charge transfer stage are provided on the semiconductor substrate surface, with a second conductivity type region formed facing the first conductivity type semiconductor substrate surface and from which a signal output terminal is led out. In a charge coupled device equipped with a signal output stage having a storage electrode (and an output gate electrode in contact with this A charge coupling characterized in that the signal charge accumulated under the charge storage electrode is led out as an output signal from the region of the second conductivity type to the signal output terminal through the region under the output gate electrode of the signal output stage. A method of driving the signal output stage in an element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58059702A JPS59185094A (en) | 1983-04-05 | 1983-04-05 | Driving method of signal output stage in charge coupling element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58059702A JPS59185094A (en) | 1983-04-05 | 1983-04-05 | Driving method of signal output stage in charge coupling element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59185094A true JPS59185094A (en) | 1984-10-20 |
Family
ID=13120807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58059702A Pending JPS59185094A (en) | 1983-04-05 | 1983-04-05 | Driving method of signal output stage in charge coupling element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185094A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144746A (en) * | 1987-12-28 | 1992-09-08 | Texas Instruments Incorporated | Method of assembling compact silicon module for high density integrated circuits |
| US5276723A (en) * | 1990-05-14 | 1994-01-04 | Nec Corporation | Floating diffusion type charge detection circuit for use in charge transfer device |
-
1983
- 1983-04-05 JP JP58059702A patent/JPS59185094A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144746A (en) * | 1987-12-28 | 1992-09-08 | Texas Instruments Incorporated | Method of assembling compact silicon module for high density integrated circuits |
| US5276723A (en) * | 1990-05-14 | 1994-01-04 | Nec Corporation | Floating diffusion type charge detection circuit for use in charge transfer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2237414B1 (en) | Amplifier circuit of capacitor microphone | |
| US7456731B2 (en) | Capacitive-type physical quantity sensor | |
| JPH04298176A (en) | Voltage amplifier circuit | |
| US4165483A (en) | Capacitive pick-off circuit | |
| JPS59185094A (en) | Driving method of signal output stage in charge coupling element | |
| JPS5858716B2 (en) | Self-scanning light sensing circuit | |
| JP3371045B2 (en) | Condenser microphone | |
| KR970072475A (en) | Bidirectional horizontal charge transfer element | |
| JPS59221113A (en) | Two-phase signal generating circuit | |
| JPS6069969A (en) | Image sensor | |
| JPS6147620A (en) | Electret structure | |
| JPH04370965A (en) | Semiconductor device | |
| JPS6324798A (en) | Capacitor microphone output circuit | |
| JPS581324A (en) | Integrated multivibrator | |
| JPS5946424B2 (en) | charge transfer device | |
| JPS6367920A (en) | D/a converter | |
| JPH0263299B2 (en) | ||
| JPH0391250A (en) | Ccd delay device | |
| JP3876145B2 (en) | Subtraction circuit | |
| JPH0439159B2 (en) | ||
| JPS60143783A (en) | Voltage comparison apparatus | |
| JPH04286415A (en) | Switched capacitor filter | |
| JPS61126814A (en) | Switched capacitor filter | |
| JPS59231915A (en) | Semiconductor device | |
| JPS6286916A (en) | High voltage switching circuit |