JPS59184532A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59184532A JPS59184532A JP5869083A JP5869083A JPS59184532A JP S59184532 A JPS59184532 A JP S59184532A JP 5869083 A JP5869083 A JP 5869083A JP 5869083 A JP5869083 A JP 5869083A JP S59184532 A JPS59184532 A JP S59184532A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- etching
- film
- intermediate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 42
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 42
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229960000583 acetic acid Drugs 0.000 claims abstract description 8
- 239000012362 glacial acetic acid Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 abstract description 6
- 238000004381 surface treatment Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 239000000470 constituent Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000003487 electrochemical reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MVEOHWRUBFWKJY-UHFFFAOYSA-N 7-hydroxynaphthalene-2-sulfonic acid Chemical compound C1=CC(S(O)(=O)=O)=CC2=CC(O)=CC=C21 MVEOHWRUBFWKJY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
この発明は半導体装置の製造方法に関し、詳しくは、半
導体基板表面のアルミニウムを主成分とする金属配線層
上の絶縁膜に接点窓を開口する方法に関するものである
。
導体基板表面のアルミニウムを主成分とする金属配線層
上の絶縁膜に接点窓を開口する方法に関するものである
。
(従来技術)
従来、高集積度のバイポーラ型巣検回路装置においては
、2層アルミ配線技術が用いられている。
、2層アルミ配線技術が用いられている。
すなわち、シリコン基板の表面に第1層のアルミ配線層
が形成される。そして、その上に、CVD5i01膜や
PSG膜などの中間絶縁膜を挾んで第2層のアルミ配線
層が形成される。ここで、中間絶縁膜には所望位置にお
いて接点窓が開口される。
が形成される。そして、その上に、CVD5i01膜や
PSG膜などの中間絶縁膜を挾んで第2層のアルミ配線
層が形成される。ここで、中間絶縁膜には所望位置にお
いて接点窓が開口される。
この接点窓を介して第1層と第2層のアルミ配線層の接
続が行われるのである。
続が行われるのである。
第1図は、中間絶縁膜に接点窓を開口する時の様子を示
している。第1図において、11はシリコン基板、12
は第1層のアルミ配線層、13は中間絶縁膜、14はホ
トレジストパターンであり、このホトレジストパターン
14をマスクにして中間絶縁膜13のエツチングを行う
ことにより、この中間絶縁膜13に接点窓を開口する。
している。第1図において、11はシリコン基板、12
は第1層のアルミ配線層、13は中間絶縁膜、14はホ
トレジストパターンであり、このホトレジストパターン
14をマスクにして中間絶縁膜13のエツチングを行う
ことにより、この中間絶縁膜13に接点窓を開口する。
ところで、中間絶縁膜13は、第1図にも示すように膜
厚を、シリコン基板11の全体で完全に均一にすること
は一般に困難であり、たとえば6000A±500^の
バラツキを有する。したがって、この中間絶縁膜13に
前記接点窓を開口する場合、位置によって開口1での時
間が異なるようになり、中間絶縁膜13の薄い部分の接
点窓は、厚い部分の接点窓に比較して先に開口される。
厚を、シリコン基板11の全体で完全に均一にすること
は一般に困難であり、たとえば6000A±500^の
バラツキを有する。したがって、この中間絶縁膜13に
前記接点窓を開口する場合、位置によって開口1での時
間が異なるようになり、中間絶縁膜13の薄い部分の接
点窓は、厚い部分の接点窓に比較して先に開口される。
5i02膜やPSG膜などからなる中間絶縁膜13をエ
ツチングして接点窓を開口する場合、従来は、HFとN
H4Fを1:9の容量比で混合したエツチング液を用
いている。このエツチング液は、アルミニウムをエツチ
ングする速度も早い。したがって、前記のように、中間
絶縁@13の薄い部分の接点窓が先に開いた場合、その
窓部においては、その開口時点から、厚い部分の接点窓
が開口されるまでの間に第1層のアルミ配線層12が第
2図に示すように一部エッチングされてしまう。
ツチングして接点窓を開口する場合、従来は、HFとN
H4Fを1:9の容量比で混合したエツチング液を用
いている。このエツチング液は、アルミニウムをエツチ
ングする速度も早い。したがって、前記のように、中間
絶縁@13の薄い部分の接点窓が先に開いた場合、その
窓部においては、その開口時点から、厚い部分の接点窓
が開口されるまでの間に第1層のアルミ配線層12が第
2図に示すように一部エッチングされてしまう。
また、前記エツチング液はアルミ配線層12に接すると
電気化学反応を起す。この電気化学反応によっても第1
層のアルミ配線層12のエツチングが加速される。
電気化学反応を起す。この電気化学反応によっても第1
層のアルミ配線層12のエツチングが加速される。
このように、従来は、中間絶縁膜13の薄い部分の接点
窓部において第1層のアルミ配線N12が損傷を受ける
。したがって、第2層のアルミ配線層15を第3図に示
すように形成した際に、その第2層のアルミ配線層15
が中間絶縁膜13の薄い部分の接点窓部において段切れ
を起すことがあった。
窓部において第1層のアルミ配線N12が損傷を受ける
。したがって、第2層のアルミ配線層15を第3図に示
すように形成した際に、その第2層のアルミ配線層15
が中間絶縁膜13の薄い部分の接点窓部において段切れ
を起すことがあった。
なお、シリコン基板11の裏面を第4図に示すようにホ
トレジストあるいはシリコン酸化膜16で株うことによ
り前記電気化学反応を防止して、前記第1層アルミ配線
層12のエツチングを少しでも軽減しようとすることが
行われている。しかるに、この方法は、非常に厄介であ
る。
トレジストあるいはシリコン酸化膜16で株うことによ
り前記電気化学反応を防止して、前記第1層アルミ配線
層12のエツチングを少しでも軽減しようとすることが
行われている。しかるに、この方法は、非常に厄介であ
る。
(発明の目的)
この発明は上記の点に鑑みなされたもので、手間のかか
る裏面処理などをしなくても、アルミニウムを主成分と
する金属配線層の損傷を確実に防止できる半導体装置の
製造方法を提供することを目的とする。
る裏面処理などをしなくても、アルミニウムを主成分と
する金属配線層の損傷を確実に防止できる半導体装置の
製造方法を提供することを目的とする。
(実施例)
以下この発明の一実施例を第5図を参照して説明する。
第5図(a)において、21はシリコン基板、22はそ
の表面に形成された第1層アルミ配線層である。このア
ルミ配線層22は0.6〜1μ厚に形成される。23は
、このようにして形成されたアルミ配線層22上を含む
基板21の全面に形成された中間絶縁膜である。この中
間絶縁膜23はCVD5i02膜またはPSG膜からな
り、厚みは5000〜7000Xである。ただし、厚み
は、場所により±50OAのバラツキを有する。
の表面に形成された第1層アルミ配線層である。このア
ルミ配線層22は0.6〜1μ厚に形成される。23は
、このようにして形成されたアルミ配線層22上を含む
基板21の全面に形成された中間絶縁膜である。この中
間絶縁膜23はCVD5i02膜またはPSG膜からな
り、厚みは5000〜7000Xである。ただし、厚み
は、場所により±50OAのバラツキを有する。
この中間絶縁膜23に接点窓を開口する場合、まず、こ
の中間絶縁膜23上に第5図(a)に示すようにホトレ
ジストパターン24を形成する。このホトレジストパタ
ーン24は、たとえばAZ1350を用いて厚み150
00〜25000Aに形成される。
の中間絶縁膜23上に第5図(a)に示すようにホトレ
ジストパターン24を形成する。このホトレジストパタ
ーン24は、たとえばAZ1350を用いて厚み150
00〜25000Aに形成される。
次に、このホトレジストパターン24をマスクとして中
間絶縁膜23のエツチングを行う。ここで、エツチング
は、HFとNH4Fと氷酢酸とを1:9:1〜3の容量
比で混合した溶液をエツチング液として用いて行う。
間絶縁膜23のエツチングを行う。ここで、エツチング
は、HFとNH4Fと氷酢酸とを1:9:1〜3の容量
比で混合した溶液をエツチング液として用いて行う。
このようなエツチングにより中間絶縁膜23には第5図
(b) K示すように接点窓25が開口される。
(b) K示すように接点窓25が開口される。
しかる後、ホトレジストパターン24を除去し、その後
、第5図(C)に示すように第2層のアルミ配線層26
を形成する。この第2層のアルミ配線層26は、前記接
点窓25において前記第1層のアルミ配線層22に接続
される。
、第5図(C)に示すように第2層のアルミ配線層26
を形成する。この第2層のアルミ配線層26は、前記接
点窓25において前記第1層のアルミ配線層22に接続
される。
(発明の構成・効果)
以上の一実施例から明らかなようにこの発明では、HF
(!:NH<Fと氷酢酸とを1:9:1〜3の容量比
で混合した溶液を用いて絶縁膜(中間絶縁膜)のエツチ
ングを行う。この溶液(エツチング液)は、金属層(ア
ルミニウム)のエツチング速度を遅くして、金属層(ア
ルミニウム)と中間絶縁膜とのエツチング速度差を大き
くとることができ、しかも中間絶縁膜のサイドエッチ量
を少なくできる。したがって、このエツチング液を用い
ることにより、たとえ中間絶縁膜の厚さのバラツキによ
り中間絶縁膜の薄い部分の接点窓が先に開口されても、
その開口時点から厚い部分の接点窓が開口されるまでの
間に第1層のアルミ配線層がエツチングされ損傷を受け
ることがなくなる。それゆえ、第2層のアルミ配線層を
形成した場合に、そのアルミ配線層が接点窓部で段切れ
を起すことがなくなる。また、第1層のアルミ配線層が
加速的にエツチングされることを防止する基板の裏面処
理が不要となる。
(!:NH<Fと氷酢酸とを1:9:1〜3の容量比
で混合した溶液を用いて絶縁膜(中間絶縁膜)のエツチ
ングを行う。この溶液(エツチング液)は、金属層(ア
ルミニウム)のエツチング速度を遅くして、金属層(ア
ルミニウム)と中間絶縁膜とのエツチング速度差を大き
くとることができ、しかも中間絶縁膜のサイドエッチ量
を少なくできる。したがって、このエツチング液を用い
ることにより、たとえ中間絶縁膜の厚さのバラツキによ
り中間絶縁膜の薄い部分の接点窓が先に開口されても、
その開口時点から厚い部分の接点窓が開口されるまでの
間に第1層のアルミ配線層がエツチングされ損傷を受け
ることがなくなる。それゆえ、第2層のアルミ配線層を
形成した場合に、そのアルミ配線層が接点窓部で段切れ
を起すことがなくなる。また、第1層のアルミ配線層が
加速的にエツチングされることを防止する基板の裏面処
理が不要となる。
この発明による上記のエツチング液は上述のような特徴
を有するが、これは第6図および下記の表から明らかで
ある。
を有するが、これは第6図および下記の表から明らかで
ある。
第6図は、HFとNH4Fと氷酢酸の容量比を1:9:
αとして、αを0〜5に変化させていった時のアルミニ
ウムに対するエツチング速度(曲線a)と、中間絶R膜
であるリンシリカガラス(PSG)に対するエツチング
速度(曲線b)を示す図である。ただし、エツチング液
の液温は19℃±1である。
αとして、αを0〜5に変化させていった時のアルミニ
ウムに対するエツチング速度(曲線a)と、中間絶R膜
であるリンシリカガラス(PSG)に対するエツチング
速度(曲線b)を示す図である。ただし、エツチング液
の液温は19℃±1である。
下記の表は、αを2(!:4と5に定めた時の中間絶縁
膜に対するエツチング速度とアルミニウム膜に対するエ
ツチング速度を、従来の3種類のエツチング液による場
合とともに示す表である。
膜に対するエツチング速度とアルミニウム膜に対するエ
ツチング速度を、従来の3種類のエツチング液による場
合とともに示す表である。
この表のHF * NH4: 氷酢酸=1:9:2の
例でわかるように、また第6図の曲線かられかるように
、HF (!:NH4Fと氷酢酸とを1:9:1〜3で
混合した溶液は、金属層(アルミニウム)のエツチング
速度を遅くして、金属層(アルミニウム)と中間絶縁膜
とのエツチング速度差を大きくとることができ、しかも
中間絶縁膜のサイドエッチ量を少なくできる。なお、第
6図および上記の表において、中間絶縁膜のエツチング
速度が極端に速いということは、中間絶縁膜のサイドエ
ッチが多いということを意味する。
例でわかるように、また第6図の曲線かられかるように
、HF (!:NH4Fと氷酢酸とを1:9:1〜3で
混合した溶液は、金属層(アルミニウム)のエツチング
速度を遅くして、金属層(アルミニウム)と中間絶縁膜
とのエツチング速度差を大きくとることができ、しかも
中間絶縁膜のサイドエッチ量を少なくできる。なお、第
6図および上記の表において、中間絶縁膜のエツチング
速度が極端に速いということは、中間絶縁膜のサイドエ
ッチが多いということを意味する。
(他の例)
ところで、この発明のエツチング液によればアルミニウ
ムのエツチング速度が遅いわけであるが、これは、エツ
チング液によりアルミニウム表面の不活性化が進んだも
のと考えられる。したがって、前述の一実施例において
、この発明のエツチング液により接点窓を開けた後に、
そのままの状態で次に第2層のアルミ配線層を形成した
場合は、接点窓における導体接続がオーミック不良にな
りがねない。そこで、この発明のエツチング液によるエ
ツチング後、仕上げエツチングとして、HFと緩衝剤で
あるN H4Fの混合溶液で第1層アルミ配線層の表面
のエツチングを行うとよい。この場合の時間は、長いと
、電気化学反応によると考えられるエツチングが始まり
、第1層アルミ配線層の抽傷につながるので、10〜1
5秒程度の短時間とする。
ムのエツチング速度が遅いわけであるが、これは、エツ
チング液によりアルミニウム表面の不活性化が進んだも
のと考えられる。したがって、前述の一実施例において
、この発明のエツチング液により接点窓を開けた後に、
そのままの状態で次に第2層のアルミ配線層を形成した
場合は、接点窓における導体接続がオーミック不良にな
りがねない。そこで、この発明のエツチング液によるエ
ツチング後、仕上げエツチングとして、HFと緩衝剤で
あるN H4Fの混合溶液で第1層アルミ配線層の表面
のエツチングを行うとよい。この場合の時間は、長いと
、電気化学反応によると考えられるエツチングが始まり
、第1層アルミ配線層の抽傷につながるので、10〜1
5秒程度の短時間とする。
また、前述の一実施例では、2層アルミ配線技術にこの
発明を応用する場合を説明したが、この発明は、接点窓
に異種金属を蒸着したりメッキをしてバンプ電極を形成
する半導体装置にも応用できる。
発明を応用する場合を説明したが、この発明は、接点窓
に異種金属を蒸着したりメッキをしてバンプ電極を形成
する半導体装置にも応用できる。
さらに、一実施例は、第1層の配線層がアルミニウムの
みからなる配線層の場合であるが、第1層の配線層の少
なくとも主成分がアルミニウムであって、接点窓開口時
に第1層の配線層がエツチングされる恐れのある場合に
もこの発明を応用できることは勿論である。
みからなる配線層の場合であるが、第1層の配線層の少
なくとも主成分がアルミニウムであって、接点窓開口時
に第1層の配線層がエツチングされる恐れのある場合に
もこの発明を応用できることは勿論である。
第1図は中間絶縁膜に接点窓を開口する時の様子を示す
断面図、第2図および第3図は従来の方法による問題点
を説明するための断面図、第4図は上記問題点を一部軽
減する方法を説明するための断面図、第5図はこの発明
による半導体装機の製造方法の一実施例を示す断面図、
第6図はアルミニウムとリンシリカガラスに対するエツ
チング速度の関係を示す特性図である。 21・・・シリコン基板、22・・・第1層のアルミ配
線層、23・・・中間絶縁膜、25・・・接点窓。 特許出願人 沖電気工業株式会社 第1図 第4図
断面図、第2図および第3図は従来の方法による問題点
を説明するための断面図、第4図は上記問題点を一部軽
減する方法を説明するための断面図、第5図はこの発明
による半導体装機の製造方法の一実施例を示す断面図、
第6図はアルミニウムとリンシリカガラスに対するエツ
チング速度の関係を示す特性図である。 21・・・シリコン基板、22・・・第1層のアルミ配
線層、23・・・中間絶縁膜、25・・・接点窓。 特許出願人 沖電気工業株式会社 第1図 第4図
Claims (1)
- 半導体基板表面のアルミニウムを主成分とする金属配線
層上の絶縁膜に接点窓を開口する場合に、HFとN H
4Fと氷酢酸とを1:9:1〜3の容量比で混合した溶
液を用いて前記絶縁膜のエツチングを行うことを特徴′
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5869083A JPS59184532A (ja) | 1983-04-05 | 1983-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5869083A JPS59184532A (ja) | 1983-04-05 | 1983-04-05 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59184532A true JPS59184532A (ja) | 1984-10-19 |
Family
ID=13091540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5869083A Pending JPS59184532A (ja) | 1983-04-05 | 1983-04-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59184532A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005096747A3 (en) * | 2004-04-02 | 2006-03-30 | Honeywell Int Inc | Highly selective silicon oxide etching compositions |
US9193904B2 (en) | 2011-08-31 | 2015-11-24 | Hayashi Pure Chemical Ind., Ltd. | Etchant composition and etching method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5162670A (ja) * | 1974-11-13 | 1976-05-31 | Suwa Seikosha Kk | Handotaisochiseizoyoshokukokueki |
JPS5169369A (ja) * | 1974-10-18 | 1976-06-15 | Philips Nv |
-
1983
- 1983-04-05 JP JP5869083A patent/JPS59184532A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5169369A (ja) * | 1974-10-18 | 1976-06-15 | Philips Nv | |
JPS5162670A (ja) * | 1974-11-13 | 1976-05-31 | Suwa Seikosha Kk | Handotaisochiseizoyoshokukokueki |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7192860B2 (en) | 2002-06-20 | 2007-03-20 | Honeywell International Inc. | Highly selective silicon oxide etching compositions |
WO2005096747A3 (en) * | 2004-04-02 | 2006-03-30 | Honeywell Int Inc | Highly selective silicon oxide etching compositions |
US9193904B2 (en) | 2011-08-31 | 2015-11-24 | Hayashi Pure Chemical Ind., Ltd. | Etchant composition and etching method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0135495B2 (ja) | ||
JPS59184532A (ja) | 半導体装置の製造方法 | |
US4030952A (en) | Method of MOS circuit fabrication | |
JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
JPS58143532A (ja) | 絶縁膜の加工方法 | |
JPH0428231A (ja) | 半導体装置の製造方法 | |
JPS5999718A (ja) | 半導体装置 | |
JPS61242018A (ja) | 半導体装置の製造方法 | |
JPS63156340A (ja) | 半導体装置の製造方法 | |
JPS62166522A (ja) | 半導体装置の製造方法 | |
JPS59191354A (ja) | 半導体装置の製造方法 | |
JPS61114557A (ja) | 半導体装置の製造方法 | |
JPH03165515A (ja) | コンタクトの形成方法 | |
JPS63275142A (ja) | 半導体装置の製造方法 | |
JPS61125015A (ja) | 半導体装置の製造方法 | |
JPS60103615A (ja) | 半導体装置 | |
JPS63272050A (ja) | 半導体装置の製造方法 | |
JPS6362352A (ja) | 半導体装置の製造方法 | |
JPH0133932B2 (ja) | ||
JPS5963724A (ja) | 集積回路の製造方法 | |
JPS61166173A (ja) | 薄膜トランジスタ装置 | |
JPS61256743A (ja) | 半導体装置の製造方法 | |
JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JPS58142527A (ja) | 半導体装置の製造方法 | |
JPS6123322A (ja) | 半導体装置の製造方法 |