JPS59178536A - 複数デ−タの零値判定方式 - Google Patents
複数デ−タの零値判定方式Info
- Publication number
- JPS59178536A JPS59178536A JP58054581A JP5458183A JPS59178536A JP S59178536 A JPS59178536 A JP S59178536A JP 58054581 A JP58054581 A JP 58054581A JP 5458183 A JP5458183 A JP 5458183A JP S59178536 A JPS59178536 A JP S59178536A
- Authority
- JP
- Japan
- Prior art keywords
- zero value
- data
- zero
- carry
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数のデータがいずれも零値であるということ
を検出する零値判定方式に係り、特にこの複数のデータ
を１つずつ零であるかどうかを検出せずに少なくとも２
つのデータを加算してその加算結果を判定することによ
り、短時間に複数のデータがすべて零値であることを検
出するようにしたものである。
を検出する零値判定方式に係り、特にこの複数のデータ
を１つずつ零であるかどうかを検出せずに少なくとも２
つのデータを加算してその加算結果を判定することによ
り、短時間に複数のデータがすべて零値であることを検
出するようにしたものである。
データ処理装置ではデータ処理効率を上げるだめにデー
タが零判定回路等により零値であるかどうかを判定して
いる。ところでデータによってはデータ長が長くなり２
例えば２ワード長のデータの場合には、第１図に示す如
く、初め■により倍ワードのデータの半分をレジスタ２
を経由して加算器３をスルーさせて零判定回路４に導き
零値か否かを判定し９次に■により残りのデータをこれ
またレジスタ２を経由して加算器６をスルーさせ零イ１
μか否かを判定させていた。勿論レジスタ２に零判定回
路を接続することもある。
タが零判定回路等により零値であるかどうかを判定して
いる。ところでデータによってはデータ長が長くなり２
例えば２ワード長のデータの場合には、第１図に示す如
く、初め■により倍ワードのデータの半分をレジスタ２
を経由して加算器３をスルーさせて零判定回路４に導き
零値か否かを判定し９次に■により残りのデータをこれ
またレジスタ２を経由して加算器６をスルーさせ零イ１
μか否かを判定させていた。勿論レジスタ２に零判定回
路を接続することもある。
複数データがすべて零値か否かを判定するだめの他の例
として、第２図に示す如く、自系のプロセッサ５に他系
の装置６，７．８等が接続され。
として、第２図に示す如く、自系のプロセッサ５に他系
の装置６，７．８等が接続され。
プロセッサ５が他系の装Ｗ６ 、７ 、８に対しコマン
ドを送出し、これに対して他系の装置６．７゜８が正常
に動作しているとき、システムによっては、オール「０
」、つまり零値のレスポンスを送出する。７′ロセツサ
５はこのレスポンス状態をみて装置６，７．Ｂが正常に
動作しているか否か判断するために、これらのレスポン
スが零値か否かをチェックすることが必要となる。
ドを送出し、これに対して他系の装置６．７゜８が正常
に動作しているとき、システムによっては、オール「０
」、つまり零値のレスポンスを送出する。７′ロセツサ
５はこのレスポンス状態をみて装置６，７．Ｂが正常に
動作しているか否か判断するために、これらのレスポン
スが零値か否かをチェックすることが必要となる。
従来、複数めデータ（倍ワード・データも含む）がすべ
て零値か否かを判定する手段としては、（１）１個の零
値検出回路に順次データを入力して零値か否かを判定す
る直列型方式と、ｔ２１ｉ数個の零値検出回路を設けて
おき、各零値検出回路に同時にデータを入力して零値か
否かを判定する並列型方式との２ｆ！Ｊ類がある。
て零値か否かを判定する手段としては、（１）１個の零
値検出回路に順次データを入力して零値か否かを判定す
る直列型方式と、ｔ２１ｉ数個の零値検出回路を設けて
おき、各零値検出回路に同時にデータを入力して零値か
否かを判定する並列型方式との２ｆ！Ｊ類がある。
しかし、上記（１）は複数回の判定処理制御を必要とす
るため全判定処理時間が長くなるという欠点を有し、ま
た上記（２）は複数個の零値検出回路を必要とするため
、ハードｔが多くなるという欠点が存在する。
るため全判定処理時間が長くなるという欠点を有し、ま
た上記（２）は複数個の零値検出回路を必要とするため
、ハードｔが多くなるという欠点が存在する。
本発明の目的は、上記各欠点を改善するために判定時間
が短かくしかもハード弼・をあまり多くする必要のない
複数データの零値判定方式を提供することである。
が短かくしかもハード弼・をあまり多くする必要のない
複数データの零値判定方式を提供することである。
この目的を達成するために本発明の複数データの零値判
定方式では、複数のデータがすべて零値か否かを判定す
る零値判定装置において、データを加算する論理加算手
段と、該論理加算手段の演算結果が零値であることを判
定する零値判定手段と、上記加算過程におけるキャリイ
を検出するキャリイ検出手段を設け、演算結果が零値で
しかもキャリイが検出されないときに複数のデータをす
べて零値であると判定することを特徴とする。
定方式では、複数のデータがすべて零値か否かを判定す
る零値判定装置において、データを加算する論理加算手
段と、該論理加算手段の演算結果が零値であることを判
定する零値判定手段と、上記加算過程におけるキャリイ
を検出するキャリイ検出手段を設け、演算結果が零値で
しかもキャリイが検出されないときに複数のデータをす
べて零値であると判定することを特徴とする。
本発明の一実施例を第６図により説明する。
図中、１０は論理加算器、１１は零値検出回路であって
論理加算器１０の演算出力結果が零値であることを検出
するもの、１２はキャリイ検出回路であシデータＡ、Ｂ
、Ｃの加算過程においてキヤリイが発生したときこれを
検出するもの、１３はインバータでキャリイ検出回路１
２からキャリイ検出にもとづき「１」が出力されたとき
にこのインバータ１５は「０」を出力しキャリイ検出回
路１２がキャリイを検出せずに「０」を出力していると
きインバータ１３より「１」が出力されることになる。
論理加算器１０の演算出力結果が零値であることを検出
するもの、１２はキャリイ検出回路であシデータＡ、Ｂ
、Ｃの加算過程においてキヤリイが発生したときこれを
検出するもの、１３はインバータでキャリイ検出回路１
２からキャリイ検出にもとづき「１」が出力されたとき
にこのインバータ１５は「０」を出力しキャリイ検出回
路１２がキャリイを検出せずに「０」を出力していると
きインバータ１３より「１」が出力されることになる。
アンド中ゲート１４はキャリイ検出回路１２がキャリイ
を検出しないときのインノ（−夕１４からの出力「１」
と、零値検出回路１１が零１１＾９を検出したときの出
力「１」により「１」を出力するものである。
を検出しないときのインノ（−夕１４からの出力「１」
と、零値検出回路１１が零１１＾９を検出したときの出
力「１」により「１」を出力するものである。
１５〜１７はデータＡ〜Ｃがセットされるレジスタであ
り、これらのデータＡ−Ｃが論理加算器１０により絶対
値加算されるものである。そして１８は論理加′ｎ、器
１０による演算結果がセットされるレジスタである。
り、これらのデータＡ−Ｃが論理加算器１０により絶対
値加算されるものである。そして１８は論理加′ｎ、器
１０による演算結果がセットされるレジスタである。
したがって、レジスタ１５〜１７にセットされたデータ
Ａ〜Ｃがすべて零値の場合には、論理加算器１０の加算
結果は勿論、零値であるので零値検出回路１１から「１
」が出力される。そして論理加算器１０での加算過程に
おいてキャリイは発生されないのでキャリイ検出回路１
２は「０」を出力し。
Ａ〜Ｃがすべて零値の場合には、論理加算器１０の加算
結果は勿論、零値であるので零値検出回路１１から「１
」が出力される。そして論理加算器１０での加算過程に
おいてキャリイは発生されないのでキャリイ検出回路１
２は「０」を出力し。
インバータ１３は「１」を出力している。それ故。
データＡ〜Ｃがすべて零値の場合にはアンド◆ゲート１
４より「１」が出力されることになる。
４より「１」が出力されることになる。
しかるにデータＡ−Ｃのいずれかが零値でない場合には
、論理加算器１０の加算出力が零にならず零値検出回路
１１から「０」が出力されるか、論理加算器１０の演算
結果は零値であっても演算過程ではキャリイが発生して
キャリイ検出回路１２カラ１１」が出力されインノく一
夕１３か「０」を出力するかになり、アンド・ゲート１
４は「０．１を出力することになる。
、論理加算器１０の加算出力が零にならず零値検出回路
１１から「０」が出力されるか、論理加算器１０の演算
結果は零値であっても演算過程ではキャリイが発生して
キャリイ検出回路１２カラ１１」が出力されインノく一
夕１３か「０」を出力するかになり、アンド・ゲート１
４は「０．１を出力することになる。
それ故、アンド・ゲート１４より零が出力されたときは
データＡ〜Ｃの少くとも１つは零値でないことが表示さ
れる。
データＡ〜Ｃの少くとも１つは零値でないことが表示さ
れる。
このようにしてアンド・ゲート１４から「１」が出力さ
れたときデータＡ〜Ｃはすべて零値であり。
れたときデータＡ〜Ｃはすべて零値であり。
アンド・ゲート１４から「０」が出力されたときデータ
に、Ｃの少くとも１つは非零値であることがわかる。
に、Ｃの少くとも１つは非零値であることがわかる。
このようにして本発明では、複数の零値を論理加算した
場合、加算結果もやはり零値でかつキャリイがなく、非
零値を含む複数データを論理加算した場合、加算結果が
非零値となるかキャリイがあるという論理加算器の特徴
に看目し、１個の論理加ｑ、器に入力可能なデータ数ま
での複数データの即時の零値判定を可能にする。
場合、加算結果もやはり零値でかつキャリイがなく、非
零値を含む複数データを論理加算した場合、加算結果が
非零値となるかキャリイがあるという論理加算器の特徴
に看目し、１個の論理加ｑ、器に入力可能なデータ数ま
での複数データの即時の零値判定を可能にする。
勿論加算器としてアドレス計算や論理加算を行うことが
できる汎用加算器（最小２人力）によっても実現できる
。更に加算器の入力数を６．４・・・と増加すればそれ
だけ零値判定効率を向上させることができる。
できる汎用加算器（最小２人力）によっても実現できる
。更に加算器の入力数を６．４・・・と増加すればそれ
だけ零値判定効率を向上させることができる。
本発明によれば１％別な加算器を使用することなく７通
常のデータ処理装置が保持している論理加算器（汎用加
算器を論理加算させる場合も含む）を用いて、ハード量
をあまり大きくすることなく。
常のデータ処理装置が保持している論理加算器（汎用加
算器を論理加算させる場合も含む）を用いて、ハード量
をあまり大きくすることなく。
複数データをきわめて短時間にそれらが零値であるかど
うかを判定することが可能となる。
うかを判定することが可能となる。
第１図は従来の零値判定方法説明図、第２図は自系と他
系のコマンド応答説明図、第３図は本発明の一実施例構
成図である。 図中、１０は論理加算器、１１は零値検出回路。 １２はキャリイ検出回路、１３はインバータ。 １４はアンド・ゲート、１５〜１８はレジスタを示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
系のコマンド応答説明図、第３図は本発明の一実施例構
成図である。 図中、１０は論理加算器、１１は零値検出回路。 １２はキャリイ検出回路、１３はインバータ。 １４はアンド・ゲート、１５〜１８はレジスタを示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
Claims (1)
- 複数のデータがすべて零値か否かを判定する零値判定装
置において、データを加算する論理加算手段と、該論理
加算手段の演ｐ結果が零値でろることを判定する零値判
定手段と、上記加算過程におけるキャリイを検出するキ
ャリイ検出手段を設け、演算結果が零値でしかもキャリ
イが検出されないときに複数のデータをすべて零値であ
ると判定することを特徴とする複数データの零値判定方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054581A JPS59178536A (ja) | 1983-03-30 | 1983-03-30 | 複数デ−タの零値判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054581A JPS59178536A (ja) | 1983-03-30 | 1983-03-30 | 複数デ−タの零値判定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178536A true JPS59178536A (ja) | 1984-10-09 |
Family
ID=12974662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054581A Pending JPS59178536A (ja) | 1983-03-30 | 1983-03-30 | 複数デ−タの零値判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287217U (ja) * | 1988-12-26 | 1990-07-10 |
-
1983
- 1983-03-30 JP JP58054581A patent/JPS59178536A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287217U (ja) * | 1988-12-26 | 1990-07-10 | ||
| JPH0511534Y2 (ja) * | 1988-12-26 | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0136174B1 (en) | Enhanced alu test hardware | |
| JPS59178536A (ja) | 複数デ−タの零値判定方式 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP2646899B2 (ja) | パイプラインによる内部障害検出方式 | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JP2924392B2 (ja) | マイクロコンピュータシステム | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH07271625A (ja) | 情報処理装置 | |
| JPH01284971A (ja) | ベクトル処理装置 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JPS63115240A (ja) | 障害検出方式 | |
| JPH0736665A (ja) | 演算装置 | |
| JPH0342731A (ja) | 検証手段付き処理装置 | |
| JPH04149742A (ja) | 演算器二重化方式 | |
| JPH04157527A (ja) | 障害検出機能付き算術演算器 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPH07182279A (ja) | バス調停回路 | |
| JPH06274468A (ja) | コンピュ−タの異常検出方法 | |
| JPS63213040A (ja) | 入力ポ−ト診断回路 | |
| JPS62216048A (ja) | プロセツサの暴走検出方式 | |
| JPS59229945A (ja) | デユアル制御信号ル−トの異常検出方法 | |
| JPS6344262A (ja) | バス監視装置 |