JPS59176B2 - frequency correction device - Google Patents

Description

【発明の詳細な説明】 本発明は周波数補正装置に関するものである。[Detailed description of the invention] The present invention relates to a frequency correction device.

水晶発振器などの出力周波数を高精度に補正する手段と
して従来種々の技術が存在するが、その一例トしてフェ
ーズロックによる補正手段があるにの原理は、基準の発
振器の出力周波数を所定の周波数に変換し、この変換後
の周波数と被補正発振器の出力周波数との差の出力によ
って被補正発振器を制御するものである。Various techniques have conventionally existed as means for highly accurate correction of the output frequency of a crystal oscillator, etc. One example is a correction means using phase lock. The oscillator to be corrected is controlled by outputting the difference between the frequency after this conversion and the output frequency of the oscillator to be corrected.

これは高精度の周波数補正としてしばしば利用されるが
、その補正範囲がかなり限られているために、高精度か
つ任意に周波数補正を要するものには不適当であった。Although this method is often used for high-precision frequency correction, its correction range is quite limited, making it unsuitable for applications that require high-precision and arbitrary frequency correction.

しかもこれは、温度変化に伴う周波数の変化については
補正が行なわれず、実用上の問題点となっていた。Furthermore, this has been a practical problem since no correction is made for changes in frequency due to temperature changes.

そこで本発明は高精度かつ広範囲の周波数補正が行なえ
しかも温度変化による周波数のずれも補正しうる周波数
補正装置を提供するものである。SUMMARY OF THE INVENTION Therefore, the present invention provides a frequency correction device that can perform frequency correction with high precision over a wide range, and can also correct frequency deviations caused by temperature changes.

以下本発明の一実施例を図面に基づいて説明する。An embodiment of the present invention will be described below based on the drawings.

第１図においてＯ２０は水晶発振器、Ｄｌ。Ｄ２．Ｄ３
ハソレぞれ分周比３ｍ、３ｎ、３ｐ（ｍ、ｎ、ｐ＝１，
２・・・）の分周器である。In FIG. 1, O20 is a crystal oscillator, Dl. D2. D3
The frequency division ratios are 3m, 3n, 3p (m, n, p=1,
2...) frequency divider.

Ｃ１は第１の制御回路、Ｔは分離回路、Ｍｌ・・・Ｆ７
は記憶回路を構成する（Ｐ＋１）ビットの不揮発性メモ
リ、Ｃ２は第２の制御回路であり、それぞれの詳細は後
述する。C1 is the first control circuit, T is the separation circuit, Ml...F7
C2 is a (P+1)-bit nonvolatile memory constituting a storage circuit, and C2 is a second control circuit, the details of which will be described later.

ＳＲ１は（Ｐ＋１ ）ビットのシフトレジスタ、Ｇ１．
Ｇ２はゲート回路、Ａはサーミスタを用いたＣＲ発振器
、Ｂは変換回路であり、ＣＲ発振器Ａの出力周波数に応
じてメモリＭ１・・・Ｆ７の選択出力を生じるものであ
る。SR1 is a (P+1) bit shift register, G1.
G2 is a gate circuit, A is a CR oscillator using a thermistor, and B is a conversion circuit, which generates selected outputs of the memories M1 . . . F7 according to the output frequency of the CR oscillator A.

これらとゲート回路Ｇ１ とによシ選択回路を構成する
ものである。These and the gate circuit G1 constitute a selection circuit.

上記の回路構成は水晶振動子（図示せず。The above circuit configuration uses a crystal oscillator (not shown).

）とともに金属ケース（図示せず。）内に収納しである
。) and is housed in a metal case (not shown).

Ｆｌは発振周波数の検出回路であり、上記回路構成の電
源における電流変化から水晶発振器Ｏ８Ｃの発振周波数
を検出するものである。Fl is an oscillation frequency detection circuit, which detects the oscillation frequency of the crystal oscillator O8C from the current change in the power supply having the circuit configuration described above.

Ｆ２は検出回路であり、目標周波数ｆｏと水晶発振器Ｏ
８Ｃの発振周波数ｆ ｏｓｃとの差の周波数および発振
周波数ｆｏｓｃが目標周波数ｆ。F2 is a detection circuit that detects the target frequency fo and the crystal oscillator O.
The difference between the oscillation frequency f osc of 8C and the oscillation frequency fosc is the target frequency f.

より人か小かを検出するものである。It detects whether the object is more human or smaller.

ＭＣはマイクロコンピュータを用いたデータ変換回路で
アリ、上記差の周波数を、デジタルデータを含む出力に
変換するものである。MC is a data conversion circuit using a microcomputer, and converts the frequency difference mentioned above into an output containing digital data.

第２図は分離回路Ｔを示したものであり、同図において
ＳＲ２，ＳＲ８はシフトレジスタ、ｆｌはフリップフロ
ップ回路、Ｇ３．Ｇ４はゲート回路、ｖｌ、Ｆ２はイン
バータである。FIG. 2 shows the separation circuit T, in which SR2 and SR8 are shift registers, fl is a flip-flop circuit, G3. G4 is a gate circuit, vl and F2 are inverters.

第３図は不揮発性メモリＭ１ を示したものであリ、同
図においてｎｏ・・・ｎｐ、２ｎｏ・・・２ｎｐは電界
効果型トランジスタ、ｒＯ・・・ｒｐは数Ω程度の電流
溶断小抵抗である。Figure 3 shows the nonvolatile memory M1, in which no...np, 2no...2np are field effect transistors, and rO...rp is a small current-fusing resistance of about several ohms. It is.

なおメモリ、・・・Ｍ７もこれと同様の構成である。Note that the memory . . . M7 also has a similar configuration.

第４図は制御回路Ｃ２を示したものであり、同図におい
てｆ２・・・ｆｐ＋１はフリップフロップ回路、Ｇ５・
・・Ｇｐ＋５はゲート回路、Ｖ３はインバータである。FIG. 4 shows the control circuit C2, in which f2...fp+1 are flip-flop circuits, G5...
...Gp+5 is a gate circuit, and V3 is an inverter.

第５図は制御回路Ｃ１を示したものであり、同図におい
てｆ ｐ＋２． ｆ ｐ＋３はフリップフロップ回路、
Ｇｐ ＋６・・・Ｇｐ＋１０はゲート回路、Ｖ４． Ｖ
、はインバータ、ＤＬは遅延回路であるつぎに動作につ
いて説明する前に、本発明の動作原理の概略について説
明しておく。FIG. 5 shows the control circuit C1, in which f p+2. f p+3 is a flip-flop circuit,
Gp+6...Gp+10 is a gate circuit, V4. V
, is an inverter, and DL is a delay circuit.Before explaining the operation next, an outline of the operating principle of the present invention will be explained.

水晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃが目標周波数ｆ
ｏまり△ｆたけずれているとすると、第１図の分周器Ｄ
１ の出力周波数はへｆ／２ｍたけずれていることにな
る。The oscillation frequency fosc of the crystal oscillator O8C is the target frequency f
If the difference is △f, then the frequency divider D in Fig. 1
1 is shifted by f/2m.

そこで分周器Ｄ１ の出力から毎秒△ｆ／２ｍパレスを
除去あるいは加入することによってずれを補正するもの
である。Therefore, the deviation is corrected by removing or adding Δf/2m pulses per second from the output of the frequency divider D1.

まずメモリＭ１・・・Ｍ７にデータを書き込む動作につ
いて説明する。First, the operation of writing data into the memories M1...M7 will be explained.

まず上記構成を常温より低い温度Ｔ１．Ｔ２の中間に保
持しておく。First, the above configuration is set at a temperature T1 lower than room temperature. It is held in the middle of T2.

検出回路Ｆ１は電源の電流変動から上記温度における水
晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃを検出し、その出
力を受けて検出回路Ｆ２からは差の周波数△ｆ／２ｍお
よび発振周波数ｆｏｓｃが目標周波数ｆｏより大か小か
の判別出力が生じる。The detection circuit F1 detects the oscillation frequency fosc of the crystal oscillator O8C at the above temperature from the current fluctuation of the power supply, and upon receiving its output, the detection circuit F2 detects the difference frequency △f/2m and the oscillation frequency fosc which is larger than the target frequency fo. A determination output is generated as to whether the value is smaller or smaller.

データ変換回路ＭＣは上記差の周波数△ｆ／２ｍをＰビ
ットのデジタルデータにコード化し第６図Ａのごとくそ
のデータ゛ｌ Ｑ １１．１１１１１をそれぞれパルス
Ｐａ、Ｐｂ（ともにパルス幅はｔｌ で発生間隔はｔ２
）に変換して直列的に生じるものである。The data conversion circuit MC encodes the frequency △f/2m of the above difference into P-bit digital data, and converts the data ゛lQ 11.11111 into pulses Pa and Pb (both have a pulse width of tl and a generation interval of tl) as shown in Fig. 6A. is t2
) is generated serially.

またＰビット目のパルスが生じた後、上記判別出力を変
換したパルス、すなわち周波数ｆｏｓｃが目標周波数ｆ
ｏより人および小のとき、それぞれパルスＰａ、Ｐｂが
生じる。Further, after the P-th pulse is generated, the pulse obtained by converting the above discrimination output, that is, the frequency fosc becomes the target frequency f
When it is larger than o and smaller than o, pulses Pa and Pb occur, respectively.

第２図の分離回路Ｔは上記パルスＰａ、Ｐｂを受けて以
下のようにしてデジタルデータおよびこれに同期したク
ロックパルスに分離するものである。The separation circuit T shown in FIG. 2 receives the pulses Pa and Pb and separates them into digital data and a clock pulse synchronized therewith in the following manner.

シフトレジスタＳＲ２の入力には上記パルスＰａ、Ｐｂ
が供給されＣＬ大入力は端子ｅから第６図Ｅの周期ｔ３
のパルスが供給される。The above pulses Pa and Pb are input to the shift register SR2.
is supplied, and the CL large input is from the terminal e to the period t3 in Fig. 6E.
pulses are supplied.

そのためシフトレジスタＳＲ２の出力からは、パルスＰ
ａ、Ｐｂが時間ｔ３だけ遅延されたパルスが第６図Ｂの
ごとく生じ、ゲート回路Ｇ１に供給されるとともにイン
バータＶ２ を介して端子ｈ１ に供給され、これがデ
ータとなる。Therefore, from the output of shift register SR2, pulse P
A pulse in which a and Pb are delayed by time t3 is generated as shown in FIG. 6B, and is supplied to the gate circuit G1 and also to the terminal h1 via the inverter V2, and becomes data.

一方ゲート回路Ｇ１からは第６図Ｃのパルスが生じ、フ
リップフロップ回路ｆ１ をトリガし、その出力Ｑに
よってゲート回路Ｇ２を開くとともにシフトレジスタＳ
Ｒ３のＤ入力を１″に保持する。On the other hand, the pulse shown in FIG. 6C is generated from the gate circuit G1, triggers the flip-flop circuit f1, and its output Q opens the gate circuit G2 and shifts the shift register S.
The D input of R3 is held at 1''.

これによりシフトレジスタＳＲ３の出力は第６図Ｆのよ
うに時間ｔ４） （１１＜ １．＜ １２）だけ遅れ
て”１″になり、フリップフロップ回路ｆ１がリセット
されその出力Ｑが０″に反転する。As a result, the output of the shift register SR3 becomes "1" with a delay of time t4) (11<1.<12) as shown in FIG. 6F, and the flip-flop circuit f1 is reset and its output Q is inverted to 0". do.

したがってフリップフロップ回路ｆ１ の出力Ｑから幅
ｔ４のパルスが生じ、これによってゲート回路Ｇ２が開
き、インバータＶ１ からの、第６図Ｃのパルスのレベ
ル反転したパルスが第６図Ｇのごとぐゲート回路Ｇ２
を通過する。Therefore, a pulse with a width t4 is generated from the output Q of the flip-flop circuit f1, which opens the gate circuit G2, and the pulse from the inverter V1, which is an inverted level of the pulse in FIG. 6C, is applied to the gate circuit as shown in FIG. G2
pass through.

これがクロックパルストする。こうしてデジタルデータ
とそれに同期したクロックパルスとが第１図のシフトレ
ジスタＳＲ１に供給され、データが書き込まれ、その出
力端子９１′・・・ｇｐ′からは差の周波数△ｆ／２ｍ
のコード化されたデータが生じ、端子九′からは判別出
力のデータが生じる。This causes a clock pulse. In this way, the digital data and the clock pulse synchronized therewith are supplied to the shift register SR1 in FIG. 1, the data is written, and the difference frequency Δf/2 m
Coded data is generated, and discrimination output data is generated from terminal 9'.

この各データがゲート回路Ｇ２に供給される。This data is supplied to the gate circuit G2.

ところでＣＲ発振器Ａは第７図のような温度−周波数特
性を持たせてあり、温度Ｔ１・・・Ｔ８ においてそれ
ぞれ周波数ｑ１・・・ｑ８を生じ、変換回路Ｂの出力端
子ｂ１・・・ｂ７はそれぞれ周波数（ｑｌ。By the way, CR oscillator A has temperature-frequency characteristics as shown in Fig. 7, and generates frequencies q1...q8 at temperatures T1...T8, respectively, and output terminals b1...b7 of conversion circuit B Frequency (ql.

ｑ２ ）ｙ （ｑ２ ｐ （ｌａ ）・・・（（
１７ｔ（ｌｑ）間において１″に保持されるように設定
しである。q2 )y (q2 p (la)...((
It is set to be held at 1'' for 17t (lq).

そのため温度Ｔ１ 、Ｔ２間においては、端子ｂ１がｔ
ｌ Ｉ Ｉ＋に保持され、シフトレジスタＳＲ，からの
上記データがゲート回路Ｇ２ を介してメモリＭ１に供
給される。Therefore, between temperatures T1 and T2, terminal b1 is t
The above data from the shift register SR is supplied to the memory M1 via the gate circuit G2.

そこで端子ｊに書き込み命令を与えると、第３図の電界
効果型トランジスタ２ｎｏ・・・２ｎｐのうちそれぞれ
の入力端子ｇ′ｏ・・・ｇ′ｐが１″に保持されたもの
がオンになる。Therefore, when a write command is given to terminal j, among the field effect transistors 2no...2np shown in Fig. 3, those whose respective input terminals g'o...g'p are held at 1'' are turned on. .

例えば端子ｑ′、が′１″に保持されていたとすると、
電界効果型トランジスタ２ｎ１がオンになり、抵抗ｒ１
に電流が流れる。For example, if terminal q' is held at '1'',
The field effect transistor 2n1 is turned on, and the resistor r1
A current flows through.

抵抗ｒ１は小抵抗であるため、上記電流によって溶断さ
れ、端子ｇ１ は′１′′に保持される。Since the resistor r1 has a small resistance, it is blown out by the above current, and the terminal g1 is held at '1''.

こうして端子１１０ ・・・ｙｐから入力に対応した出
力がメモリＭ１ の端子ｇＯ・・・ｇｐに生じ、メモ
リＭｌの内容は一旦電源を遮断しても揮発しない。In this way, outputs corresponding to the inputs from the terminals 110...yp are generated at the terminals gO...gp of the memory M1, and the contents of the memory M1 do not volatilize even if the power is once cut off.

つぎに恒温槽内を温度Ｔ２．Ｔ３間に保持し、このとき
の水晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃと目標周波数
ｆ。Next, the temperature inside the constant temperature bath is set to T2. The oscillation frequency fosc of the crystal oscillator O8C and the target frequency f at this time are held during T3.

との差の周波数に対応したデータを、上記と同様にして
メモリＭ２ に書き込む。The data corresponding to the frequency difference between the two is written to the memory M2 in the same manner as above.

こうして温度（Ｔ３．Ｔ、）・・・（Ｔ７ 、 Ｔｓ
１間における差の周波数に対応したデータをそれぞれメ
モリＭ３・・・Ｍ７に書き込むものである。In this way, the temperature (T3.T,)...(T7, Ts
Data corresponding to the frequency difference between 1 and 1 is written into the memories M3...M7, respectively.

ところで第７図のように各温度Ｔ１・・・１８間の温度
差にばらつきがあるのは、本例では水晶発振器Ｏ８Ｃと
して第８図の破線で示した周波数一温度特性のものを用
いており、温度Ｔ、 、 Ｔ、間（常温）では周波数変
化がほとんどなく、常温から離れるに従って周波数変化
が大きくなるため、周波数変化の度合に応じて各温度を
設定したものである。By the way, the reason why there are variations in the temperature difference between the temperatures T1...18 as shown in Fig. 7 is because in this example, the crystal oscillator O8C with the frequency-temperature characteristic shown by the broken line in Fig. 8 is used. , T, , T, there is almost no change in frequency between (room temperature), and the frequency change increases as the distance from room temperature increases, so each temperature is set according to the degree of frequency change.

さて上記メモ１．ＩＭｌ・・・Ｍ７からの出力によって
制御回路Ｃ２から周囲温度に応じて差の周波数に対応し
たパルスを発生させ、分周器Ｄ１の出力周波数に上記差
の周波数に対応したパルスを加入あるいは除去すること
によって上記出力周波数を補正するものである。Now, note 1 above. IMl...Generates a pulse corresponding to the difference frequency from the control circuit C2 according to the ambient temperature based on the output from M7, and adds or removes the pulse corresponding to the difference frequency to the output frequency of the frequency divider D1. This corrects the output frequency.

そこでいま周囲温度がＴ１゜１２間であるとすると、変
換回路Ｂの端子ｂ１からの出力よってメモリＭ１の出１
がゲート回路Ｇ１を介して制御回路Ｃ２に供給される。Therefore, if the ambient temperature is now between T1°12, the output from the terminal b1 of the conversion circuit B causes the output 1 of the memory M1 to
is supplied to the control circuit C2 via the gate circuit G1.

例えば第３図のメモリＭ１の端子ｇ１２ｇ２のみが１″
で他の端子は０″に保持されているとすると、第４図の
ゲート回路Ｇ５． Ｇ、が開く。For example, only terminals g12g2 of memory M1 in Fig. 3 are 1''.
Assuming that the other terminals are held at 0'', the gate circuit G5.G in FIG. 4 opens.

そのため分周器Ｄ３の端子ｆ１．ｆ２からの第９図Ｃ，
Ｄのパルスがそれぞれゲート回路Ｇ５． Ｇ６を通過し
、フリップフロップ回路ｆ２．ｆ３に供給される。Therefore, the terminal f1 of the frequency divider D3. Figure 9C from f2,
D pulses are respectively applied to gate circuits G5. G6, and flip-flop circuit f2. It is supplied to f3.

一方フリップフロップ回路ｆ２・・・ｆｐ＋１のＲ入力
には分周器Ｄ２から第９図Ａのパルスが供給され、その
レベル反転されたパルスが第９図ＢのどとくＤ入力に供
給されている。On the other hand, the pulses shown in FIG. 9A are supplied from the frequency divider D2 to the R inputs of the flip-flop circuits f2 .

そのためフリップフロップ回路ｆ２．ｆ３の出力Ｑから
はそれぞれの入力パルスの、パルス幅だけを変換したパ
ルスが第９図Ｅ、 Ｆのごとく発生し、ゲート回路Ｇ
ｐ ＋ ５からは第９図Ｇのごとくパルスが発生する。Therefore, flip-flop circuit f2. From the output Q of f3, pulses obtained by converting only the pulse width of each input pulse are generated as shown in Fig. 9 E and F, and the gate circuit G
A pulse is generated from p+5 as shown in FIG. 9G.

こうしてゲート回路Ｇｐ＋５からは、端子ｆ１゜Ｔ２か
らのパルスの周波数を加算した周波数のパルスが生じ、
これが差の周波数△ｆ／２ｍとなるように、メモリＭ１
の出力によって端子ｆ１〜ｆｐからのパルスを選択する
ものである。In this way, a pulse with a frequency that is the sum of the frequency of the pulse from the terminal f1°T2 is generated from the gate circuit Gp+5,
Memory M1
Pulses from the terminals f1 to fp are selected based on the outputs of the terminals f1 to fp.

すなわち端子ｇ１・・・ｇｐの論理値（＋４０７１また
は’ １” ）をそれぞれｑｌ・・・ｑｐとし、端子ｆ
１・・・ｆｐからの出力周波数をそれぞれに１・・・ｋ
ｐとすると、△ｆ／２ｍ−ｑ１・ｋ１＋ｑ２・ｋ２・・
・ｑｐ−ｋｐトナシ、先述したデータ変換回路ＭＣにお
いては上式を満足するデータ（ｑｔ、ｑ２・・・ｑｐ）
を生ずるものである。In other words, the logical values (+4071 or '1'') of terminals g1...gp are respectively ql...qp, and the terminals f
1...The output frequency from fp is 1...k for each
If p, △f/2m-q1・k1+q2・k2...
・qp-kp conversion, in the data conversion circuit MC mentioned above, data that satisfies the above formula (qt, q2...qp)
It gives rise to

さて上記のようにしてゲート回路ＧＰ＋５から周波数△
ｆ／２ｍのパルスが生じると、これは第５図の制御回路
Ｃ１に供給され、以下のようにして周波数の補正が行な
われる。Now, as described above, from the gate circuit GP+5 to the frequency △
When a pulse of f/2m is generated, it is supplied to the control circuit C1 of FIG. 5, and the frequency is corrected as follows.

まず上記周波数△ｆ／２ｍを加入する場合について説明
する。First, the case where the frequency Δf/2m is added will be explained.

この場合には先述したように端子ｇ。In this case, as mentioned earlier, the terminal g.

が°゛１″′に保持されているため、ゲート回路ＧＰ＋
９．ＧＰ十７がそれぞれ開成および閉成されている。is held at °゛1''', the gate circuit GP+
9. 17 GPs are opened and closed, respectively.

一方ゲート回路ＧＰ＋８の入力端子ａには分周器Ｄ１か
ら第１０図Ａのパルスが供給され、他の入力には制御回
路Ｃ２からの第９図Ｇのパルスが遅延回路ＤＬによって
時間ｔ、たけ遅延されて第１０図Ｂのごとく供給される
。On the other hand, the input terminal a of the gate circuit GP+8 is supplied with the pulse shown in FIG. 10A from the frequency divider D1, and the pulse shown in FIG. The signal is delayed and supplied as shown in FIG. 10B.

そのためゲート回路ＧＰ十８からは第１０図Ｃのごとく
パルスが生じる。Therefore, a pulse is generated from the gate circuit GP18 as shown in FIG. 10C.

つまり端子Ｃから１パルスが供給されるごとに、端子ａ
からのパルスに１パルスが加入され、これがゲート回路
ＣＰ＋９．ＧＰ＋１０を介して分周器Ｄ２ に供給さ
れる。In other words, every time one pulse is supplied from terminal C, terminal a
One pulse is added to the pulses from gate circuit CP+9. It is supplied to frequency divider D2 via GP+10.

このように分周器Ｄ１ からの周波数出力に周波数△ｆ
／２ｍが加えられ、補正が行なわれる。In this way, the frequency △f is added to the frequency output from the frequency divider D1.
/2m is added to perform the correction.

つぎに分周器Ｄ１ の周波数出力から周波数△ｆ／２ｍ
を除去する場合について述べる。Next, from the frequency output of frequency divider D1, the frequency △f/2m
We will discuss the case of removing .

この場合には第５図の端子ｇ。In this case, terminal g in FIG.

が０″に保持されるため、ゲート回路ＧＰ＋９．ＧＰ＋
７がそれぞれ閉成および開成する。is held at 0'', so the gate circuit GP+9.GP+
7 close and open, respectively.

一方フリップフロップ回路ｆｐ＋２のＣＬ大入力は、第
１０図Ａの周波数出力のレベル反転したパルス（第１０
図Ｄ）が供給され、Ｄ入力には第１０図Ｂのパルスが供
給されている。On the other hand, the CL large input of the flip-flop circuit fp+2 is a pulse (10th
Figure D) is supplied, and the pulse of Figure 10B is supplied to the D input.

そのためフリップフロップ回路ｆｐ＋２の出力Ｑには、
第１０図Ｅのパルスが生じ、フリップフロップ回路ｆｐ
＋３のＤ入力およびゲート回路ＧＰ＋６に供給される。Therefore, the output Q of the flip-flop circuit fp+2 is
The pulse shown in FIG. 10E is generated, and the flip-flop circuit fp
+3 D input and gate circuit GP+6.

そのためフリップフロップ回路ｆｐ＋３の出力Ｑは、そ
のＤ入力か”１′°に反転した後最初にＣＬ大入力到来
するパルスによって０１１に反転する。Therefore, the output Q of the flip-flop circuit fp+3 is inverted to 011 by the pulse that first arrives at the CL input after its D input is inverted to 1'°.

そしてＤ入力かＯ′′に反転した後ｉ初にＣＬ大入力到
来するパルスによって”１″に反転し、第１０図Ｆのパ
ルスが発生する。Then, after the D input is inverted to O'', it is inverted to "1" by the pulse that arrives at the CL high input for the first time i, and the pulse shown in FIG. 10F is generated.

そのためゲート回路ＧＰ＋６からは第１０図Ｇのパルス
が発生する。Therefore, the pulse shown in FIG. 10G is generated from the gate circuit GP+6.

しだがって端子Ｃからの第１０図Ｂのパルスが１パルス
供給されるごとに端子ａからの第１０図Ａのパルスが１
パルス除去され、ゲート回路ＧＰ＋７からは第１０図Ｈ
のごとくパルスが発生して補正が行なわれる。Therefore, every time one pulse of FIG. 10B from terminal C is supplied, one pulse of FIG. 10A from terminal a is supplied.
The pulse is removed and the signal from the gate circuit GP+7 is shown in FIG. 10H.
A pulse is generated as shown below to perform the correction.

周囲温度が（Ｔ２ 、 Ｔ３）、 （Ｔ３． Ｔ４）
・・・（Ｔ７．Ｔ８）間のときにはそれぞれメモリＭ２
・・・Ｍ７のデータが選択され、選択されたデータに基
づいて補正が行なわれるものである。The ambient temperature is (T2, T3), (T3. T4)
...(T7.T8), respectively, the memory M2
...Data of M7 is selected, and correction is performed based on the selected data.

したがって第８図の実線で示したごとく周波数の補正が
行なわれたことになる。Therefore, the frequency has been corrected as shown by the solid line in FIG.

なお上記の実施例では補正の対象となる周波数出力を増
減しうるようにしたが、これに限らず水晶発振器の発振
周波数ｆｏｓｃを目標周波数ｆ。Note that in the above embodiment, the frequency output to be corrected can be increased or decreased, but the invention is not limited to this, and the oscillation frequency fosc of the crystal oscillator can be set to the target frequency f.

より低めに設定しておき、常に補正パルスを加入するこ
とによって補正を行なうようにしてもよい。It is also possible to set it to a lower value and always add a correction pulse to perform correction.

この場合には、発振周波数ｆｏｓｃと目標周波数との大
小の比較は必要なく、また第５図における 。In this case, there is no need to compare the oscillation frequency fosc with the target frequency, and as shown in FIG.

フリップフロップ回路ｆ ｐ ＋２． ｆ ｐ ＋３
、ゲート回路ＧＰ＋６．ＣＰ＋７などの、パルスを除去
するだめの回路構成も必要ない。Flip-flop circuit f p +2. f p +3
, gate circuit GP+6. There is no need for a circuit configuration such as CP+7 to remove pulses.

またこの逆に発振周波数ｆｏｓｃを目標周波数より高め
に設定しておき、常にパルスを一定周期 シで除去する
ようにしてもよく、この場合には上記実施例における補
正パルスを加入する回路は必要ない。Conversely, the oscillation frequency fosc may be set higher than the target frequency, and the pulses may be always removed at a constant cycle. In this case, the circuit for adding the correction pulse in the above embodiment is not necessary. .

さらに上記の実施例ではサーミスタを用いたＣＲ発振器
の発振周波数によって温度を検知する ごようにしたの
が、これに限らずサーミスタを分圧抵抗として用い、そ
の電圧によって温度を検知するようにしてもよい。Furthermore, in the above embodiment, the temperature is detected by the oscillation frequency of the CR oscillator using the thermistor, but this is not the only option. good.

以上詳述したように本発明によれば、複数の温度におけ
る出力周波数と目標周波数との差の周波数に対応した各
データを予め記憶回路に記憶させておき、周囲温度に対
応したデータを選出しこれに基づいて補正を行なうよう
にしたので、温度変化による影響をほとんど受けること
なく高精度かつ広範囲の補正が行なえる。As detailed above, according to the present invention, each data corresponding to the frequency difference between the output frequency and the target frequency at a plurality of temperatures is stored in advance in the storage circuit, and data corresponding to the ambient temperature is selected. Since correction is performed based on this, highly accurate and wide-range correction can be performed with almost no influence from temperature changes.

したがって補正前における周波数出力の合わせ込みは粗
調整でよく、特に水晶発振器の出力周波数の調整に用い
ると、その水晶振動子に周波数調整膜を形成する必要が
なくなり、基礎蒸着のみでよいためエージングが小さく
なる。Therefore, coarse adjustment is sufficient for adjusting the frequency output before correction, and especially when used to adjust the output frequency of a crystal oscillator, there is no need to form a frequency adjustment film on the crystal oscillator, and only basic deposition is required, reducing aging. becomes smaller.

さらに周波数調整用のトリマコンデンサが不要となり、
発振周波数がより安定する。Furthermore, a trimmer capacitor for frequency adjustment is no longer required,
Oscillation frequency becomes more stable.

また水晶発振器および分周器などをケース内に収納して
オシレータモジュールとする場合に、周波数補正用の端
子としては、上記周波数出力と目標周波数との差の周波
数のデータおよびこれに同期したクロックパルスとを含
む出力を直列的に供給する端子払補正命令を与える端子
との２ピンだけですむ。In addition, when a crystal oscillator, frequency divider, etc. are housed in a case to form an oscillator module, the frequency correction terminal is used to store the frequency data of the difference between the above frequency output and the target frequency, and the clock pulse synchronized with this. Only two pins are required: a terminal that supplies an output containing a terminal in series, and a terminal that provides a correction command.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明の一実施例を示し、第１図はブロック図、
第２図〜第５図はそれぞれ第１図の要部を詳細に示した
電気回路図、第６図は動作説明のだめのタイムチャート
、第１図はサーミスタを用いたＣＲ発振器の周波数一温
度特性図、第８図は水晶発振器の周波数一温度特性図、
第９図および第１０図はそれぞれ動作説明のためのタイ
ムチャートである。 Ｏ８Ｃ・・・・・・パルス発生回路、Ｍ１〜Ｍ７・・・
・・・記憶回路、Ｃ１・・・・・・第１の制御回路、Ｃ
２・・・・・・第２の制御回路、Ａ・・・・・・ＣＲ発
振器、Ｂ・・・・・・変換回路、Ｇ、・・・・・・ゲー
ト回路。The drawings show one embodiment of the present invention, and FIG. 1 is a block diagram;
Figures 2 to 5 are electric circuit diagrams showing the main parts of Figure 1 in detail, Figure 6 is a time chart for explaining the operation, and Figure 1 is the frequency-temperature characteristic of a CR oscillator using a thermistor. Figure 8 is a frequency-temperature characteristic diagram of a crystal oscillator.
FIG. 9 and FIG. 10 are time charts for explaining the operation, respectively. O8C...Pulse generation circuit, M1 to M7...
...Storage circuit, C1...First control circuit, C
2...Second control circuit, A...CR oscillator, B...conversion circuit, G...gate circuit.

Claims (1)

【特許請求の範囲】[Claims] １ 周囲温度の影響を受けて出力周波数が変化するパル
ス発生回路と、複数の温度における上記各出力周波数と
目標周波数との差の周波数に対応した各データを予め記
憶した記憶回路と、未補正状態においては上記パルス発
生回路からの出力を生じる第１の制御回路と、第１の制
御回路の出力周波数を低降する分周回路と、周囲温度を
検知しその温度に対応したデータを上記記憶回路から選
択する選択回路払選択されたデータと上記分周回路の出
力との協働によって第１の制御回路の出力周波数を補正
する第２の制御回路とからなる周波数補正装置。1. A pulse generation circuit whose output frequency changes due to the influence of ambient temperature, a memory circuit that stores in advance each data corresponding to the frequency difference between each of the above output frequencies and the target frequency at multiple temperatures, and an uncorrected state. A first control circuit that generates an output from the pulse generation circuit, a frequency divider circuit that lowers the output frequency of the first control circuit, and a memory circuit that detects the ambient temperature and stores data corresponding to the temperature. a second control circuit that corrects the output frequency of the first control circuit in cooperation with the selected data and the output of the frequency dividing circuit.