JPS59174733U - pulse generator - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例を示すブロック図、第２図は
本考案に係るパルス発生器の動作を示す波形図である。 １・・・発振回路、４・・・分周回路（基準用分周回路
）、５・・・分周回路（遅延用分周回路）、６・・・カ
ウンタ回路、９・・・ゲート制御回路、Ｓｌ・・・出力
信号、Ｓ２．Ｓ３・・・パルス信号、Ｓ５・・・パルス
信号。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a waveform diagram showing the operation of the pulse generator according to the present invention. 1... Oscillator circuit, 4... Frequency divider circuit (reference frequency divider circuit), 5... Frequency divider circuit (delay frequency divider circuit), 6... Counter circuit, 9... Gate control Circuit, Sl...output signal, S2. S3...Pulse signal, S5...Pulse signal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 一定周波数の信号を発生させる発振回路と、この発振回
路の出力信号を分周してパルス信号を出力する基準用分
周回路と、上記発振回路の出力信号を分周してパルス信
号を出力する遅延用分周回路と、上記発振回路の出力信
号を計数するカウンタ回路と、上記発振回路の出力信号
が設定値に達した時出力される上記カウンタ回路のパル
ス信号により上記遅延用分周回路を作動させるゲート制
御回路とから成ることを特徴とするパルス発生器。An oscillation circuit that generates a signal at a constant frequency, a reference frequency divider circuit that divides the output signal of this oscillation circuit and outputs a pulse signal, and divides the output signal of the oscillation circuit and outputs a pulse signal. A delay frequency divider circuit, a counter circuit that counts the output signal of the oscillation circuit, and a pulse signal of the counter circuit that is output when the output signal of the oscillation circuit reaches a set value controls the delay frequency divider circuit. and a gate control circuit for activating the pulse generator.