JPS59173819A - Input device - Google Patents
Input deviceInfo
- Publication number
- JPS59173819A JPS59173819A JP58047073A JP4707383A JPS59173819A JP S59173819 A JPS59173819 A JP S59173819A JP 58047073 A JP58047073 A JP 58047073A JP 4707383 A JP4707383 A JP 4707383A JP S59173819 A JPS59173819 A JP S59173819A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- input
- time
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は入力装置に係り、特に入力手段と処理手段との
間を最小数の配線で結合して相互のデータ送受を行なう
入力装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an input device, and more particularly to an input device in which an input means and a processing means are coupled with a minimum number of wires to mutually transmit and receive data.
第１図は、上記入力装置にかかる一般的な構成を示した
ものである。FIG. 1 shows a general configuration of the input device.
、ｌは本体を示し、該本体１の中には状態表示をメディ
ア（図示せず）を駆動するフレキシブルディスク装置４
が格納されている。また、本体１の前部には入力手段３
が配置されオペレータによる文字等のデータ入力を可能
とする。, l indicates a main body, and inside the main body 1 there is a flexible disk device 4 for driving a status display and a medium (not shown).
is stored. In addition, an input means 3 is provided at the front of the main body 1.
is arranged to enable the operator to input data such as characters.
第２図は布線系よシみた構成であシ、処理手段である主
制飢回路５と各々装置間はケーブル６゜７．８で接続さ
れていることを示す。FIG. 2 shows the configuration from the perspective of the wiring system, and shows that the main control circuit 5, which is the processing means, and each device are connected by cables 6°7.8.
第２図の主制（財）回路５について第３図を用い説明す
る。The main system (goods) circuit 5 shown in FIG. 2 will be explained using FIG. 3.
１０はプログラム蓄積型計算ユニット（以下ＣＰＵとい
う）で、１１は不揮発性メモリーからなり、電源投入時
に実行するプログラムを有するブー１４０Ｍ、１２は文
書編集装置としての機能を実行するプログラムを格納す
るためのプログラムメモリー、１４はドツトマトリクス
で漢字を表わすドツトデータを漢字コードの索引として
記憶するキャラクタ−ジェネレータ、１５はＣＰＵｌ０
の指令に従って、キャラクタ−ジェネレータ１４よシド
ットデータを読み出し、ＣＲＴ２を動作させる信号を発
生するコントローラである。１３は一時記憶部に係るフ
レキシブルディスク装置４を制御する７レキシプルデイ
スク制御回路（ＦＤＣ）である。回路相互はパスライン
２０で結合されている。10 is a program storage type calculation unit (hereinafter referred to as CPU), 11 is a non-volatile memory and has a program executed when the power is turned on, and 12 is a boot 140M for storing a program that executes the function of a document editing device. Program memory; 14 is a character generator that stores dot data representing kanji characters in a dot matrix as an index of kanji codes; 15 is a CPU 10;
This is a controller that reads out the dot data from the character generator 14 and generates a signal to operate the CRT 2 according to the commands of the character generator 14. Reference numeral 13 denotes a flexible disk control circuit (FDC) which controls the flexible disk device 4 related to the temporary storage section. The circuits are connected to each other by a pass line 20.
上記の構成において、いま電源が投入されると、ＣＰＵ
ｌ０はイニシャルプログラムローダであるプートＲ，０
Ｍ１１に記憶されたプログラムを実行する。In the above configuration, when the power is turned on now, the CPU
l0 is the initial program loader puto R,0
Execute the program stored in M11.
一般に、かかるプログラムでは、７レキシプルデイスク
装置４にセットされたフレキシブルディスク（図示せず
）に記憶されているデータを、プログラムメモリー１２
に転送するものでおる。Generally, in such a program, data stored on a flexible disk (not shown) set in the 7-flexible disk device 4 is transferred to the program memory 12.
This will be transferred to.
そして、この転送が終了すると、ＣＰＵ１０はプログラ
ムメモリー１２に記憶されている文書編集装置としての
プログラムの先頭番地に制御を分岐する。その結果、入
力手段３上での操作キー人力に従いキー人力Ｃ，Ｅ １
６、ＣＰＵｌ０を介し、ＣＰＴＺ上への文字の表示、文
書編集等の処理が可能となる。When this transfer is completed, the CPU 10 branches control to the starting address of the program as a document editing device stored in the program memory 12. As a result, according to the manual operation of the keys on the input means 3, the manual input of the keys C and E 1
6. Processing such as displaying characters on CPTZ and editing documents is possible via CPU10.
かかる入力装置３と、処理手段である主制御回路５との
接続について考えてみる。Let us consider the connection between such an input device 3 and the main control circuit 5, which is a processing means.
外観上の問題によυカールコードが一般に開用されつつ
ある。ただし、カール性（コードの戻り力）の条件よシ
芯線数に制約があるため、複数の信号を送受するには同
一信号線を共用化することが考えられる。Due to problems in appearance, υ curl cords are becoming more commonly used. However, since there are restrictions on the curlability (returning force of the cord) and the number of core wires, it is conceivable to share the same signal wire to transmit and receive multiple signals.
この場合、データの衝突を防ぐため、相互に送信と受信
をシーケンシャルに確認しあいながら繰り返すハンドシ
ェイク方法が提案されうる。In this case, in order to prevent data collisions, a handshake method may be proposed in which transmission and reception are repeated while sequentially confirming each other.
但し、該ハンドシェイク方法を採用した場合でも、次の
ような場合には、データ同志の衝突が発生し回復不可能
な状態（見かけ上システムダウン）に陥いる。However, even if this handshake method is adopted, data collisions occur in the following cases, resulting in an unrecoverable state (apparent system down).
今、処理手段５からデータを送信し、入力手段３で受信
する状態にあるものと仮定する。It is now assumed that data is being transmitted from the processing means 5 and is being received by the input means 3.
信号ライン６上にノイズが重畳し、入力手段３側で該ノ
イズをデータが送信されてくる初めのパルスと判断した
とする。しかして入力手段３側では、以降のデータとし
てハイレベルが続き、当然ストップデータ、パリティデ
ータが付加されないために、フレームエラーと判断し、
再送信要求を処理手段５側へ送信する。Assume that noise is superimposed on the signal line 6, and the input means 3 side determines that the noise is the first pulse of data being transmitted. However, on the input means 3 side, the subsequent data continues to be at a high level, and since stop data and parity data are not added, it is determined that it is a frame error.
A retransmission request is sent to the processing means 5 side.
もし、このタイミングで処理手段５側からデータの送信
があると、信号線上でデータの衝突が発生する。If data is transmitted from the processing means 5 side at this timing, a data collision will occur on the signal line.
この状態では処理手段５側、入力手段３は共にデータ送
信済となり、相手側からのデータ待状態となってデータ
の送受信が停止してしまう。In this state, both the processing means 5 side and the input means 3 have already sent data, and are in a state of waiting for data from the other side, stopping the transmission and reception of data.
同様な状態は、特に、ノイズに起因することが多い。Similar conditions are often caused by noise, among other things.
まだ、オペレータが入力手段３のコネクタを外したまま
処理手段５の電源を投入し、その後に入力手段３のコネ
クタを接続した場合でも同様な状態となシえる。Even if the operator turns on the power to the processing means 5 with the connector of the input means 3 disconnected, and then connects the connector of the input means 3, a similar situation can be achieved.
これらのことを考えると、ノイズ、取扱い等の要因でデ
ータの衝突が発生し、これがシステムダウン（入力がで
きない）に波及することになり、好ましくない。Considering these points, data collisions may occur due to factors such as noise and handling, which may lead to system failure (input cannot be performed), which is not desirable.
特に、部品破損等の要因で発生するのではなく、電源を
再投入すると正常に動作する、いわゆるー過性の不良で
あるために、逆にいつ再発するのか不安をオペレータに
与える結果になってしまう。In particular, this is a so-called transient failure that does not occur due to factors such as component damage, but returns to normal operation when the power is turned on again, and on the contrary, it causes operators to worry about when it will occur again. Put it away.
本発明の目的は、処理手段と入力手段相互間のデータ送
受に同一信号線を使用した入力装置において、データの
衝突が発生した時でも、正常に復帰し得る良好な入力装
置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an input device that uses the same signal line for data transmission and reception between a processing means and an input means, and is capable of returning to normal operation even when a data collision occurs. be.
この目的を達成するため、本発明は、入力手段および処
理手段のいずれか一方の手段の内部に、送信データと信
号用配線上のデータをチェックする回路と、データを送
信後に他方の手段からデータが送信されてくるまでの時
間管理を行なう手段と、前記チェック回路が送信データ
と信号用配線上のデータの不一致を検出したときは一定
時間経過後に前記送信データと同一のものを再送信する
手段と、前記時間管理手段が一方の手段からデータ送信
後の一定時間内に他方の手段からデータが送信されない
ことを検出したときは特定のデータを再送信する手段と
を設けることによシ、入力手段と処理手段が共に受信状
態で停止したｉまになることがないようにしたことを特
徴とする。In order to achieve this object, the present invention includes a circuit for checking transmission data and data on signal wiring inside one of the input means and the processing means, and a circuit for checking transmission data and data on the signal wiring after transmitting the data. and means for retransmitting the same data after a certain period of time when the check circuit detects a mismatch between the transmitted data and the data on the signal wiring. and means for retransmitting specific data when the time management means detects that data is not transmitted from the other means within a certain period of time after data transmission from one means. The present invention is characterized in that both the means and the processing means are prevented from being stopped in a receiving state.
すなわち、同一信号線を使って、データ送受を行なう場
合、
データの衝突が発生したときに、送信側からみると、デ
ータが部分的に反転（送信したレベルがハイでも、信号
線上でのレベルがロウになる）することに着目し、送信
と同時に信号線上のレベルをとシこみ、該とシこみレベ
ルをチェックすることでデータ衝突を検出し、衝突があ
ったときは一定時間後にデータを再送信することで、正
常な状態に復帰できるようになし、さらに、
データ送受を行なう場合、送信側よりみると、次は相手
側よ如送出されてくるデータを受信することになるため
、送信７−ら受信までの時間を限定できることに着目し
、送信後の一定時間以内に、受信データがない場合はデ
ータ送出不良（データ衝突有）とみなし、特定データを
再送信することで、正常な状態に復帰できるようにする
ことにある。In other words, when sending and receiving data using the same signal line, when a data collision occurs, from the perspective of the sending side, the data is partially reversed (even if the transmitted level is high, the level on the signal line is Data collisions are detected by checking the level on the signal line at the same time as transmission and checking the input level, and if a collision occurs, the data is replayed after a certain period of time. By transmitting, the normal state can be restored.Furthermore, when transmitting and receiving data, from the perspective of the transmitting side, the other party will receive the data that is sent next. - Focusing on the fact that the time until reception can be limited, if there is no received data within a certain time after transmission, it is considered as a data transmission failure (data collision), and by retransmitting the specific data, the normal state can be restored. The goal is to make it possible to return to the
但し、前記送信データをチェックする手段および前記時
間をチェックする手段は、入力手段、処理手段のいずれ
か一方に具備するものとする。However, the means for checking the transmission data and the means for checking the time are provided in either the input means or the processing means.
これは、データ送出不良（データの衝突）が発生したと
きけ相方共に送信状態にあシ、次は受信待状態になって
いることによる。この状態下では一方より送信を開始す
れば、見かけ上、システムは正常に復帰できることにな
る。This is because when a data transmission failure (data collision) occurs, both devices are in a transmitting state, and then are in a receiving state. Under this condition, if transmission is started from one side, the system will seemingly return to normal.
次に実施例について説明する。 Next, an example will be described.
＋１４図は回路図を示すものであシ、処理手段５・にお
けるキーボードＣＥ１６は処理ＩＣ（例えば、インテル
社製８２５１Ａｌ ３０、バッファ素子３１゜５３、ワ
ンショット回路５８、Ｄタイプフリップ７ｏツブ回路５
９で構成される。該キーボードＣＥ１６とケーブル６に
よシ接続される入力手段３は演算用ＬＳＩ３３、バッフ
ァ素子３４，３５゜４０．２人力ＮＡＮＤ素子４３、Ｎ
ＯＴ素子３９、セレクタ回路３６、デコーダ回路３７、
スイッチマトリクス３８、発光ダイオード４１、発振回
路４２、ブザー４４からなる。Figure +14 shows a circuit diagram, and the keyboard CE16 in the processing means 5 is a processing IC (for example, Intel 8251Al 30, buffer element 31°53, one-shot circuit 58, D type flip 7o tube circuit 5).
Consists of 9. The input means 3 connected to the keyboard CE16 by the cable 6 includes a calculation LSI 33, a buffer element 34, 35°40.2 and a human-powered NAND element 43, N.
OT element 39, selector circuit 36, decoder circuit 37,
It consists of a switch matrix 38, a light emitting diode 41, an oscillation circuit 42, and a buzzer 44.
ＣＰＵｌ０からパスライン２０を介してデータが処理Ｉ
Ｃ３０に与えられると、ＴＸ２端子よシ該データが出力
されバッファ素子３１を介して信号線３２上に送出され
る。同時にフンショット回路５８がトリガされ、所定の
計時を開始する。さらに、前記送出されたデータはバッ
ファ素子５３を介して処理ＩＣ３０にとりこまれて該処
理ＩＣ３０内のレジスタ５４に収納される。Data is processed from CPU10 via path line 20.
When applied to C30, the data is output from the TX2 terminal and sent onto the signal line 32 via the buffer element 31. At the same time, the trigger shot circuit 58 is triggered and starts measuring a predetermined time. Further, the sent data is taken into the processing IC 30 via the buffer element 53 and stored in the register 54 within the processing IC 30.
以降上記処理と並行し、送出されたデータはケーブル６
をとおり入力手段３の中にあるバッファ素子３５を介し
て演算用ＬＳＩ３３へ入力される。Thereafter, in parallel with the above processing, the sent data is sent to cable 6.
is inputted to the calculation LSI 33 via the buffer element 35 in the input means 3.
１データ送出後にキーボードＣＥ１６内では処理ＩＣ３
０のレジスタ５４の内容をチェックする。After sending 1 data, processing IC3 is executed in keyboard CE16.
Check the contents of register 54 of 0.
もし、送出したデータと不一致であれば、信号線３２上
でデータの衝突等の異常状態が発生しているとみなせる
。該検知の処理については後述する。If the data does not match the transmitted data, it can be assumed that an abnormal state such as a data collision has occurred on the signal line 32. The detection process will be described later.
前記の送出されたデータは演算用ＬＳＩ３３で判別され
、ＮＯＴ素子３９を介して発光ダイオード４１を点灯す
るか、あるいはバッファ素子４０を介して２人力ＮＡＮ
Ｄ素子４８の入力端子をハイレベルならしめ、他の入力
端に発振回路４２の出力が接続されていることより、該
発振回路４２の出力に同期してブザー４４を鳴動させる
。The above-mentioned sent data is discriminated by the calculation LSI 33, and the light emitting diode 41 is turned on via the NOT element 39, or the data is sent to a two-man NAN via the buffer element 40.
Since the input terminal of the D element 48 is set to a high level and the output of the oscillation circuit 42 is connected to the other input terminal, the buzzer 44 is sounded in synchronization with the output of the oscillation circuit 42.
次に目的とするスイッチオン個所の抽出として、演算用
ＬＳＩ３３けデコーダ回路３７とセレクタ回路３６のア
ドレス信号線５１．５０ヘアドレス信号を出力し、スィ
ッチマトリクス３″８全体をスキャニング操作する。核
処理中、セレクタ回路３６の出力信号がハイレベルの時
はスイッチがオンしていることを表わし、該スイッチ位
置はアドレス信号線５１．５０のアドレスとなる。Next, to extract the target switch-on point, address signals are output to the address signal lines 51 and 50 of the calculation LSI 33 decoder circuit 37 and the selector circuit 36, and the entire switch matrix 3''8 is scanned.Nucle processing When the output signal of the selector circuit 36 is at a high level, it indicates that the switch is on, and the switch position becomes the address of the address signal line 51.50.
該処理を継続してスイッチマトリクス内のスイッチオン
アドレスを抽出し、演算用ＬＳＩ３３のＴｘｌ 端子よ
りデータを出力し、バッファ素子３４を介し、信号線３
２上に送出される。該データは、しかしてケーブル６を
とおムキーボードＣＥ１６の中にあるバッファ素子５３
を介して処理ＩＣ３０へ入力される。Continuing this process, the switch-on address in the switch matrix is extracted, data is output from the Txl terminal of the calculation LSI 33, and is sent to the signal line 3 via the buffer element 34.
2 is sent on. The data is then passed through the cable 6 to the buffer element 53 in the keyboard CE16.
It is input to the processing IC 30 via.
処理ＩＣ３０でデータ送出後受信するまで特定の時間を
要する。そこで前記ワンショット回路５８がタイマーア
ップするまえでちれば正常、タイマーアップしてもデー
タないときは異常と判断する。この異常とは相互のデー
タが衝突した嚇合とみなす。詳細は後述する。It takes a certain amount of time for the processing IC 30 to receive the data after sending it. Therefore, if the one-shot circuit 58 is off before the timer is up, it is determined to be normal, and if there is no data even after the timer is up, it is determined to be abnormal. This abnormality is considered to be a collision of mutual data. Details will be described later.
該処理結果、入力されたデータはＣＰＵｌ０によりパス
ライン２０を介して判別される。回路中、バッファ素子
３１．３４はオープンコレクタタイプのものである。As a result of the processing, the input data is determined by the CPU 10 via the pass line 20. In the circuit, the buffer elements 31, 34 are of the open collector type.
第５図は入力手段側起動のときのタイミングフォーマッ
トを示す。５５はスイッチマトリクスのスキャニングを
示し、次の５６は入力手段からキーボードＣＥへのデー
タ転送、次の５７はキーボードＣＥから入力手段側への
データ転送を示す。FIG. 5 shows the timing format when the input means side is activated. 55 indicates scanning of the switch matrix, the next 56 indicates data transfer from the input means to the keyboard CE, and the next 57 indicates data transfer from the keyboard CE to the input means side.
このように一連の動作が特定のパターンで繰シ返すよう
にしている。In this way, a series of operations is repeated in a specific pattern.
第６図は前記データ転送時のシリアル転送フォーマット
を示す。スタートビット、ストップビットで挾持された
８ビツトからなるデータである。FIG. 6 shows the serial transfer format during the data transfer. This data consists of 8 bits sandwiched between a start bit and a stop bit.
このようなフォーマットは、ＮＲＺ（ノンリター゛ンゼ
ロ）方式と呼ばれ、スタートビットの立下クタイミング
をとらえ、その後、図に示すように、データの中央をね
らいながらサンプリングしてデータを読みとるものであ
る。This type of format is called the NRZ (non-return zero) method, and it captures the falling edge timing of the start bit and then reads the data by sampling while aiming at the center of the data, as shown in the figure. .
この図でわかるように、データの衝突が発生した場合、
送出したデータがハイレベルでも、相手の送出レベルが
ロウレベルであれば信号線３２上でのレベルはロウレベ
ルとなってしまう。As you can see in this figure, when a data collision occurs,
Even if the sent data is high level, if the sending level of the other party is low level, the level on the signal line 32 will be low level.
第７図はキーボードＣＥから入力手段へ送出されるデー
タ例を示したものである。FIG. 7 shows an example of data sent from the keyboard CE to the input means.
Ｄ８：再送信要求
前に送出されたデータが判別不可のため再度送出する依
頼を出す。ノイズ等によりデータが影響をうけることを
考慮している。D8: Since the data sent before the retransmission request cannot be determined, a request is made to send it again. This takes into consideration the fact that the data may be affected by noise, etc.
Ｄ７：イニシャル処理 フラグ等の初期化を行なう。D7: Initial processing Initialize flags, etc.
Ｄ６：スキャニング停止 この指示によりキーボードＣＥが起動側となる。D6: Stop scanning This instruction causes the keyboard CE to become the activation side.
この指示により入力手段が起動１１１１となる。This instruction activates the input means 1111.
Ｄ４ ： ＬＥＤをオン／オフ
Ｄ３：ブザーをオン／オｙ
次に、第８図、第９図を用いて具体的な処理フローチャ
ートについて説明する。D4: Turn on/off the LED D3: Turn on/off the buzzer Next, a specific processing flowchart will be described using FIGS. 8 and 9.
電源投入後、キーボードＣＥと入力手段内部にて、カウ
ンタ類を初期化するイニシャル処理７０゜７１を行なう
。After the power is turned on, initial processing 70° and 71 is performed to initialize counters inside the keyboard CE and the input means.
該処理後、キーボードＣＥ側起動とな勺、入力手段はＷ
ＡＩＴ状態となる。After this processing, the keyboard CE side is activated, and the input means is W.
It becomes AIT state.
次に、キーボードＣＥ側よりコード要求を送出する処理
７２を行なう。これは入力手段の種類を判別するために
指示するものである。Next, a process 72 is performed in which a code request is sent from the keyboard CE side. This is an instruction for determining the type of input means.
核送出と同時に次の処理を実施する。前記送出に応動し
て送出データチェック処理７３を行なう。The following processing will be carried out simultaneously with nuclear delivery. In response to the transmission, a transmission data check process 73 is performed.
該結果、ＮＧ（不一致）の場合はデータの衝突が発生し
ていると判断し、タイマー処理７４を実行して一定時間
後にコード要求を送出する処理７２を行なう。データの
衝突があるということは入力つているはずであり、再デ
ータ送出によって正常に復帰できる。If the result is NG (non-coincidence), it is determined that a data collision has occurred, a timer process 74 is executed, and a process 72 is performed in which a code request is sent after a certain period of time. If there is a data conflict, there must be an input, and normality can be restored by sending the data again.
送出データチェック処理７３の結果、０Ｋ（一致）の場
合は次のステップに進む。If the result of the sending data check process 73 is 0K (match), the process proceeds to the next step.
ここで、前記コード要求処理７２の実行によシ前記ワン
ショット回路５８がトリガされ、計時を開始する。同時
に制御信号線４６をハイレベルとする。該処理の内容に
ついては後述する。Here, the one-shot circuit 58 is triggered by the execution of the code request processing 72 and starts measuring time. At the same time, the control signal line 46 is set to high level. The details of this processing will be described later.
前記コード要求処理７２実行により送出されたデータは
、入力手段側で受信データ判別処理７５にて判別される
。The data sent by executing the code request process 72 is determined by a received data determination process 75 on the input means side.
次に、判別処理完了チェック処理７６をへて入力手段の
種類コードを送出するコード送出処理７７を行なう。Next, after passing through the determination process completion check process 76, a code sending process 77 is performed to send out the type code of the input means.
送出したデータはキーボードＣＥ側で次のように処理さ
れる。前記コード要求処理７２を実行した時、該データ
送出タイミングでワンショット回路５８をトリガしてお
り、該フンショット回路５８がタイムオーバーするとＤ
タイプフリップフロップ５９をセットする。つまり信号
線４５はハイレベルとなる。しかして、処理７８で信号
線４５がハイレベルかどうかチェックし、再送信されて
くる時間間隔をチェックする。もし、信号線４５がハイ
レベルの時は所定時間内に、返信データがない状態であ
り、異常状態と判断する。この異常状態とは、相互に誤
ったタイミングで信号線３２にデータを送出したことに
よって、データの衝突が発生したことを示す。なぜなら
ば、データの衝突があるということは両手段ではデータ
送出が完了して受信データ待となっているからである。The sent data is processed on the keyboard CE side as follows. When the code request processing 72 is executed, the one-shot circuit 58 is triggered at the data sending timing, and when the time-out of the one-shot circuit 58 is over, the D
Set the type flip-flop 59. In other words, the signal line 45 becomes high level. Then, in process 78, it is checked whether the signal line 45 is at a high level, and the time interval between retransmissions is checked. If the signal line 45 is at a high level, it means that there is no reply data within a predetermined period of time, and it is determined that there is an abnormal state. This abnormal state indicates that a data collision has occurred due to data being sent to the signal line 32 at mutually wrong timing. This is because, if there is a data collision, both means have completed sending data and are waiting for data to be received.
該状態が検知された場合には新たにキーボードＣＥ側か
らデータを送出すれば、正常に復帰できることになる。When this state is detected, normality can be restored by sending new data from the keyboard CE side.
該処理を行なうのが処理７８であわ、信号線４５がハイ
レベルの時は処理７２にジャンプする。このとき制御信
号線４６を一瞬ロウレベルとしてＤタイプフリップフロ
ップ５９をリセットする。This process is performed in process 78, and when the signal line 45 is at a high level, the process jumps to process 72. At this time, the control signal line 46 is momentarily set to a low level to reset the D type flip-flop 59.
信号線４５がロウレベルの時は次に受信データ有無チェ
ック処理７９を行ない、送出データを待つようにする。When the signal line 45 is at a low level, a reception data presence/absence check process 79 is then performed to wait for transmission data.
しかして、送出データが検知された場合は制御信号線４
６をロウレベルとして次の受信データ判別処理８０を行
なう。該判別処理が完了したことを判別完了チェック処
理８１で確認して制御データ送出処理８２を行なう。該
送出と同時に前記同様次の処理を行なう。前記送出に応
動して送出データチェック処理８３を行ない、ＮＧの場
合にはタイマー処理８４を実行し、一定時間後に再び制
御データの送出を行なうようにする。ここで、前記制御
データ送出処理８２実行にょシ、前記ワンショット回路
５８がトリガされて計時を開始し、同時に制御信号線４
６をハイレベルとする。However, if the sending data is detected, the control signal line 4
6 is set to low level, and the next received data discrimination process 80 is performed. A determination completion check process 81 confirms that the determination process is completed, and a control data sending process 82 is performed. At the same time as the sending, the following processing is performed as described above. In response to the transmission, a transmission data check process 83 is performed, and in the case of NG, a timer process 84 is executed, and the control data is transmitted again after a certain period of time. Here, when the control data sending process 82 is executed, the one-shot circuit 58 is triggered and starts measuring time, and at the same time, the control signal line 4
6 is considered a high level.
次は、処理７８．７９にて返信されてくるデータ待とな
る。Next, in steps 78 and 79, the process waits for data to be returned.
前記制御データ送出処理８２にょυ送出されたデータは
、入力手段側で受信データ判別処理８５、判別処理完了
チェック処理８６をへて、送出されたデータに基づく制
御データ処理８７を行なう。The data sent to the control data sending process 82 passes through a received data discrimination process 85 and a discrimination process completion check process 86 on the input means side, and then undergoes control data processing 87 based on the sent data.
次に、スキャニング処理８８を行なう。該スキャニング
処理とは、第４図に示したスイッチマトリクス３８内の
オンしているスイッチを抽出することにある。該スキャ
ニングの結果、送出すべきデータがあるかどうかの送出
データチェック処理８９を行なう。Next, scanning processing 88 is performed. The scanning process consists in extracting the ON switches in the switch matrix 38 shown in FIG. As a result of the scanning, a transmission data check process 89 is performed to determine whether there is data to be transmitted.
もし、送出すべきデータがある場合は、データ送出処理
９０を行ない信号線３２上へデータを送出する。送出後
はキーボードＣＥ側から送出されてくるデータ待となシ
、処、４８５．８６にジャンプする。If there is data to be sent, a data sending process 90 is performed to send the data onto the signal line 32. After sending, it jumps to 485.86, waiting for data sent from the keyboard CE side.
前記送出データチェック処理８９の結果、送出すべきデ
ータがない場合は、スイッチオンが抽出されないスキャ
ニング回数を計数するＮＣカウンタを歩進する処理９１
を実行する。このＮＣカウンタは、入力手段からキーボ
ードＣＥへデータが送出されるとクリアされる。計数値
が特定値（１０回）に達したか否かのチェック処理９２
を行い、達していない場合は、スキャニング動作処理７
７へ戻シ、同様な処理をくりかえす。計数値が特定値に
達した場合は、次のダミーデータセット処理９３を行な
う。この一連の動作は、該処理フローチャートが入力手
段側起動であるだめ、スイッチオンアドレスが抽出され
ない場合はキーボードＣＥ側へデータの送出がされず、
従ってキーボードでＣＥ側からも入力手段側へ制御デー
タを送出できないことを防止することにある。つまシ、
データの送受はハンドシェイク方式であるため、キーボ
ードＣＥ側からブザーを鳴動したくても、入力手段側か
らの起動つまり、スイッチオンアドレスが抽出されてデ
ータ送出かないかぎりキーボードＣＥ側からデータ送出
はできない。そこで、一定時間（スキャニング動作回数
１０回、約１００ｍ５ｅｃ ）ごとにキーボードＣＥ側
へ、ダミーデータを送出するようにした。これにより、
キーボードＣＥ側で制御データがある場合（例えばブザ
ーオン）は、これを入力手段側へ送出可能となる。If the result of the sending data check process 89 is that there is no data to be sent, a process 91 of incrementing an NC counter that counts the number of times of scanning in which no switch-on is detected.
Execute. This NC counter is cleared when data is sent from the input means to the keyboard CE. Checking process 92 whether the count value has reached a specific value (10 times)
If the target is not reached, scan operation processing 7 is performed.
Return to step 7 and repeat the same process. When the count value reaches a specific value, the next dummy data set process 93 is performed. This series of operations is because the processing flowchart is activated on the input means side, so if the switch-on address is not extracted, no data is sent to the keyboard CE side.
Therefore, the objective is to prevent the keyboard from being unable to send control data from the CE side to the input means side. Tsumashi,
Data is sent and received using a handshake method, so even if you want to sound the buzzer from the keyboard CE side, data cannot be sent from the keyboard CE side unless it is activated from the input means side, that is, the switch-on address is extracted and the data is sent. . Therefore, dummy data was sent to the keyboard CE at regular intervals (10 scanning operations, approximately 100 m5ec). This results in
If there is control data on the keyboard CE side (for example, buzzer on), it can be sent to the input means side.
本実施例によれば、ノイズなどの要因で相互の送出デー
タが衝突した場合、あるいは接続コネクタの着脱によっ
てハンドシェイクがくずれた場合でも正常に復帰しえる
ようにできるため、製品機能面における信頼性は極めて
向上する。According to this embodiment, even if the transmitted data collides with each other due to factors such as noise, or if the handshake is broken due to the connection and disconnection of the connector, it can be restored to normal, thereby increasing the reliability in terms of product functionality. is greatly improved.
次に他の実施列について第１０図、第１１図を用い説明
する。Next, other implementation columns will be explained using FIGS. 10 and 11.
本実施例は入力手段側でハンドシェイクがくずれ、キー
ボードＣＥ側からの送出データの受信が不可能になるこ
とに対応するものである。This embodiment deals with the case where the handshake breaks down on the input means side and it becomes impossible to receive data sent from the keyboard CE side.
キーボードＣＥ内部に電源供給手段９４を備え、制御信
号線４７によシ入力手段側への電圧Ｖをコントロールす
るように構成したものである。この制御信号線４７は常
時ロウレベルでアシ、このとき電源供給手段９４は入力
手段へ電源電圧Ｖを供給する。A power supply means 94 is provided inside the keyboard CE, and the voltage V applied to the input means side is controlled by the control signal line 47. This control signal line 47 is always at a low level, and at this time, the power supply means 94 supplies the power supply voltage V to the input means.
第１１図に示す処理の中で、所定時間内に入力手段から
の返信データがないことを処理７８で確認した場合は前
記制御信号線４７を所定時間だけハイレベルとし、入力
手段への電源供給を電源供給手段９４によシ一時的に止
める。その後、制御信号線４７を再びロウレベルとなす
リセット処理９５を実施する。該処理結果、入力手段側
は再び処理７１から実行し始める。In the process shown in FIG. 11, if it is confirmed in process 78 that there is no return data from the input means within a predetermined time, the control signal line 47 is set to a high level for a predetermined time, and power is supplied to the input means. is temporarily stopped by the power supply means 94. Thereafter, a reset process 95 is performed in which the control signal line 47 is set to low level again. As a result of this process, the input means side starts executing from process 71 again.
しかして、リセット処理９５によシ制御信号線４７を再
びロウレベルとなした後、所定時間経過後に処理７２吹
実施する。該処理によって正常に動作復帰できる。After the control signal line 47 is brought to the low level again by reset processing 95, processing 72 is executed after a predetermined period of time has elapsed. This process allows normal operation to be restored.
この実施例の信号処理は、第１１図と第９図によシ実行
される。The signal processing of this embodiment is carried out as shown in FIGS. 11 and 9.
この実施例によれば、前記実施例と同様の効果を得るこ
とができる。According to this embodiment, the same effects as in the previous embodiment can be obtained.
以上のように本発明によれば、ノイズなどの要因で相互
のデータが衝突した場合、あるいは接続コネクタの着脱
によってハンドシェイクがくずれだ場合でも、正常に復
帰しえるようにできるため、製品機能面における信頼性
は極めて向上する。As described above, according to the present invention, even if data collides with each other due to factors such as noise, or if handshake breaks down due to connection/disconnection of a connector, it is possible to restore normality, which improves product functionality. The reliability will be greatly improved.
第１図は入力装置の一般的な構成を示しｆｃ斜視図、第
２図は布線系よシみた構成ブロック図、第３図は主ＩＩ
ＪＸＩ回路のブロック図、第４図は本発明の一実施例で
ある回路図、第５図は入力手段側起動のタイミングフォ
ーマット図、第６図はシリアル転送フォーマット図、第
７図はキーボードｃＥから入力手段へ送出されるデータ
例説明図、第８図および第９図は一実施例を示す処理フ
ローチャート、第１０図は他の実施例を示す回路図、第
１１図は他の実施例を示す処理フローチャートである。
３・・・入力手段、６・・・ケーブル、１０・・・ＣＰ
Ｕ。Figure 1 is a fc perspective view showing the general configuration of the input device, Figure 2 is a block diagram of the configuration from the perspective of the wiring system, and Figure 3 is the main II
A block diagram of the JXI circuit, Fig. 4 is a circuit diagram of an embodiment of the present invention, Fig. 5 is a timing format diagram of activation on the input means side, Fig. 6 is a serial transfer format diagram, and Fig. 7 is a diagram from the keyboard cE. An explanatory diagram of an example of data sent to the input means, FIGS. 8 and 9 are processing flowcharts showing one embodiment, FIG. 10 is a circuit diagram showing another embodiment, and FIG. 11 shows another embodiment. It is a processing flowchart. 3...Input means, 6...Cable, 10...CP
U.
Claims (1)
信号を処理する処理手段とを備え、該両手段相互間を配
線で結合し、該配線のうち、少なくとも１本を信号用と
して使用し、該信号用配線に相互に信号を送出又は受信
するように構成したものにおいて、前記入力手段及び処
理手段のいずれか一方の手段の内部に、送信データと信
号用配線上のデータをチェックする手段と、データを送
信した後に他方の手段からのデータが送信されてくるま
での時間管理を行なう手段と、前記チェック手段が送信
データと信号用配線上のデータの不一致を検出したとき
け一定時間経過後に前記送信データと同一のものを再送
信する手段と、前記時間管理手段が、一方９手段からデ
ータ送信後の一定時間内に他方の手段からデータが送信
されないことを検出したときは特定のデータを再送信す
る手２、特許請求の範囲第１項において、前記送信デー
タチェック手段と前記時間管理手段は処理手段側に設け
られ、該処理手段は前記入力手段への電源供給を制呻す
る電源供給手段を備え、前記送信データチェック手段に
よシ送信データネ一致が確認されたとき、あるいけ前記
時間管理手段により入力手段からのデータが一定時間以
上送信されないことを検出したときに、前記電源供給手
段によシミ源を瞬断し動作を回復させるようにしたこと
を特徴とする入力装置。1.Equipped with an input means having a plurality of contacts and a processing means for processing signals from the input means, the two means are connected to each other by wiring, and at least one of the wiring is used for signals. In the device configured to mutually send or receive signals through the signal wiring, one of the input means and the processing means checks the transmitted data and the data on the signal wiring. means for managing the time from when data is transmitted until data is transmitted from the other means; and when the checking means detects a mismatch between the transmitted data and the data on the signal wiring, a certain period of time is determined. When the means for retransmitting the same data as the transmitted data after the elapse of time and the time management means detect that data is not transmitted from the other means within a certain period of time after data transmission from one means, a specific A second method for retransmitting data, in claim 1, the transmission data checking means and the time management means are provided on a processing means side, and the processing means controls power supply to the input means. A power supply means is provided, and when the transmission data check means confirms that the transmission data match, or when the time management means detects that data from the input means is not transmitted for a predetermined period of time or more, the power supply An input device characterized in that the supply means momentarily cuts off a stain source to restore operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047073A JPS59173819A (en) | 1983-03-23 | 1983-03-23 | Input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047073A JPS59173819A (en) | 1983-03-23 | 1983-03-23 | Input device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59173819A true JPS59173819A (en) | 1984-10-02 |
| JPS6336540B2 JPS6336540B2 (en) | 1988-07-20 |
Family
ID=12764987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58047073A Granted JPS59173819A (en) | 1983-03-23 | 1983-03-23 | Input device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59173819A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134656A (en) * | 1988-11-15 | 1990-05-23 | Canon Inc | Picture recorder |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340336U (en) * | 1989-08-26 | 1991-04-18 | ||
| JP2000349782A (en) | 1999-06-08 | 2000-12-15 | Nec Corp | Device and method for transmitting and receiving infrared ray |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57146340A (en) * | 1981-03-06 | 1982-09-09 | Hitachi Ltd | Data transfer system |
-
1983
- 1983-03-23 JP JP58047073A patent/JPS59173819A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57146340A (en) * | 1981-03-06 | 1982-09-09 | Hitachi Ltd | Data transfer system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134656A (en) * | 1988-11-15 | 1990-05-23 | Canon Inc | Picture recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6336540B2 (en) | 1988-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0698240B1 (en) | Apparatus and method for automatic recognition and configuration of a peripheral device | |
| US6886116B1 (en) | Data storage system adapted to validate error detection logic used in such system | |
| US5058112A (en) | Programmable fault insertion circuit | |
| US4430702A (en) | Network access device | |
| JP2948837B2 (en) | Communication link interface initialization and synchronization method and communication link receiver | |
| JPH0252281B2 (en) | ||
| EP0939360A2 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
| JPS59173819A (en) | Input device | |
| JPH0713880A (en) | Method for transmission of information to bus | |
| US20030023843A1 (en) | Remote processor intelligent reset apparatus and method | |
| US20030154288A1 (en) | Server-client system and data transfer method used in the same system | |
| JP2000040040A (en) | Data communication device and storage medium storing program | |
| JPS5990127A (en) | Information processor | |
| JPH0535616A (en) | Data transfer system | |
| US20020023245A1 (en) | Transmission controlling apparatus, transmission controlling method, data processing unit, and data recording medium | |
| JPH0417455B2 (en) | ||
| EP0220464A2 (en) | Program loading method | |
| JPS63228856A (en) | Communication controller | |
| JP2980550B2 (en) | Communication device | |
| JPH0756842A (en) | Channel sub system | |
| US7028117B1 (en) | Structure for handling packetized SCSI protocol data overruns in a multi-data channel host adapter | |
| EP0378424A1 (en) | Link transmission priority start | |
| CN114168070A (en) | Storage device, master-slave determination method, and storage medium | |
| US7085864B1 (en) | Method and structure for handling packetized SCSI protocol data overruns in a multi-data channel host adapter | |
| KR960003096B1 (en) | Error detecting circuit |