JPS59170974A - Testing device of pattern defect - Google Patents

Abstract

PURPOSE:To execute a precise test without a useless time by testing a unit pattern simultaneously with the extraction of a macro-characteristic variable and determining a threshold to be used for the test of the succeeding unit pattern on the basis of the extracted characteristic variable. CONSTITUTION:The output of a video input device 4 is digitized by an A/D converter 9 and inputted to a density frequency detecting circuit (macro-characteristic extracting circuit) 21 and a defective area extracting circuit 16. A computer 1 sends threshold information to a line 17 on the basis of an output for the preceding unit pattern of the density frequency detecting circuit 21 and the defective area extracting circuit 16 extracts a defective area on the basis of threshold information and ideal pattern data sent from a storage circuit 12 and a read control circuit 13 and sends the extracted area to a fatal property discriminating circuit 19. The circuit 19 matches the sent data with the ideal pattern data, and when the fatal property is discriminated, the X, Y coordinates are stored in a built-in storage circuit, and after completing the test, sent to the computer 1.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、映像入力装置から入力される被検査パターン
の濃淡の情報から欠陥部全自動的に識別するパターン欠
陥検査装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a pattern defect inspection device that completely automatically identifies defective portions based on shading information of a pattern to be inspected inputted from a video input device.

〔従来技術〕[Prior art]

従来の繰り返しパターンを有したマスクや完成ウェハ等
の半導体バター／の検査は、熟練した作業者が１つづつ
目視で行なっていたが、パターンの高密度化に伴なう微
細化と生産数の増大により人間により処理するのは極め
て困難になってきている。そのため、近年、自動パター
ン欠陥検査装置の開発が試みられている。Conventionally, inspections of semiconductor butter such as masks and finished wafers with repeating patterns were carried out visually one by one by skilled workers, but with the increasing density of patterns, miniaturization and production volume have increased. Due to the increase, it has become extremely difficult for humans to handle it. Therefore, in recent years, attempts have been made to develop automatic pattern defect inspection devices.

第１図（イ）は、従来の自動パターン欠陥検査装置の例
である。第１図（ロ）は被検査物が具体的なウエハの例
で、斜線で表わしたパターン全一つづつ検査しでいくわ
けである。区内のｔＦ位パターン３゜４を検査り、でい
る状態が第１図（イ）に示されでいる。FIG. 1(a) is an example of a conventional automatic pattern defect inspection apparatus. FIG. 1(b) shows an example in which the object to be inspected is a specific wafer, and all patterns indicated by diagonal lines are inspected one by one. The tF position pattern 3°4 in the area was inspected and the resulting state is shown in FIG. 1(a).

チーフル１上の被検査物２の単位パターン３の映像は、
映像入力装置５によつ″ｃ大入力れ、固定値で２１１ｕ
化する閾処理回路からなるパターン抽出回路６によって
２値のパターン信号に変換される。The image of the unit pattern 3 of the inspected object 2 on the chifur 1 is
A large input of "c" is input to the video input device 5, and the fixed value is 211u.
The signal is converted into a binary pattern signal by a pattern extraction circuit 6 comprising a threshold processing circuit.

一方、辞書発生回路７からンま設計データに基づく標準
パターンが呪１家入力装置５と同期して発生され、比較
回路８によって各画素毎に比較される。On the other hand, a standard pattern based on the design data is generated from the dictionary generation circuit 7 in synchronization with the input device 5, and is compared for each pixel by the comparison circuit 8.

比較回路８において、もし入力映像に標準パターンと不
一致の画素があれば、それが欠陥領域ということになる
。次に、判定回路９によってその欠陥領域のザイズ全計
測し、ある程度以上大きければ致命的な欠陥であると判
定し、次の単位パターン４の検査に移ることになる。こ
のようにすれば、被検査物上のパターンの欠陥の検査を
実現することができる。In the comparator circuit 8, if there is a pixel in the input image that does not match the standard pattern, this is determined to be a defective area. Next, the determination circuit 9 measures the entire size of the defective area, and if it is larger than a certain level, it is determined that it is a fatal defect, and the next unit pattern 4 is inspected. In this way, it is possible to inspect the pattern on the object to be inspected for defects.

しか（〜ながら、このような欠陥検査装置では、パター
ン抽出のための閾値が固定してあり、被検査物上の繰り
返しパターンの名単位）；ターンの濃淡値がどれも同一
であるれとが前提となっているため、照明の時間的変動
−や個々の単位パターンの反射特性の違い等が存在する
場合には、適応が困難であるという問題があった。第２
図は、子連の問題点の思明図である。■は標準パターン
であり、１本の走査線上におけ２）バター　／の境界部
分？表わし、−Ｃいる。すなわち′１ｎの１直Ｖ」］髪
、定のノ（ターンの内部領域Ａｆｆｉ表わし　ｔｔ　Ｏ
ｎは峰の・くターンの外側領域８分示す。■■■は照明
の強度が違う場合の欠陥がない被検査パターンのルで〜
ｒパターンの映像信号で擾ｊす、縦軸は明るさ金、意味
（プこいる。However, in such defect inspection equipment, the threshold value for pattern extraction is fixed, and it is the name of the repeating pattern on the object to be inspected; Since this is a premise, there is a problem in that it is difficult to adapt when there are temporal fluctuations in illumination or differences in reflection characteristics of individual unit patterns. Second
The figure is a conceptual diagram of the problems of Ziren. ■ is a standard pattern, and 2) Butter / boundary part on one scanning line? The expression is -C. That is, '1n's 1st turn V'] hair, fixed no (turn internal area Affi representation tt O
n indicates the outer 8th area of the peak. ■■■ is the pattern to be inspected without defects when the illumination intensity is different.
The vertical axis is the brightness, meaning (golden), and the meaning (brightness).

ここでは、領域Ａ、Ｂとも若干の凹凸等による陰影ｒ持
っているものとする。このような場合には、始めに、■
の照明強度の状態で適正閾値ＴＨｏｋ固定（〜だとして
も、照明の強弱（こよる映１＃伯号■■の閾値Ｔ　Ｅ（
ｏでの２値パターン■■は標準パターン■と異なるだめ
、Ｃ，Ｉ）の部分が欠陥部とじて抽出でれることになる
。この結果は、勿論、誤ｌりであるが、固定した閾値音
用いた閾処理でばやむを得ないことである。そこで、こ
の問題点を解決するために、浮動閾値方式という方式が
考案されている。この方式の一例としては、第１図のパ
ターン抽出回路６全、閾値ケ求めるだめの閾値決定回路
とパターンを抽出するための２値化回路に分け、それら
′）ｆ：直列に配置したものである。すなわち、［−値
決星回路において現在検査している単位パターンの走査
分の映像信号全参照しで、その−走査分のパターンに対
して適正な閾値を求め、次に２値化回路において、この
閾値を用いてそのパターンの２領信号ケ求める方式であ
る。この方式によると、各走査のパターンに対する適市
な閾値全求めるものであるから、−見上記の問題点を解
決できそうであるが、高々、−走査分の信号データから
閾値全決定せねばならないこと、−走査分のパターンは
常に同一であるとは限らないこと、等の理由で、単位パ
ターン全体に対して、適正な二値パターンが得られる保
証はない。そこで閾値決定回路において、全単位パター
ンを一時的に記憶できるシフトレジスタ等からなの記憶
回路を設け、その記憶データから閾値全求める方法も考
えらｎるが、回路が大規模となること、計算時間を考慮
した２値化回路の待ち時間全必要と１２、多数のパター
ンの検査では大きな時間的ロスとなること等の理由によ
り、現実的ではない。Here, it is assumed that both areas A and B have a shadow r due to slight irregularities. In such a case, first, ■
The appropriate threshold value THok is fixed under the condition of the illumination intensity.
Since the binary pattern ■■ at o is different from the standard pattern ■, the portions C and I) are extracted as defective parts. This result is, of course, an error, but it is unavoidable in threshold processing using a fixed threshold sound. Therefore, in order to solve this problem, a method called a floating threshold method has been devised. As an example of this method, all of the pattern extraction circuits 6 in Fig. 1 are divided into a threshold determination circuit for determining the threshold value and a binarization circuit for extracting the pattern, and these are arranged in series. be. That is, the [-value determination circuit refers to all the video signals for the scanning of the unit pattern currently being inspected, calculates an appropriate threshold value for the pattern for the -scanning, and then in the binarization circuit, This method uses this threshold value to find the second area signal of the pattern. According to this method, all appropriate threshold values for each scanning pattern are determined, so it appears that the above problems can be solved, but at most all threshold values must be determined from the signal data for each scan. There is no guarantee that an appropriate binary pattern will be obtained for the entire unit pattern because of the following reasons: - The patterns for each scan are not always the same. Therefore, it is conceivable to provide a storage circuit such as a shift register that can temporarily store all unit patterns in the threshold value determination circuit, and to calculate all the threshold values from the stored data, but this would require a large scale circuit and a long calculation time. This method is not practical due to the fact that the entire waiting time of the binarization circuit is required in consideration of 12, and that testing a large number of patterns results in a large time loss.

なお、以−にの説明では、映像信号を閾値処理し、それ
と標準パターンと全比較して欠陥を抽出する欠陥検査装
置を例に挙げてその問題点ケ論じたが、もつと単純な装
置例えば、映像１３号の暗ら過き゛る部分、又は明る過
ぎる部分全欠陥と県なし、映像信号を噴純に閾値処理し
てそれらを検出するようなものに対しても同様な問題点
があるのに−明らかである。すなわち、検査するパター
ンの映像信号全閾値処理する手段金倉んだ欠陥検査装置
、すべてに存在する本質的な問題点であるといえる。In the following explanation, we have discussed the problems with an example of a defect inspection device that performs threshold processing on a video signal and compares it with a standard pattern to extract defects. , there are no defects in the too dark parts or too bright parts of Video No. 13, and there are similar problems with those that detect them by simply thresholding the video signal. it is obvious. That is, this can be said to be an essential problem that exists in all defect inspection apparatuses that perform threshold processing on the entire video signal of the pattern to be inspected.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、このような従来の問題点を克服し、よ
り安定な欠陥検査を可１止とするパターン欠陥検査装置
を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a pattern defect inspection apparatus that overcomes these conventional problems and enables more stable defect inspection.

〔発明の概要〕[Summary of the invention]

上記目的ｙｊｆ：達成するために、本発明のパターン検
査装置で（は、欠陥の検出を行なう手段と並列に、映像
入力装置からの映像１ｄ号金用いて閾処理を行なうため
の閾値孕求める手段を持たせた所に特徴がある。すなわ
ち、一般には、対象物Ｉの隣接した単位パターンでは、
検査時刻が近いので照明変動は少なく、シかもパターン
の表面状態の違いンこよる反射＠注の違いも少ないとい
えるので被検査パターンの１つの単位パターンデータし
ていると同時に、その映像信号の明るさの情報全参考に
して適正な閾ｌ直全求め、そして、それ金欠の単位パタ
ーンの検査に用いるように−するのである。このように
すれに１ｒ１前記の問題点が解決できることはりＩＪら
かである。第３図（は、照明強度がゆるや力・に変化し
た場合の各単位パターンの映像信号７表現したものであ
る。照明の強度が増加するにつれて各パターンの映像信
号も■■■のよりに変化するので、従来の方式のように
閾値が同定値Ｔ　Ｈｏの場合には明らかに■の２値パタ
ーン■において誤まりが生じてしまう。一方今回提案す
る方式では■での閾値Ｔｌｈを■の映像信号から、■で
の閾値Ｔｌ１ｘを■の映像信号から、順次求めていくの
で、各パターの映Ｉ象信号が急激に変化しない限り、こ
れらの２値パターン■■■をう捷〈抽出できる。才だ、
欠陥の検出を行なう手段と適正な閾値金求める手段と金
並夕１］化し、肋、在の単位パターンから求めた閾値を
次の単位パターンの欠陥の検出の際に使用する方式なの
で、次の単位パターンの検査をイｊなう以Ａｉｌに、閾
値の決定の為の計ｎを完了する事ｅこより、待ち時間な
く検査を実行でき、しかも、常に同種のパターンの映像
ガータから閾１直を決〔発明の実施例〕 以下、本発明を実施例によって説明する。第４図は本発
明を用いたパターン欠陥検査装置の全体構成図である。In order to achieve the above objective yjf, the pattern inspection apparatus of the present invention (in parallel with the means for detecting defects, means for determining a threshold value for performing threshold processing using the image 1d from the image input device) In other words, in general, in adjacent unit patterns of object I,
Since the inspection time is close, there are few variations in illumination, and it can be said that there are also few differences in reflection due to differences in the surface condition of the pattern. An appropriate threshold value is determined by referring to all the brightness information, and then used to inspect the missing unit pattern. It is obvious that the problems mentioned above can be solved quickly in this way. Figure 3 (7) is a representation of the video signal of each unit pattern when the illumination intensity changes gradually.As the illumination intensity increases, the video signal of each pattern also increases. Therefore, if the threshold value is the identification value T Ho as in the conventional method, an error will obviously occur in the binary pattern ■ of ■.On the other hand, in the method proposed this time, the threshold Tlh of Since the threshold value Tl1x at ■ is sequentially calculated from the video signal at ■, these binary patterns can be bypassed or extracted as long as the image signal of each putter does not change suddenly. .It's talented.
Method for detecting defects and means for determining appropriate threshold By completing a total of n steps for determining the threshold value while inspecting a unit pattern, the inspection can be performed without waiting time, and moreover, it is possible to always check the threshold value from the same type of pattern video gutter. [Embodiments of the Invention] The present invention will be described below with reference to Examples. FIG. 4 is an overall configuration diagram of a pattern defect inspection apparatus using the present invention.

１は全体を制御するコンピコルータ、２は検査する繰り
返しパターンをもつ対象物、３は対象物２を乗せたステ
ージであり、コンピュータ１によって平面上の任意の位
置に対象物を移動させることができる。４はテレビカメ
ラのようなラスタ走査式の映像入力装置であり、同期信
号発生器５から発せられる信号６（水平同期信号ＨＤ。Reference numeral 1 denotes a compico router that controls the entire system, 2 an object having a repeated pattern to be inspected, and 3 a stage on which the object 2 is placed.The computer 1 can move the object to any position on a plane. 4 is a raster scanning video input device such as a television camera, and a signal 6 (horizontal synchronization signal HD) is generated from a synchronization signal generator 5.

垂直同期信号ＶＤ）に同期して単位パターンの映像を走
査し、その明暗信号を電気信号７に変換して出力する。The image of the unit pattern is scanned in synchronization with the vertical synchronization signal VD), and the bright/dark signal is converted into an electric signal 7 and output.

電気信号７は、同期信号発生器５から発せられるクロッ
ク信号８に同期して、ＡＤ変換器９によってディシイタ
ル信号１０に変換される。すなわち、ＡＤ変換器９によ
って単位パターンの映像信号７は格子状のデータ配列に
分割され、その各点の明暗の度合が例えば８ビツトの濃
淡データ１０と（）Ｃクロック信号８に同期して発生す
ることになる。一方、被検査物２０単位パターンの理想
的なパターンデータは、パターンの設計データから予め
配列データとしで計算され、コンピュータ１から信号線
１］を介して記憶回路１２に転送記憶させられている。The electrical signal 7 is converted into a digital signal 10 by an AD converter 9 in synchronization with a clock signal 8 generated from a synchronous signal generator 5. That is, the unit pattern video signal 7 is divided into a grid-like data array by the AD converter 9, and the degree of brightness and darkness of each point is generated in synchronization with, for example, 8-bit grayscale data 10 and the ()C clock signal 8. I will do it. On the other hand, ideal pattern data for the 20-unit pattern of the object to be inspected is calculated in advance as array data from the pattern design data, and is transferred and stored in the storage circuit 12 from the computer 1 via the signal line 1.

１３は記憶回路１２の読出し制御回路であり、同期信号
発生器５から出力されるＸＹ座標１４を記憶回路１２の
抗出しアドレスとして理想パターンデータを読み出す回
路である。このとき、同期信号発生回路５において、水
平同期信号ＨＤ″″ｃ“０“にクリアされクロック信号
８を計数するカウンタの出力と、垂直同期信号ＶＤで′
０”にクリアされ水平同期信号ＨＤの個数全計数するカ
ウンタの出力とがら谷々Ｘ、Ｙ座標１４全作るようにす
れば、Ａ、Ｄ変換器９から順次出力される映像データ１
０と読出し制御回路１３によって読出された理想パター
ンの出力データ１５とは位置関係を完全に合わせること
ができる。１６は欠陥領域抽出回路である。ここでは入
力信号１０を、予めコンピュータ１から信号線１７を介
してセットされている閾値で、閾処理し、２値パターン
とした後、それと理想パターンの出力データ１５と比較
し、差異があればＩｔ　Ｉｎ２同じであれば′０″なる
欠陥領域信号１８ケ人カ信号１０と同期してクロック単
位毎に逐次出力１゛る。Reference numeral 13 denotes a readout control circuit for the memory circuit 12, which reads out ideal pattern data using the XY coordinates 14 outputted from the synchronizing signal generator 5 as the readout address of the memory circuit 12. At this time, in the synchronization signal generation circuit 5, the horizontal synchronization signal HD""c is cleared to "0" and the output of the counter that counts the clock signal 8 and the vertical synchronization signal VD are
If the output of the counter that counts the total number of horizontal synchronization signals HD is cleared to 0'' and the valley X, Y coordinates 14 are all created, the video data 1 sequentially output from the A, D converter 9.
0 and the ideal pattern output data 15 read out by the readout control circuit 13 can be perfectly matched in positional relationship. 16 is a defective area extraction circuit. Here, the input signal 10 is subjected to threshold processing using a threshold value set in advance from the computer 1 via the signal line 17 to form a binary pattern, and then it is compared with the output data 15 of the ideal pattern, and if there is a difference, If It In2 is the same, the defective area signal becomes '0'. 18 defective area signals are sequentially outputted in synchronization with the signal 10 of 1 in each clock unit.

欠陥領域抽出回路１６のひとつの具体的な実施例は第５
図で説明する。１９は、欠陥領域抽出回路１６から出力
される欠陥領域信号１８を入力し、その欠陥の致命性全
判定する致命性判定回路である。この致命性判定回路１
９の１つの具体的なものとしては、欠陥領域の寸法の大
きさによって致命欠陥と判定するＮ帥ｏ’Ｉｎ−ｑｒ２
ｂ弓記載のものを用いればよい。この致命性判定回路１
９によって欠陥が致命的と判定された場合には、その時
点で同期信号発生回路５から出力されるＸＹ座標を致命
性判定回路１９に内蔵している記憶回路に記憶し、映像
走査が全て完了した後に欠陥判定データ２８としてコン
ピュータ１に入力する。その結果は必要があれば整理し
てオペレータに判別しやすいようにディスプレイ装置２
０に表示させることができる。このようにして、被検査
物上の１つの単位パターンの検査が終了する訳であるが
、これらの回路とは別に、次の単位パターンの検査に必
要な欠陥領域抽出回路の閾値を決定するだめの濃淡頻度
検出回路２１が存在することが本発明の主要な部分であ
る。この濃淡頻度検出回路２１では、順次入力されるデ
ィシイタル化された映像データ１０の各濃淡値の出現頻
度を同期信号発生回路５からの信号２３に同期して計数
する。すなわち、入力の映像データが８ビツトのディジ
タル信号の場合には、その信号の値がＯから２５５の内
のどれであるかを調べて、それぞれの値が予め定められ
た検出範囲内、すなわち単位パターンの部分バター７内
に幾つ入力されたかを検出、記憶するわけである。この
ようにして作成され７を濃淡頻度分布は検出範囲の走査
終了後、データ線２２ａ’ｒ介してコンピュータ１に取
り込まれ、次の単位パターンの欠陥領域全抽出するだめ
の閾値全求めるのに使用される。濃淡の頻度分布からの
閾値の求め方は、長尾真監訳「ディジタル画像処理」　
（近代科学社）第８章１面像の分割８．１節閾値処理等
に述べられている公知の方法金コンピュータ１のプログ
ラム上で実現すればよい。そして、閾値が決定されると
、そのデータは、次の単位パターンの検査を行なう前に
、信号線１７を介して、欠陥領域抽出回路１６の内部の
レジスタにセットされる。このようにすることにより、
前述した原理を具体化でき照明強度が変化しても、そ肛
に追従して閾値も変更できることとなり、確実に欠陥領
域抽出回路が動作することとなる。なお、第６図で濃淡
頻度検出回路２１０１つの具体的な実施１夕１）を説明
する。コンピュータ１の入出力信号線のうちの２４．２
５゜２６．２７はそれぞれ、ステージ駆動イ言号、ステ
ージ位置信号、検査回路系の起動信号、検査終了信号で
ある。One specific embodiment of the defective region extraction circuit 16 is the fifth embodiment.
This will be explained with a diagram. Reference numeral 19 denotes a fatality determination circuit which inputs the defective area signal 18 outputted from the defective area extraction circuit 16 and makes a complete determination of the fatality of the defect. This fatality judgment circuit 1
One specific example of No. 9 is N-o'In-qr2, which is determined to be a fatal defect based on the size of the defect area.
You can use the one listed in the b bow. This fatality judgment circuit 1
9, if the defect is determined to be fatal, the XY coordinates output from the synchronization signal generation circuit 5 at that point are stored in the storage circuit built into the fatality determination circuit 19, and all video scanning is completed. After that, it is input into the computer 1 as defect determination data 28. The results are organized on a display device 2 to make it easier for the operator to identify them if necessary.
It can be displayed as 0. In this way, the inspection of one unit pattern on the object to be inspected is completed, but in addition to these circuits, the threshold value of the defect area extraction circuit required for inspection of the next unit pattern is determined. The presence of the grayscale frequency detection circuit 21 is a main part of the present invention. This grayscale frequency detection circuit 21 counts the appearance frequency of each grayscale value of the digitized video data 10 that is sequentially input in synchronization with the signal 23 from the synchronization signal generation circuit 5. In other words, when the input video data is an 8-bit digital signal, the value of the signal is checked to see which value is between 0 and 255, and each value is within a predetermined detection range, that is, the unit. The number of parts input into the pattern part butter 7 is detected and stored. After scanning the detection range, the density frequency distribution 7 created in this way is taken into the computer 1 via the data line 22a'r, and is used to find the threshold value for extracting all the defective areas of the next unit pattern. be done. How to find the threshold from the frequency distribution of shading is explained in ``Digital Image Processing'', translated by Makoto Nagao.
(Kinda Kagakusha) Chapter 8 Division of one-plane images The known method described in Section 8.1 Threshold processing etc. may be realized on the program of the computer 1. Once the threshold value is determined, the data is set in a register inside the defective area extraction circuit 16 via the signal line 17 before inspecting the next unit pattern. By doing this,
By embodying the above-mentioned principle, even if the illumination intensity changes, the threshold value can be changed to follow the change, and the defective area extraction circuit will operate reliably. Note that one specific implementation 1) of the shading frequency detection circuit 210 will be explained with reference to FIG. 24.2 of the input/output signal lines of computer 1
5°26.27 are a stage drive signal, a stage position signal, a start signal for the test circuit system, and a test end signal, respectively.

第５図は欠陥領域抽出回路１６のより詳細な実施例であ
る。図中の３０．３３はレジスタ、３１は比較回路３２
は排他的論理和回路である。先に説明したように、２値
ノくターンを抽は３するだめの閾値は、前の検査の単位
ノくターンの濃淡頻度分布からコンピュータ１で計算し
たもの力′−１言号線１７を介して予めレジスタ３０に
セットされている。FIG. 5 shows a more detailed embodiment of the defect area extraction circuit 16. In the figure, 30 and 33 are registers, and 31 is a comparison circuit 32.
is an exclusive OR circuit. As explained earlier, the threshold value for selecting 3 binary turns is calculated by the computer 1 from the density frequency distribution of unit turns in the previous test. is set in the register 30 in advance.

比較回路３１では、ＡＤ変換著器９力１らのノくターン
信号１０と、レジスタ３０に保持されている閾イ直３４
の値が比較烙れ、ノ；ターン信号１０カニ閾イ直３４よ
り大きい場合にば゛（，７１１，Ｊ＼さい場合には”０
″といつ２値信号３５カー出ブコされる。この２値信号
３５は、読出し制御１ω路１３カムらの理想７′−ター
ンデータと回路３２でυト他的論理１０され、異なる部
分が“１”、同じ部分カニ“Ｏ″の欠陥部の信号３６を
となる。レジスタ３３はタイミング調整用のレジスタで
あｐクロック信号８によって信号３６をセットし、その
内容が欠陥抽出回路］−６の出力１８として外部に出力
される。このような回路構成により欠陥の領域の抽出全
具体化できる。In the comparison circuit 31, the output signal 10 of the AD converter 9 and the threshold signal 10 held in the register 30 are used.
If the value of is larger than the turn signal 10 crab threshold straight 34, then "0"
'', the binary signal 35 is output. This binary signal 35 is converted to the ideal 7'-turn data of the readout control 1ω path 13 cam and the circuit 32 with the υ and altruistic logic 10, and the different parts are 1", the signal 36 of the defective part of the same partial crab "O" is as follows. The register 33 is a register for timing adjustment, and the signal 36 is set by the p clock signal 8, and its contents are the defect extraction circuit]-6. It is outputted to the outside as an output 18. With such a circuit configuration, extraction of the defective area can be fully realized.

第６図は、濃淡頻度検出回路２１のより詳細な実施例で
ある。４０〜４３は選択回路、４４け読み出し、書き込
み可能な記憶回路、４５は加算器である。この回路の基
本的機能は、ＡＤ変換器から別 のパターン信号１０の濃淡値Ｐ出現頻度の計数と、それ
のコンピュータ１による読み出しである。コンピュータ
１からの信号２２ｄは、この機能を選択するだめのもの
であり、各選択回路４０．４１゜４２．４３の必要な入
力信号、出力信号の通るゲートの開閉をコントロールす
る。FIG. 6 shows a more detailed embodiment of the grayscale frequency detection circuit 21. 40 to 43 are selection circuits, 44 readable and writable memory circuits, and 45 is an adder. The basic function of this circuit is to count the appearance frequency of the gray value P of another pattern signal 10 from the AD converter and read it out by the computer 1. The signal 22d from the computer 1 is for selecting this function, and controls the opening and closing of gates through which necessary input signals and output signals of each selection circuit 40, 41, 42, 43 pass.

まず、濃淡値の頻度分布のｈ１″数の場合のデータの流
れについて説明する。この時は、コンピュータ１からの
信号２２ｄによって、各選択回路の４９．１０，２３．
４８の信号が選ばれているものとする。甘た、初期状態
では記憶回路４４の各アドレスの内容はゼロクリアされ
ているものとする。ＡＩ）変換器からのディジタル化さ
れたパターン信号１０は選択回路４１で選択され、記憶
回路４４のアドレス信号となる。一方、同期信号発生回
路５からの信号２３は、選択回路４２で選択され、記憶
回路４４の読み出し、書き込みのタイミング信号５１と
なる。従って、パターン信号１゜の値に対応したアドレ
スの内容が、タイミング信号５１の読み出しタイミング
で４７に出方される。First, a description will be given of the data flow in the case of the number h1'' of the frequency distribution of gray values.At this time, the signal 22d from the computer 1 causes the selection circuits 49, 10, 23, .
It is assumed that 48 signals are selected. It is assumed that in the initial state, the contents of each address in the memory circuit 44 are cleared to zero. The digitized pattern signal 10 from the AI) converter is selected by the selection circuit 41 and becomes an address signal for the storage circuit 44. On the other hand, the signal 23 from the synchronization signal generation circuit 5 is selected by the selection circuit 42 and becomes a read/write timing signal 51 for the storage circuit 44 . Therefore, the contents of the address corresponding to the value of the pattern signal 1° are outputted to 47 at the read timing of the timing signal 51.

この信号４７は、選択回路４３で信号線４８にのせられ
、加算器で値を１だけ加算され、信号線４９．４６の経
路で、ふたたび記憶回路４４に入力される。この信号４
６の値は、先にセットしたアドレスに、信号５１の＠き
込みのタイミングで格納される。このようにすることに
ょシ、順次入力されるパターン信号１０の値に対応する
記憶回路４４のアドレスに、それまでに入力されたその
値の発生頻度が記憶されることになる。なお、頻度を検
出するだめの範囲は、信号２３ケ用いて、記憶回路４４
全書込み禁止状態にすることにょ９実現する。This signal 47 is placed on a signal line 48 by the selection circuit 43, added to the value by 1 by an adder, and inputted again to the storage circuit 44 via the signal lines 49 and 46. This signal 4
The value 6 is stored in the previously set address at the timing of the @ write of the signal 51. By doing so, the frequency of occurrence of the value input so far is stored in the address of the storage circuit 44 corresponding to the value of the pattern signal 10 that is input sequentially. Note that the range for detecting the frequency is determined by using 23 signals and the memory circuit 44.
This is achieved by setting the entire write-inhibited state.

次に、コンピュータ１による濃淡の頻度値の記憶回路４
４からの読み出しの場合のデータの流れについて説明す
る。この時はコンピュータ１からの信号２２ｄによって
各選択回路の２２ａ、２２ｂ。Next, a memory circuit 4 for storing frequency values of shading by the computer 1
The data flow in the case of reading from 4 will be explained. At this time, a signal 22d from the computer 1 selects each selection circuit 22a, 22b.

２２Ｃ，５２の信号が選ばれるようにする。信号２２ｂ
は、読み出しのアドレス信号、信号２２ｃはコンピュー
タ１により記憶回路４４の内容音読みだすタイミングを
与える信号である。従って、信号２２ｂにコンピュータ
１により濃淡値に対応するアドレス１２２ｃの読み出し
タイミングでセットすることにより、その時のアドレス
（濃淡値）の内容（頻度）が４７に出力され、選択回路
４３により、コンピュータ１へのデータ線２２ａに乗せ
られる。このようにすることにょ鋏記憶回路４４に格納
されている濃淡の頻度をコンピュータ１吟読み出すこと
ができる。このようにして読み出された濃淡の頻度分布
に対して、先に述べた著作に紹介′されている、ｐ−タ
イル法、モード法等を適用すれば、適切な閾値を求める
ことができる。22C, 52 signals are selected. signal 22b
is a read address signal, and signal 22c is a signal that gives timing for reading out the contents of the storage circuit 44 by the computer 1. Therefore, by setting the signal 22b at the reading timing of the address 122c corresponding to the gray value by the computer 1, the content (frequency) of the address (gray value) at that time is outputted to the signal 22b, and the selection circuit 43 outputs the content (frequency) to the computer 1. data line 22a. In this way, the frequency of shading stored in the scissors memory circuit 44 can be read out by the computer. By applying the p-tile method, mode method, etc. introduced in the above-mentioned work to the density frequency distribution thus read out, an appropriate threshold value can be determined.

本実施例では、回路によって濃淡の頻度分布を求め、コ
ンピュータ上でその頻度から閾値を求めるもの全説明し
たが、回路のみで閾値を決定できる場合とは、その値を
次のパターンの検査前に、コンピュータを介して、欠陥
領域抽出回路１６のレジスタ３０にセットすればよい。In this example, the frequency distribution of shading is determined using a circuit, and the threshold value is determined from that frequency on a computer. , may be set in the register 30 of the defective area extraction circuit 16 via the computer.

本発明の主旨は、現在検査している単位パターンの濃淡
情報から閾値を決定し、次の検査の単位パターンにそれ
を適用する所にある。また、このような主旨からして、
本実施例のように標準パターンと検査パターンの比較に
よる検査装置ばかりではなく、検査物上の２つのパター
ンの映像イ＝号の比較によって欠陥を抽出する検査装置
にもたとえば２つの映像信号のレベルの差をマクロな特
徴量として検出し、映像信号比較による安定な欠陥抽出
をする目的で本発明を適用できるのは明らかである。The gist of the present invention is to determine a threshold value from the shading information of the unit pattern currently being inspected, and apply it to the next unit pattern to be inspected. Also, from this point of view,
In addition to the inspection device that compares the standard pattern and the inspection pattern as in this embodiment, it is also applicable to the inspection device that extracts defects by comparing the video signals of two patterns on the object to be inspected. It is clear that the present invention can be applied to the purpose of detecting the difference in macroscopic features as a macroscopic feature and stably extracting defects by comparing video signals.

〔発明の効果〕〔Effect of the invention〕

以上、説明したように、本発明によれば、検査と同時に
対象物上の現在検査している単位パターンの濃淡の状態
を検出し、それから適正な閾値を決定し、それを次の単
位パターンの検査に使用する方式なので、（１）常に同
種のパターンの映像信号から閾値全決定するため、照明
撮像系の変動による映像信号の変化のみが閾値の変更に
反映されることとなり、閾値計算が安定化する。（２）
パターンの検査を行なう手段と閾値全求める手段全並列
して動作することにより、無駄時間がない検査を実行で
きる、等の利点があり、より実用的なパターン欠陥検査
装置とすることができる。As described above, according to the present invention, the shading state of the currently inspected unit pattern on the object is detected at the same time as the inspection, an appropriate threshold value is determined, and it is applied to the next unit pattern. Since this method is used for inspections, (1) all thresholds are always determined from video signals of the same type of pattern, so only changes in the video signal due to fluctuations in the lighting and imaging system are reflected in threshold changes, making threshold calculations stable. become (2)
By operating the means for inspecting the pattern and the means for determining the threshold values in parallel, there is an advantage that inspection can be performed without wasting time, and a more practical pattern defect inspection apparatus can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のパターン欠陥検査装置の構成図、第２図
は従来装置の問題点の説明図、第３図は本発明による問
題点解決の原理の説明図、第４図は本発明を具体化する
パターン欠陥検査装置の全体構成図、第５図は第４図の
欠陥領域抽出回路の説明図、第６図は第４図の濃淡頻度
検出回路の説明図である。 第１図の１・・・被検査物全移動させるだめのテーブル
、２・・・被検査物、３・・・被検査物上の現在検査し
ているパターン、４・・・被検査物上の次の検査全行な
うパターン、５・・・映像入力装置、６・・・パターン
抽出回路、７・・・辞書発生回路、８・・・比較回路、
９・・・判定回路、第４図の１・・・全体全制御するコ
ンピュータ、２・・・検査の対象物、３・・・ステージ
、４・・・映像入力装置、５・・・同期信号発生器、６
・・・水平及び垂直同期信号、７・・・電気信号、８ク
ロック信号、９・・・ＡＤ変換器、１０・・・ディシイ
タル信号、１１・・・信号線、１２・・・記憶回路、１
３・・・読み出し制御回路、１４・・・ＸＹ座標、１５
・・・理想パターンの出カグ′−夕、１６・・・欠陥領
域抽出回路、１７・・・信号線、１８・・・欠陥領域信
号、１９・・・致命性判定回路、２０・・・ディスプレ
イ装置、２１・・・濃淡頻度検出回路、２２・・・デー
タ線、２３・・・同期信号、２４・・・ステージ駆動信
号、２５・・・ステージ位置信号、２６・・・検査回路
系の起動信号、２７・・・検査終了信号、第５図の３０
・・・レジスタ、３１・・・比較回路、３２・・・排他
的論理和回路、３３・・・レジスタ、第６図の４０〜４
３・・・選択回路、４４・・・読み出し。 Ｙ　４　　図 第　　５　図Fig. 1 is a block diagram of a conventional pattern defect inspection device, Fig. 2 is an explanatory diagram of the problems of the conventional device, Fig. 3 is an explanatory diagram of the principle of solving the problems according to the present invention, and Fig. 4 is an explanatory diagram of the principle of solving the problems with the present invention. FIG. 5 is an explanatory diagram of the defect area extraction circuit of FIG. 4, and FIG. 6 is an explanatory diagram of the shading frequency detection circuit of FIG. 4. In Fig. 1, 1...Table for moving all objects to be inspected, 2...Object to be inspected, 3...Pattern currently being inspected on the object to be inspected, 4...On the object to be inspected. 5...Video input device, 6...Pattern extraction circuit, 7...Dictionary generation circuit, 8...Comparison circuit,
9... Judgment circuit, 1 in Fig. 4, computer that controls the whole, 2... object to be inspected, 3... stage, 4... video input device, 5... synchronization signal generator, 6
...Horizontal and vertical synchronization signal, 7.. Electrical signal, 8. Clock signal, 9.. AD converter, 10.. Digital signal, 11.. Signal line, 12.. Storage circuit, 1
3... Readout control circuit, 14... XY coordinates, 15
. . . Output of ideal pattern - evening, 16. Defect area extraction circuit, 17. Signal line, 18. Defect area signal, 19. Fatality determination circuit, 20. Display. Apparatus, 21... Grayscale frequency detection circuit, 22... Data line, 23... Synchronization signal, 24... Stage drive signal, 25... Stage position signal, 26... Start-up of inspection circuit system. Signal, 27...Inspection end signal, 30 in Figure 5
...Register, 31...Comparison circuit, 32...Exclusive OR circuit, 33...Register, 40 to 4 in FIG. 6
3...Selection circuit, 44...Reading. Y 4 Figure 5

Claims (1)

【特許請求の範囲】 １、同一の単位パターンの繰返しによシ構成される被検
査パターンの各単位パターンを順次検査する装置におい
て、単位パターンを検査する第１の手段とその単位パタ
ーンの最適な閾値のごときマクロな特徴量を抽出する第
２の手段を持ち、ある単位パターンの検査を第１の手段
で実行すると同時に、第２の手段でその単位パターンの
マクロな特微量金求め、次の単位パターンの検査時に、
その特徴量ヲパラメータとして第１の手段に設定するこ
とを特徴としたパターン欠陥検査装置。 ２、複数の単位パターン金順次検査する時、各単位パタ
ーンの同一の部分パターンを選択し、常にその部分パタ
ーンの映像信号からマクロな特徴量を抽出するように構
成した第２の手段を持つ第１項記載のバター７欠陥検査
装置。 ３、被検査パターンの映像信号をサンプリングしてディ
ジタル信号に変換し、離散的な濃淡値の配列に分解する
手段會持ち、部分パターン内部の各濃淡値の出現頻度を
計数し、その結果からマクロな特徴量を求めるように構
成したことを特徴とする第１項記載のパターン欠陥検査
装置。[Scope of Claims] 1. In an apparatus for sequentially inspecting each unit pattern of a pattern to be inspected which is constructed by repeating the same unit pattern, a first means for inspecting the unit pattern and an optimum method for the unit pattern are provided. It has a second means for extracting macroscopic features such as thresholds, and at the same time as the first means tests a certain unit pattern, the second means calculates the macroscopic features of the unit pattern and then performs the next test. When inspecting unit patterns,
A pattern defect inspection apparatus characterized in that the feature amount is set as a parameter in a first means. 2. When sequentially inspecting a plurality of unit patterns, the second means is configured to select the same partial pattern of each unit pattern and always extract macroscopic features from the video signal of the partial pattern. The butter 7 defect inspection device according to item 1. 3. Have means to sample the video signal of the pattern to be inspected, convert it into a digital signal, decompose it into an array of discrete gray values, count the frequency of appearance of each gray value within the partial pattern, and use the results as a macro. 2. The pattern defect inspection apparatus according to claim 1, characterized in that the pattern defect inspection apparatus is configured to obtain a characteristic quantity.