JPS59165460A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS59165460A JPS59165460A JP4023883A JP4023883A JPS59165460A JP S59165460 A JPS59165460 A JP S59165460A JP 4023883 A JP4023883 A JP 4023883A JP 4023883 A JP4023883 A JP 4023883A JP S59165460 A JPS59165460 A JP S59165460A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- resistance semiconductor
- resistance
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 229910017401 Au—Ge Inorganic materials 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイク波帯領域での増巾器、高速論理管２へ婬
々 回路等に用いられる半導体装 関するも である。
々 回路等に用いられる半導体装 関するも である。
従来例の構成とその問題点
Ｇ ａ Ａ ｔｓの如き化合物半導体は、電子の移動度
が大きい、半絶縁性基板が得られる等の理由で高速。
が大きい、半絶縁性基板が得られる等の理由で高速。
高周波領域の半導体装置に用いられている。かがる半導
体装置としてはショットキ障壁ゲート型電界効果トラン
ジスタが通常用いられる。ショットキ障壁ゲート型電界
効果トランジスタと同様ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）型電界効
果トランジスタも高速、高周波領域の半導体装置として
有用なデバイスであるが、Ｇ ａ Ａ ｓの如き化合物
半導体では、単体半導体であるＳｔのＳｉＯ２の如き良
好な絶縁膜が得られていない。Ｇ ａ Ａ ｓを例にと
ると絶縁膜の形成方法として陽極酸化法。
体装置としてはショットキ障壁ゲート型電界効果トラン
ジスタが通常用いられる。ショットキ障壁ゲート型電界
効果トランジスタと同様ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）型電界効
果トランジスタも高速、高周波領域の半導体装置として
有用なデバイスであるが、Ｇ ａ Ａ ｓの如き化合物
半導体では、単体半導体であるＳｔのＳｉＯ２の如き良
好な絶縁膜が得られていない。Ｇ ａ Ａ ｓを例にと
ると絶縁膜の形成方法として陽極酸化法。
プラズマ酸化法、高温酸化法等によるＧ ａ Ａ ｓの
直接酸化、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）。
直接酸化、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）。
ＰＶＤ法（Ｐｌａｓｍａ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）等による５ＩＯ２，Ｓｉ３Ｎ４．Ａｌ２Ｏ３等
の堆積が行われている。これらの絶縁膜ばＧ ａ Ａ
ｓとの界面電荷密度が多く、ＭＩＳ型電界効果トランジ
スタとして良好な動作をしない。
ｉｏｎ）等による５ＩＯ２，Ｓｉ３Ｎ４．Ａｌ２Ｏ３等
の堆積が行われている。これらの絶縁膜ばＧ ａ Ａ
ｓとの界面電荷密度が多く、ＭＩＳ型電界効果トランジ
スタとして良好な動作をしない。
第１図は従来のＭＩＳ型電界効果トランジスタである。
第１図で１は半絶縁性ＧａＡｓ、２はチャネルとなるｎ
千生導体層、３，４はそれぞれソース、ドレイン領域と
なるｎ千生導体層、５はプラズマ酸化法で形成したＧａ
、Ａｓのゲート酸化膜。
千生導体層、３，４はそれぞれソース、ドレイン領域と
なるｎ千生導体層、５はプラズマ酸化法で形成したＧａ
、Ａｓのゲート酸化膜。
６．７はソース、ドレイン電極となるべき例えばＡ ｕ
−Ｇ ｅからなるオーミック電極である。８はゲート
電極となるべき例えばＡｌの金属層をそれぞれ示してい
る。
−Ｇ ｅからなるオーミック電極である。８はゲート
電極となるべき例えばＡｌの金属層をそれぞれ示してい
る。
この様なＭＩＳ型電界効果トランジスタに於ては、Ｇ
ａ Ａ ｓ半導体層２と絶縁膜６との界面での界面電荷
密度が１０１３〜１ｏ１５ＣＩｒＬ−２と多いだめ、高
周波特性で最大発振周波数が向上しない、高速論理回路
等に用いた場合伝播遅延時間の短縮化が困難となる。
ａ Ａ ｓ半導体層２と絶縁膜６との界面での界面電荷
密度が１０１３〜１ｏ１５ＣＩｒＬ−２と多いだめ、高
周波特性で最大発振周波数が向上しない、高速論理回路
等に用いた場合伝播遅延時間の短縮化が困難となる。
発明の目的
を目的とする。
発明の構成
本発明は導電性半導体に高抵抗半導体をイオン注入法等
にて形成し、導電性半導体と高抵抗半導体層の界面を利
用することにより、界面電荷密度を減少せしめることに
より良好なＭＩＳ構造を可能とするものである。
にて形成し、導電性半導体と高抵抗半導体層の界面を利
用することにより、界面電荷密度を減少せしめることに
より良好なＭＩＳ構造を可能とするものである。
実施例の説明
第２図（ａ）〜（ｄ）は本発明の一実施例のＧａＡｓＦ
ＥＴの製造工程の概略図である。
ＥＴの製造工程の概略図である。
半絶縁性Ｇ ａ Ａ Ｓ基板１１に、選択イオン注入法
を用いて注人種としてＳｌをそれぞれ加速電圧１２０Ｋ
ｅＶ及び１５０ＫｅＶ で注入量３ Ｘ １ ｏ１２ｃ
ｍ ”。
を用いて注人種としてＳｌをそれぞれ加速電圧１２０Ｋ
ｅＶ及び１５０ＫｅＶ で注入量３ Ｘ １ ｏ１２ｃ
ｍ ”。
１０ 儒 注入し、Ａｓ圧下で８５０℃、２０分熱処理
して、チャネル領域となるｎ型半導体層１２゜ソース、
ドレインとなるｎ士卒導体層１３．１４を形成する（ａ
）。
して、チャネル領域となるｎ型半導体層１２゜ソース、
ドレインとなるｎ士卒導体層１３．１４を形成する（ａ
）。
次に、チャネル領域となるｎ型半導体層ｊ２の表面より
、Ｂを５０ＫｅＶ で５ｘ１．０ｃＩｒＬ イオン注
入し、７０ｏ℃で１０分間熱処理し、半導体層１２の一
部に高抵抗半導体層１５を形成する。この高抵抗半導体
層１５の抵抗は１ｏ〜１ｏΩ−儂であった０））。しか
るのち絶縁膜としてＳ ｉ０２１’ ６をＣＶＤ法を用
いて４ｏ○℃で１０００人堆積する（ｃ）。
、Ｂを５０ＫｅＶ で５ｘ１．０ｃＩｒＬ イオン注
入し、７０ｏ℃で１０分間熱処理し、半導体層１２の一
部に高抵抗半導体層１５を形成する。この高抵抗半導体
層１５の抵抗は１ｏ〜１ｏΩ−儂であった０））。しか
るのち絶縁膜としてＳ ｉ０２１’ ６をＣＶＤ法を用
いて４ｏ○℃で１０００人堆積する（ｃ）。
次に、Ａｕ−Ｇｅからなる金属を用いてオーミック電極
を形成し、ソース電極１７．ドレイン電極１８とする。
を形成し、ソース電極１７．ドレイン電極１８とする。
Ａｌからなるゲート電極１９を設ける（ｄ）。こうして
、ゲート電極１９に印加する電圧により高抵抗半導体層
１６．絶縁膜１６を介して 。
、ゲート電極１９に印加する電圧により高抵抗半導体層
１６．絶縁膜１６を介して 。
半導体層１５の導電度を制御するＭＩＳＦＥＴ を得る
ことができる。
１本発明の電界効果トランジスタは高抵抗半導体層と導
電性半導体層との界面を利用することにより、界面電荷
密度を減少せしめるものである。実 。
ことができる。
１本発明の電界効果トランジスタは高抵抗半導体層と導
電性半導体層との界面を利用することにより、界面電荷
密度を減少せしめるものである。実 。
流側の界面電荷密度は１ｏ 〜１ｏｃｒｒＬ で従
来 ノ例に比して２〜３桁界面電荷密度Ａ・減少し
だ。界面電荷密度の減少した理由は明らかではないが、
チャネルとなるｎ型半導体層とＢをイオン注入して形成
した高抵抗半導体層とは四−〇 ａ Ａ ｓで組成的に
は連続しており、それにより界面電荷密度が減少すると
考えられる。そして界面電荷密度は高抵抗半導体層の深
い不純物準位に帰因していると考えている。
来 ノ例に比して２〜３桁界面電荷密度Ａ・減少し
だ。界面電荷密度の減少した理由は明らかではないが、
チャネルとなるｎ型半導体層とＢをイオン注入して形成
した高抵抗半導体層とは四−〇 ａ Ａ ｓで組成的に
は連続しており、それにより界面電荷密度が減少すると
考えられる。そして界面電荷密度は高抵抗半導体層の深
い不純物準位に帰因していると考えている。
実施例では基板として半絶縁性Ｇ ａ Ａ ｓで説明し
たが、Ｉｎｐ、ＩｎＧａＡｓ 等を用いても良い。ま
た、チャネル、ソース、ドレイン領域の形成にイオン注
入法を用いたがたとえばＣｒ ドープのエビタクシャ
ル法を用いて形成しても良い。高抵抗半導体１＠の形成
知性人種としてＢを用いたが、Ｈ＋ （プロトン）、Ｃ
ｒ（クローム）、Ｆｅ（鉄）等を用ハても良い。絶縁膜
としてＳ ｉ Ｏ２を用いたがＳｉ３Ｎ４．Ａｌ２Ｏ３
等を用いても良いし、陽極酸化。
たが、Ｉｎｐ、ＩｎＧａＡｓ 等を用いても良い。ま
た、チャネル、ソース、ドレイン領域の形成にイオン注
入法を用いたがたとえばＣｒ ドープのエビタクシャ
ル法を用いて形成しても良い。高抵抗半導体１＠の形成
知性人種としてＢを用いたが、Ｈ＋ （プロトン）、Ｃ
ｒ（クローム）、Ｆｅ（鉄）等を用ハても良い。絶縁膜
としてＳ ｉ Ｏ２を用いたがＳｉ３Ｎ４．Ａｌ２Ｏ３
等を用いても良いし、陽極酸化。
司温酸化等の直接酸化法により基板の酸化膜を形成して
も良い。高抵抗半導体層の形成後絶縁膜を杉成しだが、
絶縁膜を形成した後、この絶縁膜を介してイオン注入し
て高抵抗半導体層を形成して、 も良い。又高抵抗半導
体層表面如絶縁膜を形成しだが、高抵抗半導体層の抵抗
値、デバイスの目的によって絶縁膜は形成しなくとも良
い。
も良い。高抵抗半導体層の形成後絶縁膜を杉成しだが、
絶縁膜を形成した後、この絶縁膜を介してイオン注入し
て高抵抗半導体層を形成して、 も良い。又高抵抗半導
体層表面如絶縁膜を形成しだが、高抵抗半導体層の抵抗
値、デバイスの目的によって絶縁膜は形成しなくとも良
い。
発明の効果
以上の様に本発明は、チャネルとなる導電性半導体層に
高抵抗層をイオン注入法にて高抵抗半導体層を形成する
ことにより、界面電荷密度の少ない電界効果トランジス
タの形成が可能となり、電界効果トランジスタの最高発
振周波数の向上、高速論理回路の素子として用いた場合
、伝播遅延時間が短縮する等の工業的価値が大きい。
高抵抗層をイオン注入法にて高抵抗半導体層を形成する
ことにより、界面電荷密度の少ない電界効果トランジス
タの形成が可能となり、電界効果トランジスタの最高発
振周波数の向上、高速論理回路の素子として用いた場合
、伝播遅延時間が短縮する等の工業的価値が大きい。
第１図は従来の電界効果トランジスタの模式的な断面図
、第２図（ａ）〜（ｄ）は本発明の一実施例を説明する
だめの電界効果トランジスタの製造工程の概略図である
。 １１・・・・・半絶縁性Ｇ ａ Ａ ｓ基板、１２−・
・・・・チャネルとなるｎ型半導体層、１３・・・−・
ソース領域となる高濃度ｎ型半導体層、１４・・・・・
・ドレイン領域となる高濃度ｎ型半導体層、１５・・・
・・・高抵抗半導体層、１６・・・・・５１０２．１９
・・・・・・ゲート電極。
、第２図（ａ）〜（ｄ）は本発明の一実施例を説明する
だめの電界効果トランジスタの製造工程の概略図である
。 １１・・・・・半絶縁性Ｇ ａ Ａ ｓ基板、１２−・
・・・・チャネルとなるｎ型半導体層、１３・・・−・
ソース領域となる高濃度ｎ型半導体層、１４・・・・・
・ドレイン領域となる高濃度ｎ型半導体層、１５・・・
・・・高抵抗半導体層、１６・・・・・５１０２．１９
・・・・・・ゲート電極。
Claims (4)
- （１）半絶縁性化合物半導体に形成された導電性半導体
層と、前記導電性半導体層に形成された高抵抗半導体層
と、前記高抵抗半導体層上に形成された導電体とを有し
、前記導電体への印加電圧により前記高抵抗半導体層を
介して前記導電性半導体層の導電度を制御することを特
徴とする半導体装置。 - （２）導電体と高抵抗半導体間に絶縁膜を介在させたこ
とを特徴とする特許請求の範囲第１項に記載の半導体装
置。 - （３）半絶縁性化合物半導体に導電性半導体層を形４ｙ
ｇ、１ 成し、前記禽巷徳半導体層にイオン注入法を用いノて高
抵抗半導体層を形成し、前記高抵抗半導体層上に導電体
を形成することを特徴とする半導体装置の製造方法。 - （４）導電性半導体層上に絶縁膜を形成することを特徴
とする特許請求の範囲第３項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023883A JPS59165460A (ja) | 1983-03-10 | 1983-03-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023883A JPS59165460A (ja) | 1983-03-10 | 1983-03-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59165460A true JPS59165460A (ja) | 1984-09-18 |
Family
ID=12575135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023883A Pending JPS59165460A (ja) | 1983-03-10 | 1983-03-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196770A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | 半導体装置 |
| JPH01208867A (ja) * | 1988-02-16 | 1989-08-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH01251664A (ja) * | 1988-03-31 | 1989-10-06 | Nec Corp | 電界郊果トランジスタ |
-
1983
- 1983-03-10 JP JP4023883A patent/JPS59165460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196770A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | 半導体装置 |
| JPH01208867A (ja) * | 1988-02-16 | 1989-08-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH01251664A (ja) * | 1988-03-31 | 1989-10-06 | Nec Corp | 電界郊果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPH04225533A (ja) | 電界効果トランジスタ | |
| JPH0328062B2 (ja) | ||
| JPH028458B2 (ja) | ||
| JPH01251665A (ja) | ３−５族化合物半導体電界効果トランジスタの製造方法 | |
| JPS6251268A (ja) | 半導体装置 | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS599971A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JPS58123778A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPH024137B2 (ja) | ||
| JPH04369840A (ja) | 半導体装置の製造方法 | |
| JPS58114463A (ja) | 化合物半導体装置の製造方法 | |
| JPS58124277A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0346271A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPH0434821B2 (ja) | ||
| JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPS6318676A (ja) | ３−５族半導体装置 | |
| JPH08316453A (ja) | 半導体装置およびその製造方法 | |
| JPS59132681A (ja) | シヨツトキ−型電界効果トランジスタ | |
| JPH0354851B2 (ja) | ||
| JPH0697430A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH02177337A (ja) | ショットキゲート電界効果トランジスタの製造方法 |