JPS59162588A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS59162588A JPS59162588A JP58036822A JP3682283A JPS59162588A JP S59162588 A JPS59162588 A JP S59162588A JP 58036822 A JP58036822 A JP 58036822A JP 3682283 A JP3682283 A JP 3682283A JP S59162588 A JPS59162588 A JP S59162588A
- Authority
- JP
- Japan
- Prior art keywords
- section
- display
- area
- memory section
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電子計算機からの出力をたとえばCRT
(陰極線管)すなわちブラウン管の表示画面上に、文字
、またはイメージ、あるいはグラフなどによって表示す
るディスプレイ、すなわち表示装置に関するものである
。
(陰極線管)すなわちブラウン管の表示画面上に、文字
、またはイメージ、あるいはグラフなどによって表示す
るディスプレイ、すなわち表示装置に関するものである
。
第1図は従来のこの種表示装置を示すブロック図で、(
1)はたとえば複数の方形イメージパターンを保持する
ビットマツプメモリ部、(2)は上記各方形イメージパ
ターンのビットマツプメモリ部(1)内における位置、
およびサイズ、ならびに重ね合わせ表示のための表示優
先度と、この各方形イメージパターンが転送されるべき
スクリーンメモリ部(3)上の位置を表示制御情報とし
て保持する表示制御部、(3)は陰極線管(6)の表示
画面のドツトに対応してイメージパターンを記憶するス
クリーンメモリ部、(4)は上記表示制御部(2)から
の指示にしたがって、上記ビットマツプメモリ部(1)
内の方形イメージパターンを上記スクリーンメモリ部(
3)内の特定の位置へ転送するダイレクトメモリアクセ
スコントローラ部、(5)は特定のタイミングにしたが
って上記スクリーンメモリ部(3)から読み出した表示
パターンからビデオ信号を発生させるビデオ制御部であ
る。
1)はたとえば複数の方形イメージパターンを保持する
ビットマツプメモリ部、(2)は上記各方形イメージパ
ターンのビットマツプメモリ部(1)内における位置、
およびサイズ、ならびに重ね合わせ表示のための表示優
先度と、この各方形イメージパターンが転送されるべき
スクリーンメモリ部(3)上の位置を表示制御情報とし
て保持する表示制御部、(3)は陰極線管(6)の表示
画面のドツトに対応してイメージパターンを記憶するス
クリーンメモリ部、(4)は上記表示制御部(2)から
の指示にしたがって、上記ビットマツプメモリ部(1)
内の方形イメージパターンを上記スクリーンメモリ部(
3)内の特定の位置へ転送するダイレクトメモリアクセ
スコントローラ部、(5)は特定のタイミングにしたが
って上記スクリーンメモリ部(3)から読み出した表示
パターンからビデオ信号を発生させるビデオ制御部であ
る。
次に、第2図はたとえば3個の方形イメージノ(ターン
(IFユ)(IP、)および(IPI)が上記ビットマ
ツプ・メモリ部(1)に保持されている状態を示す説明
図面で、この各方形イメージパターンIPi (i=1
゜2.3)の左上隅頂点のビットマツプメモリ部(1)
における位置な(Xl 、yi )で表わし、これをビ
ットマツプメモリ部(1)内圧おける方形イメージノく
ターン−(IPi)の位置としている。また、上胆方形
イメージパターンIPi(1= 1.2.3)のX方向
サイズを(hi)で表わし、またy方向サイズを(vi
)で表わし、これらを用いて方形イメージパターンIP
iのサイズを(ht、vi)で表わすようになされてい
る。さらに、重ね合わせ表示の場合の各方形イメージパ
ターンIPIの上下関係を表わす表示優先度をPR,l
としている。すなわち、PR,i < PR,jのとぎ
、各方形イメージパターンIPIはIPJの下位に表示
され、その結果、各方形イメージパターンIPiの一部
がIPjに覆いかくされたよ5な表示がなされるように
構成されている。なお、l〜jであればPRl”rPR
,jであることはいうまでもない。
(IFユ)(IP、)および(IPI)が上記ビットマ
ツプ・メモリ部(1)に保持されている状態を示す説明
図面で、この各方形イメージパターンIPi (i=1
゜2.3)の左上隅頂点のビットマツプメモリ部(1)
における位置な(Xl 、yi )で表わし、これをビ
ットマツプメモリ部(1)内圧おける方形イメージノく
ターン−(IPi)の位置としている。また、上胆方形
イメージパターンIPi(1= 1.2.3)のX方向
サイズを(hi)で表わし、またy方向サイズを(vi
)で表わし、これらを用いて方形イメージパターンIP
iのサイズを(ht、vi)で表わすようになされてい
る。さらに、重ね合わせ表示の場合の各方形イメージパ
ターンIPIの上下関係を表わす表示優先度をPR,l
としている。すなわち、PR,i < PR,jのとぎ
、各方形イメージパターンIPIはIPJの下位に表示
され、その結果、各方形イメージパターンIPiの一部
がIPjに覆いかくされたよ5な表示がなされるように
構成されている。なお、l〜jであればPRl”rPR
,jであることはいうまでもない。
次に、第3図は上記IE2図で説明した方形イメージパ
ターン(IPI)(IF鵞)および(IPs)が、PH
I< PR,。
ターン(IPI)(IF鵞)および(IPs)が、PH
I< PR,。
ぐR,なる表示優先度を持つ場合に、上記方形イメージ
パターン(IPs)(IP@)および(IF、)をスク
リーンメモリ部(3)内の特定の位置に転送した結果、
得ることができるスクリーンメモリ部(51の状態を示
す説明図面で、各方形イメージパターンIPiの左上隅
頂点のスクリーンメモリ部(3)内における位置を(α
i、β1)とし、これをスクリーンメモリ部(3)内に
おける方形イメージパターンIPiの位置としたもので
ある。
パターン(IPs)(IP@)および(IF、)をスク
リーンメモリ部(3)内の特定の位置に転送した結果、
得ることができるスクリーンメモリ部(51の状態を示
す説明図面で、各方形イメージパターンIPiの左上隅
頂点のスクリーンメモリ部(3)内における位置を(α
i、β1)とし、これをスクリーンメモリ部(3)内に
おける方形イメージパターンIPiの位置としたもので
ある。
次に、第4図は、上記第2図に示すビットマツプメモリ
部(1)め状態から、上記第6図に示すスクリーンメモ
リ部(6)の状態な生成するために1.上記表示制御部
(2)が保持する上に表示制御情報を具体的に表示した
図面である。
部(1)め状態から、上記第6図に示すスクリーンメモ
リ部(6)の状態な生成するために1.上記表示制御部
(2)が保持する上に表示制御情報を具体的に表示した
図面である。
次に、上述した第2図におけるビットマツプメモリ部(
1)の状態ρ)ら、上記第3図のスクリーンメモリ部(
6)の状態を生成するための表示制御部(2J。
1)の状態ρ)ら、上記第3図のスクリーンメモリ部(
6)の状態を生成するための表示制御部(2J。
およびダイレクトメモリアクセスコントローラ部(4)
の動作を説明する。
の動作を説明する。
すなわち、上記表示制御部(21は、保持する表示制御
情報の表示優先度PH1,PR,、、及びPR,、を調
べ、表示優先度の最も低い方形イメージパターンIP。
情報の表示優先度PH1,PR,、、及びPR,、を調
べ、表示優先度の最も低い方形イメージパターンIP。
から順次、ビットマツプメモリ部(1]からスクリーン
メモリ部(6)への転送を上記ダイレクトメモリアクセ
スコントローラ部(4)に指示するようになされている
。なお、この場合、Pl<P、<P、であるから、まず
方形イメージパターン(IP、)に関する表示制御情報
のうち、上記位置(Xle)’1 )j(hl *V1
)および(αλ、β1)をダイレクトメモリアクセス
コントローラ部<41に与えることにより、このダイレ
クトメモリアクセスコントローラ部(4Jがピットマッ
プメそり部(η内の方形イメージパターン(IPIF/
スクリーンメモリ部(3)内の位置(α1.βl)に転
送するようになされており、この方形イメージパターン
(IPl)の転送完了後1表示制御部(2)が次の方形
イメージパターン(IPI)に関する表示側(至)情報
((xz−)’5)s(busVs)e(α*−A))
をダイレクトメモリアクセスコントローラ部(4)に与
えることによって、ビットマツプメモリ部(1)内の方
形イメージパターン(IP、)がスクリーンメモリ部(
6)内の位置(α茸、β2)に転送されるように構成さ
れている。
メモリ部(6)への転送を上記ダイレクトメモリアクセ
スコントローラ部(4)に指示するようになされている
。なお、この場合、Pl<P、<P、であるから、まず
方形イメージパターン(IP、)に関する表示制御情報
のうち、上記位置(Xle)’1 )j(hl *V1
)および(αλ、β1)をダイレクトメモリアクセス
コントローラ部<41に与えることにより、このダイレ
クトメモリアクセスコントローラ部(4Jがピットマッ
プメそり部(η内の方形イメージパターン(IPIF/
スクリーンメモリ部(3)内の位置(α1.βl)に転
送するようになされており、この方形イメージパターン
(IPl)の転送完了後1表示制御部(2)が次の方形
イメージパターン(IPI)に関する表示側(至)情報
((xz−)’5)s(busVs)e(α*−A))
をダイレクトメモリアクセスコントローラ部(4)に与
えることによって、ビットマツプメモリ部(1)内の方
形イメージパターン(IP、)がスクリーンメモリ部(
6)内の位置(α茸、β2)に転送されるように構成さ
れている。
以上述べたように、上記スクリーンメモリ部(3)にお
いて、すでに転送が完了している方形イメージパターン
(IP、)と重なり合うような位置に方形イメージパタ
ーン(W、)が転送される場合には、その重なり合う部
分のイメージパターンに関しては。
いて、すでに転送が完了している方形イメージパターン
(IP、)と重なり合うような位置に方形イメージパタ
ーン(W、)が転送される場合には、その重なり合う部
分のイメージパターンに関しては。
新たに転送される方形イメージパターン(IPI)のイ
メージパターンが優先され、その部分にすでに存在する
方形イメージパターン(IPt)は、新たに方形イメー
ジパターン(IP、)のそれに置き換えられるようKな
されている。すなわち、重なシ合う部分に関しては、常
に新た忙転送されるイメージパターンが優先されるわけ
モある。このようにして行なわれる方形イメージパター
ン(IP、)の転送完了後は1表示制御部(2)が次の
方形イメージパターン(IP、)tcついて上述した場
合と同様の動作を行なうように構成されており、上述し
た動作にょつて第3図に示すようなスクリーンメモリ部
(5)の状態が生成され、陰極線管(6)の表示画面上
には、重なり合った3個の方形イメージパターンが表示
されるわけである。
メージパターンが優先され、その部分にすでに存在する
方形イメージパターン(IPt)は、新たに方形イメー
ジパターン(IP、)のそれに置き換えられるようKな
されている。すなわち、重なシ合う部分に関しては、常
に新た忙転送されるイメージパターンが優先されるわけ
モある。このようにして行なわれる方形イメージパター
ン(IP、)の転送完了後は1表示制御部(2)が次の
方形イメージパターン(IP、)tcついて上述した場
合と同様の動作を行なうように構成されており、上述し
た動作にょつて第3図に示すようなスクリーンメモリ部
(5)の状態が生成され、陰極線管(6)の表示画面上
には、重なり合った3個の方形イメージパターンが表示
されるわけである。
次に、陰極線管(6)の表示画面変更の一例とし℃上記
第6図に示すスクリーンメモリ部(3)において方形イ
メージパターン(IPs )を消去する場合の表示制御
部(2の動作について説明する。
第6図に示すスクリーンメモリ部(3)において方形イ
メージパターン(IPs )を消去する場合の表示制御
部(2の動作について説明する。
すなわち、第5図は方形イメージパターン(IP冨)
”を消去した結果得られるスクリーンメモリ部
(3)の状態を示す図面で、方形イメージパターン(I
Ps )V消去したとき1表示制御部(21は、第3図
において上記方形イメージパターン(IPm )に覆わ
れて陰極線管(6)の表示画面上に現われていない他方
の方形イメージパターン(IPI)の一部を復元し、第
5図に示すスクリーンメモリ部(3)の状態を生成する
よう罠なされている。
”を消去した結果得られるスクリーンメモリ部
(3)の状態を示す図面で、方形イメージパターン(I
Ps )V消去したとき1表示制御部(21は、第3図
において上記方形イメージパターン(IPm )に覆わ
れて陰極線管(6)の表示画面上に現われていない他方
の方形イメージパターン(IPI)の一部を復元し、第
5図に示すスクリーンメモリ部(3)の状態を生成する
よう罠なされている。
従来のこの種表示装置においては、上述したように、一
方の方形イメージパターン(IP、)の消去に際し、ま
ず1表示制御部(2)がスクリーンメモリ部(3)の内
容のすべてを消去するようになされており、次いで、上
記表示制御部(2)は、自己が保持する表示制御情報の
うち、上記方形イメージパターン(IP、 )に関する
ものを抹消し、新たに他の方形イメージパターン(IP
t)、および(iP、)に関する表示制御情報のみを保
持する。
方の方形イメージパターン(IP、)の消去に際し、ま
ず1表示制御部(2)がスクリーンメモリ部(3)の内
容のすべてを消去するようになされており、次いで、上
記表示制御部(2)は、自己が保持する表示制御情報の
うち、上記方形イメージパターン(IP、 )に関する
ものを抹消し、新たに他の方形イメージパターン(IP
t)、および(iP、)に関する表示制御情報のみを保
持する。
第6図はこのようにして、新たに保持された表示制御情
報を具体的に表示した図面で、上記表示−制御部(2J
が上述した場合と同様の手段にしたがって、方形イメー
ジパターン(IP+)(I烏)を、それぞれビットマツ
プメモリ部(1)からスクリーンメモリ部(3)の所定
の位置に転送することによって、上記第5図に示゛すス
クリーンメモリ部(3;の状態が得られ、上記方形イメ
ージパターン(ip、 >の消去が完了するわけである
が、上記社3図において、方形イメージパターン(lp
、 )に6われてぃない他方のイメージパターン(IP
、)内の一部領域、および方形イメージパターン(IP
m)は、方形イメージパターン(IP、)の消去によっ
て何等影醤を受けないように構成されている。
報を具体的に表示した図面で、上記表示−制御部(2J
が上述した場合と同様の手段にしたがって、方形イメー
ジパターン(IP+)(I烏)を、それぞれビットマツ
プメモリ部(1)からスクリーンメモリ部(3)の所定
の位置に転送することによって、上記第5図に示゛すス
クリーンメモリ部(3;の状態が得られ、上記方形イメ
ージパターン(ip、 >の消去が完了するわけである
が、上記社3図において、方形イメージパターン(lp
、 )に6われてぃない他方のイメージパターン(IP
、)内の一部領域、および方形イメージパターン(IP
m)は、方形イメージパターン(IP、)の消去によっ
て何等影醤を受けないように構成されている。
また、上述した従来の表示装置における方形イメージパ
ターン(IPりの消去においては、スクリーンメモリ部
(31の内容を消去したあとにおいて、新たに方形イメ
ージパターン(IPI)および(IP、)をビットマツ
プメモリ部(1)からスクリーンメモリ部(3)に転送
しており、その結果、方形イメージパターン(IP、)
の消去によって影響を受けない領域の方形イメージパタ
ーンも再度ビットマツプメモリ部(1ンからスクリーン
メモリ部(3)に転送するようになされている。
ターン(IPりの消去においては、スクリーンメモリ部
(31の内容を消去したあとにおいて、新たに方形イメ
ージパターン(IPI)および(IP、)をビットマツ
プメモリ部(1)からスクリーンメモリ部(3)に転送
しており、その結果、方形イメージパターン(IP、)
の消去によって影響を受けない領域の方形イメージパタ
ーンも再度ビットマツプメモリ部(1ンからスクリーン
メモリ部(3)に転送するようになされている。
以上述べたように、従来のこのI表示装置によれば、陰
極線管(61の表示画面の変更に当って、変更する必要
のない領域の方形イメージパターンまでも第1のメモリ
部、すなわちビットマツプメモリ部(ηから、第2のメ
モリ部、すなわちスクリーンメモリ部(3)に転送する
ようになされているため、陰極線管(6)の表示画面の
変更が著しく遅れる欠点がある。
極線管(61の表示画面の変更に当って、変更する必要
のない領域の方形イメージパターンまでも第1のメモリ
部、すなわちビットマツプメモリ部(ηから、第2のメ
モリ部、すなわちスクリーンメモリ部(3)に転送する
ようになされているため、陰極線管(6)の表示画面の
変更が著しく遅れる欠点がある。
この発明は、かかる点に着目してなされたもので、陰極
線管<6)の表示画面の変更に当って、表示制御部(2
)が保持する「表示側(2)情報」、および鷹更踵別」
によって変更が必要なスクリーンメモリ部(3)内の領
域を求め、その領域に対してのみビットマツプメモリ部
(ηから方形イメージパターンを転送するよ5に構成す
ることによって、陰極線管(6)の表示画面の変更をぎ
わめて高速に行なうことができる表示装置を提供しよう
とするものである。
線管<6)の表示画面の変更に当って、表示制御部(2
)が保持する「表示側(2)情報」、および鷹更踵別」
によって変更が必要なスクリーンメモリ部(3)内の領
域を求め、その領域に対してのみビットマツプメモリ部
(ηから方形イメージパターンを転送するよ5に構成す
ることによって、陰極線管(6)の表示画面の変更をぎ
わめて高速に行なうことができる表示装置を提供しよう
とするものである。
すなわち、第7図はこの発明の一実施例を示すものであ
るが、上述した従来のもの(第1図)と同一符号は同一
構成部材につきその説明を省略する。
るが、上述した従来のもの(第1図)と同一符号は同一
構成部材につきその説明を省略する。
(7)は上記表示制御部(2)と、ダイレクトメモリア
クセスコントローラ部(4)との間に挿入され、変更が
必要な第2のメモリ部、すなわちスクリーンメモリ部(
6)内の部分領域を判別する領域判別部で、この領域判
別部(7)は1表示制御部(りから「表示制御情報」と
1−変更種別」とを受は取ったあと、まずこの領域判別
部(7)の処理対象となるスクリーンメモリ部(5)内
の変更範囲を決定するよう罠なされており、更にこの領
域判別部(7)は、スクリーンメモリ部(31内の各方
形イメージノくターンの4頂点の座標を計算し、そして
、こt1v利用してスフ1」−ンメモリ部(6)ヲ、互
いに重なり合わな一1小方形領域に分割するとともに、
更にまた、この領域判別部(力は、陰極線管(6)の表
示画面変更のために、上述した小方形領域のどれを変更
するべきかを判別して、変更すべき小方形領域に関し、
ダイレクトメモリアクセスコントローラ部(4)に、ビ
ットマツプメモリ部(4)からスクリーンメモリ部(3
)へのイメージパターン転送を指示するように構成され
て0る。
クセスコントローラ部(4)との間に挿入され、変更が
必要な第2のメモリ部、すなわちスクリーンメモリ部(
6)内の部分領域を判別する領域判別部で、この領域判
別部(7)は1表示制御部(りから「表示制御情報」と
1−変更種別」とを受は取ったあと、まずこの領域判別
部(7)の処理対象となるスクリーンメモリ部(5)内
の変更範囲を決定するよう罠なされており、更にこの領
域判別部(7)は、スクリーンメモリ部(31内の各方
形イメージノくターンの4頂点の座標を計算し、そして
、こt1v利用してスフ1」−ンメモリ部(6)ヲ、互
いに重なり合わな一1小方形領域に分割するとともに、
更にまた、この領域判別部(力は、陰極線管(6)の表
示画面変更のために、上述した小方形領域のどれを変更
するべきかを判別して、変更すべき小方形領域に関し、
ダイレクトメモリアクセスコントローラ部(4)に、ビ
ットマツプメモリ部(4)からスクリーンメモリ部(3
)へのイメージパターン転送を指示するように構成され
て0る。
第8図は、上述した領域判別部(力の動作を説明するた
めのフローチャートで、上記第3図に示すスクリーン−
メモリ部(3)の状態において、方形イメージパターン
(IP*)を消去した場合の領域判別部(力の動作を示
している。
めのフローチャートで、上記第3図に示すスクリーン−
メモリ部(3)の状態において、方形イメージパターン
(IP*)を消去した場合の領域判別部(力の動作を示
している。
すなわち、第8図におけるステップ(8)におしSで、
領域判別部(力は1表示制御部(2)から、「表示制御
情報」と、「変更種別」とを受は取り、上述した変更範
囲を決定するようになされており、この場合、方形イメ
ージパターン(Ih )の消去であるから、変更範囲は
、 α24Aくα2+h2 β、、<8<β、十v2 を満足させる点(A、B )によって決定される範囲と
なる。
領域判別部(力は1表示制御部(2)から、「表示制御
情報」と、「変更種別」とを受は取り、上述した変更範
囲を決定するようになされており、この場合、方形イメ
ージパターン(Ih )の消去であるから、変更範囲は
、 α24Aくα2+h2 β、、<8<β、十v2 を満足させる点(A、B )によって決定される範囲と
なる。
次に、第8図におけるステップ(9)においては、表示
制御情報からスクリーンメモリ部(3)内の各方形イメ
ージパターンの4頂点の座標を計算し、これによってス
クリーンメモリ部(6)を互いに重なり合わない小方形
領域に分割するようになされてし・るが、この場合、領
域判別部(7)は、上記各小方形領域のスクリーンメモ
リ部(3)内における位置−およびそのサイズを保持す
るようになされている。
制御情報からスクリーンメモリ部(3)内の各方形イメ
ージパターンの4頂点の座標を計算し、これによってス
クリーンメモリ部(6)を互いに重なり合わない小方形
領域に分割するようになされてし・るが、この場合、領
域判別部(7)は、上記各小方形領域のスクリーンメモ
リ部(3)内における位置−およびそのサイズを保持す
るようになされている。
さらに、この領域判別部(7]はスクリーンメモリ部(
6)内の各方形イメージパタニンの4頂点の座標に関し
、まず、それぞれのα座標、値のみを判別し、同一のα
座標値が2個以上存在する場合にはその中の1個のみを
判別して、他のものは無視するようになされている。
6)内の各方形イメージパタニンの4頂点の座標に関し
、まず、それぞれのα座標、値のみを判別し、同一のα
座標値が2個以上存在する場合にはその中の1個のみを
判別して、他のものは無視するようになされている。
以上述べたようにして領域判別部(力によって判別され
たα座標値の総数をm個とし、また、各頂点座標のβ座
標値の総数をn個としたとき、この領域判別部(7)は
、これらm個のα座標値と、n個のβ座標値とを用いて
スクリーンメモ1】部(6)を(m+1 )x(1+1
)個の互いに重なり合わな(・小方形領域に分割し、
これらのスクリーンメモI)部(3)内における位置と
、サイズとを保持するようになされ。
たα座標値の総数をm個とし、また、各頂点座標のβ座
標値の総数をn個としたとき、この領域判別部(7)は
、これらm個のα座標値と、n個のβ座標値とを用いて
スクリーンメモ1】部(6)を(m+1 )x(1+1
)個の互いに重なり合わな(・小方形領域に分割し、
これらのスクリーンメモI)部(3)内における位置と
、サイズとを保持するようになされ。
ている。
そして、上記スクリーンメモ11部(3j内におして、
α軸方向で、k番目(k=1.2.・・・・・・m+1
)、さらに、β軸方向で2番目(/、−1,2,・・・
・・・n+1)に位置する上記小方形領域なrsPjJ
と呼び、そのスクIJ−ンメモリ部(3)内における位
置なrpj、qjJ、そしてサイズなrrj、1ljJ
とする。ただし、上記j=(1−1) (yyz+1
)+にとする。
α軸方向で、k番目(k=1.2.・・・・・・m+1
)、さらに、β軸方向で2番目(/、−1,2,・・・
・・・n+1)に位置する上記小方形領域なrsPjJ
と呼び、そのスクIJ−ンメモリ部(3)内における位
置なrpj、qjJ、そしてサイズなrrj、1ljJ
とする。ただし、上記j=(1−1) (yyz+1
)+にとする。
次に、第9図は、上記第6図に示すスクIJ−ンメモリ
部(6)の状態における各方形イメージノくターン(I
P、、IP、、およびIP、)の4頂点の座標を示す1
面であり、また、第10図は上述した状態にお(Sて−
領域判別部(7)が上記手順にしたがってスクリーンメ
モリ部+31を小方形領域に分割した状態を示す図面で
、上記m = n = 6によシスクリーンメモリ部(
3)が49個の小方形領域に分割さねており、この第1
0図中、I″sPJはα軸方向で5番目、そしてβ軸方
向で6番目に位置する小方形領域を示し、その位置、お
よびサイズは次の通りである。
部(6)の状態における各方形イメージノくターン(I
P、、IP、、およびIP、)の4頂点の座標を示す1
面であり、また、第10図は上述した状態にお(Sて−
領域判別部(7)が上記手順にしたがってスクリーンメ
モリ部+31を小方形領域に分割した状態を示す図面で
、上記m = n = 6によシスクリーンメモリ部(
3)が49個の小方形領域に分割さねており、この第1
0図中、I″sPJはα軸方向で5番目、そしてβ軸方
向で6番目に位置する小方形領域を示し、その位置、お
よびサイズは次の通りである。
(P2Om q弱)=(α1.β*+V*>(r4os
8m)=(α鵞+h*−α3.β+Vm /l Vz)
次に、m8図の70チヤートにおけるステップ(10)
において、領域判別部(7)は処理対象となっている方
形イメージパターン(IPt)の表示優先度(PRl、
)を表示制御情報から取り゛出し、別途保持するiとも
に、上記表示制御情報から上記方形イメージパターンに
関する情報を抹消し、その結果を新たな表示制御情報と
してこの発明にかかる領域判別部(7)に保持させるよ
うになされている。
8m)=(α鵞+h*−α3.β+Vm /l Vz)
次に、m8図の70チヤートにおけるステップ(10)
において、領域判別部(7)は処理対象となっている方
形イメージパターン(IPt)の表示優先度(PRl、
)を表示制御情報から取り゛出し、別途保持するiとも
に、上記表示制御情報から上記方形イメージパターンに
関する情報を抹消し、その結果を新たな表示制御情報と
してこの発明にかかる領域判別部(7)に保持させるよ
うになされている。
次に第8図の70−チャートにおけるステップ(11)
においては、初期条件として、制御変数jを四にし、ま
た、ステップ(12)においては制御変数j+1を断念
にjとする。更に、ステップ(16)においては、上記
小方形領域rsI)jJが上記ステップ(8)において
決定された変数範囲に含まわるか、否かを判定し、含ま
れておれば、次段のステップ(14)に進み、また、含
まれていないときは、ステップ(19)に進むよう釦な
されており、このような判定作業は、たとえば次の要領
で行なわれる。
においては、初期条件として、制御変数jを四にし、ま
た、ステップ(12)においては制御変数j+1を断念
にjとする。更に、ステップ(16)においては、上記
小方形領域rsI)jJが上記ステップ(8)において
決定された変数範囲に含まわるか、否かを判定し、含ま
れておれば、次段のステップ(14)に進み、また、含
まれていないときは、ステップ(19)に進むよう釦な
されており、このような判定作業は、たとえば次の要領
で行なわれる。
α茸≦謙j、かつpj+rj≦q!+l1m5かつ1g
4QJかつqj+sj4鳥+V、のとき1 小方形領域rspjJは変更範囲に含まれ、これ以外の
ときは含まれないように構成されている。
4QJかつqj+sj4鳥+V、のとき1 小方形領域rspjJは変更範囲に含まれ、これ以外の
ときは含まれないように構成されている。
次に、第8図の70−チャートにおけるステップ(14
)においてはスクリーンメモリ部(6)内の方形イメー
ジパターン(IPl)のうち、小方形領域USpiJを
含み、かつ、もつとも表示優先度の高い方形イメージパ
ターンを決定し、これを方形イメージパターン(IPa
)とし、さらに、上記ステップ(10)で保持された
新たな表示制御情報において、表示優先度の高い方形イ
メージパターンから順番にその位置、サイズを取り出し
、下記条件にしたがって。
)においてはスクリーンメモリ部(6)内の方形イメー
ジパターン(IPl)のうち、小方形領域USpiJを
含み、かつ、もつとも表示優先度の高い方形イメージパ
ターンを決定し、これを方形イメージパターン(IPa
)とし、さらに、上記ステップ(10)で保持された
新たな表示制御情報において、表示優先度の高い方形イ
メージパターンから順番にその位置、サイズを取り出し
、下記条件にしたがって。
その方形イメージパターンが上記小方形領域(5)Jを
含むかどうかを判定するようになされている。
含むかどうかを判定するようになされている。
すなわち、
αl乙pj、かつpj+rj乙α量+hi、かつβ14
qj、かつqj+sj4βt+vi のとき、方形イ
メージパターン(IPi)は小方形領域rspjJを含
み、これ以外のときは含まない。
qj、かつqj+sj4βt+vi のとき、方形イ
メージパターン(IPi)は小方形領域rspjJを含
み、これ以外のときは含まない。
そして、小方形領域r8pJJを含むと最初に判定され
た方形イメージパターン(IPi )を(IPa )と
するが、小方形領域rspjJが何れの方形イメージパ
ターンにも含まれない場合もあり、このようなときには
、「方形イメージパターン(IPa)を決定することが
できなかった」という情報を領域判別部(7)罠保持す
るようKなされている。そして、上記ステップ(10)
で得られた新たな表示制御情報には、他の方形イメージ
パターン(IP、)と(IPs)に関する情報があるた
め、小方形領域rspjJが、方形イメージパターン(
IP、)と(IP、)の何れにも含まれるときには、P
R5m > PRllであることによって、IPa=I
Psと決定するわけである。
た方形イメージパターン(IPi )を(IPa )と
するが、小方形領域rspjJが何れの方形イメージパ
ターンにも含まれない場合もあり、このようなときには
、「方形イメージパターン(IPa)を決定することが
できなかった」という情報を領域判別部(7)罠保持す
るようKなされている。そして、上記ステップ(10)
で得られた新たな表示制御情報には、他の方形イメージ
パターン(IP、)と(IPs)に関する情報があるた
め、小方形領域rspjJが、方形イメージパターン(
IP、)と(IP、)の何れにも含まれるときには、P
R5m > PRllであることによって、IPa=I
Psと決定するわけである。
次に、m8図のフローチャートにおけるステップ(15
)においては、上記ステップ(14)の結果をチェック
し、方形イメージパターン(IPa)が決定されておれ
ば、ステップ(17)に進み、また、決定されていなけ
ればステップ(16)に進むようになされている。
)においては、上記ステップ(14)の結果をチェック
し、方形イメージパターン(IPa)が決定されておれ
ば、ステップ(17)に進み、また、決定されていなけ
ればステップ(16)に進むようになされている。
さらに、ステップ(16)においては、小方形領域rs
pjJを含む方形イメージパターンが存在しないことか
ら、領域判別部(力は、ダイレクトメモリアクセスコン
トローラ部(4)に対して小方形領域(ト)piJのイ
メージパターンを背景イメージパターン(何れも表示し
ないイメージパターン)とするように指示し、このあと
、ステップ(19)に進むようになされている。
pjJを含む方形イメージパターンが存在しないことか
ら、領域判別部(力は、ダイレクトメモリアクセスコン
トローラ部(4)に対して小方形領域(ト)piJのイ
メージパターンを背景イメージパターン(何れも表示し
ないイメージパターン)とするように指示し、このあと
、ステップ(19)に進むようになされている。
次に第8図の70−チャートにおけるステップ(17)
においては、上記方形イメージパターン(IPa)の表
示優先度1”PllaJと、上記ステップ(10)にお
い〜て別途保持され、そして処理対象となっている方形
イメージパターンの表示優先度1′1)Rblとを比較
し、もし、PR,a>PR,bであれば、小方形領域r
splの変更が不要やあると判断し、ステップ(19)
に進むようになされている。しかしながら、逆にPRa
<PR,b であれば、小方形領域[5pjJの変更が
必要であると判断し、ステップ(18)に進むようにな
されている。なお、上記ステップ(10)で得られた新
たな表示制量情報には告示優先度1”PR,bJが存在
しないから、PR,a=PR,bという場合はあり得な
いこと・はいうまでもない。さらに、上述した一実施例
の場合は、 PRb=PR1* # PRa−PR1,またはPR3
であり、そして、PRll <PR4<PRsであるか
ら、PR5L=PR,lのときには、小方形領域r8p
jJの変更が不要と判断され、また。
においては、上記方形イメージパターン(IPa)の表
示優先度1”PllaJと、上記ステップ(10)にお
い〜て別途保持され、そして処理対象となっている方形
イメージパターンの表示優先度1′1)Rblとを比較
し、もし、PR,a>PR,bであれば、小方形領域r
splの変更が不要やあると判断し、ステップ(19)
に進むようになされている。しかしながら、逆にPRa
<PR,b であれば、小方形領域[5pjJの変更が
必要であると判断し、ステップ(18)に進むようにな
されている。なお、上記ステップ(10)で得られた新
たな表示制量情報には告示優先度1”PR,bJが存在
しないから、PR,a=PR,bという場合はあり得な
いこと・はいうまでもない。さらに、上述した一実施例
の場合は、 PRb=PR1* # PRa−PR1,またはPR3
であり、そして、PRll <PR4<PRsであるか
ら、PR5L=PR,lのときには、小方形領域r8p
jJの変更が不要と判断され、また。
PR,a=PR1sのときには、小方形領域r8pjJ
の変更が必要と判断されるわけである。
の変更が必要と判断されるわけである。
次に、第8図のフローチャートにおけるステップ(18
)においては、小方形−域rspjJに対応するビット
マツプメモリ部(1)の方形領域を以下のように決定し
、上記方形領域のイメージパターンを小方形領域r8p
jJに転送するように、ダイレクトメモリアクセスコン
トローラ部(4)に指示するようになされている。
)においては、小方形−域rspjJに対応するビット
マツプメモリ部(1)の方形領域を以下のように決定し
、上記方形領域のイメージパターンを小方形領域r8p
jJに転送するように、ダイレクトメモリアクセスコン
トローラ部(4)に指示するようになされている。
次に、第11図は、小方形領域rspjJ、方形イメー
ジパターン(IPa)、および小方形領域rsI)jJ
に対応するビットマツプメモリ部(1)上の方形領域の
位置関係を示す説明図面で、この第11図中、(20)
は小方形領域rspjJに対応するビットマツプメモリ
部(η上の方形領域セ、この第11図に示す位置関係か
ら、上記領域判別部(71は、小方形領域r8pjJに
対応するビットマツプメモリ部(1)上、の方形領域の
位置を(pj−αa+x&* qj−β51+ya)と
し、また、サイズを(rj、sj)と決定し、これらを
ダイレクトメモリアクセスコントローラ部(4)に指示
するようになされており、上述した一実施例においては
、IPa=ip1.またはIP富である。
ジパターン(IPa)、および小方形領域rsI)jJ
に対応するビットマツプメモリ部(1)上の方形領域の
位置関係を示す説明図面で、この第11図中、(20)
は小方形領域rspjJに対応するビットマツプメモリ
部(η上の方形領域セ、この第11図に示す位置関係か
ら、上記領域判別部(71は、小方形領域r8pjJに
対応するビットマツプメモリ部(1)上、の方形領域の
位置を(pj−αa+x&* qj−β51+ya)と
し、また、サイズを(rj、sj)と決定し、これらを
ダイレクトメモリアクセスコントローラ部(4)に指示
するようになされており、上述した一実施例においては
、IPa=ip1.またはIP富である。
次に%第8図の70−チャートにおけるステップ(19
)においては、すべ、ての小方形領域rspjJに対し
て処理を行なったか、どうか、また、(jlが(m+1
)x(m+1 )に達したかどうかにより判定し、j
”r (m+1 )X(n+1 )のとぎにはr8pj
十月へ処理な進めるため、ステップ(12)に進み−j
=(”+1)X(n+1)のときには処理を終了するよ
うになされており、上述した一実施例においては、(7
7!+1 )X(n+1 )−49である。
)においては、すべ、ての小方形領域rspjJに対し
て処理を行なったか、どうか、また、(jlが(m+1
)x(m+1 )に達したかどうかにより判定し、j
”r (m+1 )X(n+1 )のとぎにはr8pj
十月へ処理な進めるため、ステップ(12)に進み−j
=(”+1)X(n+1)のときには処理を終了するよ
うになされており、上述した一実施例においては、(7
7!+1 )X(n+1 )−49である。
次に第12図は、第3図に示すスクリーンメモリ部の状
態において、方形イメージパターン(IP、)を消去し
た場合に、この発明の表示装置によって変更されるスク
リーンメモリ部(3)の領域を示す説明図面で、このf
412図中、(21)の斜線部が変更される領域である
。
態において、方形イメージパターン(IP、)を消去し
た場合に、この発明の表示装置によって変更されるスク
リーンメモリ部(3)の領域を示す説明図面で、このf
412図中、(21)の斜線部が変更される領域である
。
以上述べたように、この発明の表示装置によれば、陰極
線管(6)の表示画面の変更に際し、スクリーンメモリ
部(6)内の必要最小限度の部分のみを変更するように
しているため、表示画面変更のためにビットマツプメモ
リ部(1)からスクリーンメモリ部(3Jへ転送するイ
メージパターンのデータ量が著しく減少し、表示画面の
変更をぎゎめて高速に行なうことが°できる優れた効果
を有するものである。
線管(6)の表示画面の変更に際し、スクリーンメモリ
部(6)内の必要最小限度の部分のみを変更するように
しているため、表示画面変更のためにビットマツプメモ
リ部(1)からスクリーンメモリ部(3Jへ転送するイ
メージパターンのデータ量が著しく減少し、表示画面の
変更をぎゎめて高速に行なうことが°できる優れた効果
を有するものである。
第1図〜第6図は、従来のこの種表示装置を示すもので
、第1図は表示装置のブロック図、第2図はビットマツ
プメモリ部内に3個め方形イメージパターンが保持され
ている状態を示す説明図。 第6図はスクリーンメモリ部内に3個の方形イメージパ
ターンが保持されている状態を示す説明図、第4図は表
示制御部に保持されている表示側8情報を具体的に表現
した説明図、第5図は6個の方形イメージパターンのう
ち1個が消去されたとぎのスクリーンメモリ部の説明図
、第6図は表示側(至)清報を具体的に表現した説明図
である。第7図〜Mg12図は何れもこの発明の一実施
例を示すもので、第7図はブロック図、第8図はこの発
明にかかる領域判別部のフローチャート、第9図はスク
リーンメモリ部内の3個の方形イメージパターンの座標
を示す説明図、913図は領域判別部によって分割され
たスクリーンメモリ部の状態を示す説明図、第11図は
ビットマツプメモリ部内とスクリーンメモリ部内の方形
領域の位置関係を示す説明図、第12図は変更されたス
クリーンメモリ部の領域を示す説明図である。 図面中、(1)はビットマツプメモリ部、(21は表示
器間部、(3)はスクリーンメモリ部、(4)はダイレ
クトメモリアクセスコントローラ部、 (51はビデオ
制例部、(6)は陰極線管、(7)は領域判別部である
。なお−図中同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 第 1 口 第2図 工P2 第3図 P3 第4図 第5図 べ P2 第6図 第7図 第8図 第11図 SPJ 第12図 / IP+
、第1図は表示装置のブロック図、第2図はビットマツ
プメモリ部内に3個め方形イメージパターンが保持され
ている状態を示す説明図。 第6図はスクリーンメモリ部内に3個の方形イメージパ
ターンが保持されている状態を示す説明図、第4図は表
示制御部に保持されている表示側8情報を具体的に表現
した説明図、第5図は6個の方形イメージパターンのう
ち1個が消去されたとぎのスクリーンメモリ部の説明図
、第6図は表示側(至)清報を具体的に表現した説明図
である。第7図〜Mg12図は何れもこの発明の一実施
例を示すもので、第7図はブロック図、第8図はこの発
明にかかる領域判別部のフローチャート、第9図はスク
リーンメモリ部内の3個の方形イメージパターンの座標
を示す説明図、913図は領域判別部によって分割され
たスクリーンメモリ部の状態を示す説明図、第11図は
ビットマツプメモリ部内とスクリーンメモリ部内の方形
領域の位置関係を示す説明図、第12図は変更されたス
クリーンメモリ部の領域を示す説明図である。 図面中、(1)はビットマツプメモリ部、(21は表示
器間部、(3)はスクリーンメモリ部、(4)はダイレ
クトメモリアクセスコントローラ部、 (51はビデオ
制例部、(6)は陰極線管、(7)は領域判別部である
。なお−図中同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 第 1 口 第2図 工P2 第3図 P3 第4図 第5図 べ P2 第6図 第7図 第8図 第11図 SPJ 第12図 / IP+
Claims (4)
- (1)複数の方形イメージパターンを保持する第1のメ
モリ部と、陰極線管の表示画面のドラ)K対応してイメ
ージパターンを記憶する第2のメモリ部と、上記g1と
第2のメモリ部間に挿入され、上記第1のメモリ部内の
所定の方形イメージパターンを上記第2のメモリ部内の
所定の位置に転送するダイレクトメモリアクセスコント
ローラ部と。 表示制御情報を保持する表示制御部と、特定のタイミン
グにしたがって上記第2のメモリ部から読み出した表示
パターンからビデオ信号を発生させるビデオ制御部を有
するものにおいて、上記ダイレクトメモリアクセスコン
4o−ラ部と表示制御部との間に、この表示制御部が保
持する表示制御情報、および変更種別によって変更が必
要な上記第2のメモリ部内の領域を求め、その領域に対
してのみ上記第1のメモリ部から方形イメージパターン
を転送する領域判別部を設けたことを特徴とする表示装
置。 - (2)It!1のメモリ部として、ビットマツプメモリ
部を用いたことを特徴とする特許請求の範囲第1項記載
の表示装置。 - (3)第2のメモリ部として、スクリーンメモリ部を用
いたことを特徴とする特許請求の範囲第1項記載の表示
装置。 - (4)領域判別部は1表示変更のために変更されるべき
第2のメモリ部内の方形領域と、この方形領域に対応す
る第1のメモリ部内の方形領域を表示制御情報および変
更種別から決定し、第1のメモリ部内の方形領域から第
2のメモリ部の方形領域への方形イメージパターンの転
送を、ダイレクトメモリアクセスコントローラ部に指示
するように構成したことを特徴とする特許請求の範囲第
1項記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58036822A JPS59162588A (ja) | 1983-03-07 | 1983-03-07 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58036822A JPS59162588A (ja) | 1983-03-07 | 1983-03-07 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59162588A true JPS59162588A (ja) | 1984-09-13 |
JPH0318191B2 JPH0318191B2 (ja) | 1991-03-11 |
Family
ID=12480443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58036822A Granted JPS59162588A (ja) | 1983-03-07 | 1983-03-07 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59162588A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61258289A (ja) * | 1985-05-13 | 1986-11-15 | キヤノン株式会社 | 画像処理装置 |
JPS62247474A (ja) * | 1986-03-19 | 1987-10-28 | Fujitsu Ltd | マルチウィンドウ表示制御装置 |
JPS62266589A (ja) * | 1986-05-14 | 1987-11-19 | オリンパス光学工業株式会社 | 表示画像管理装置 |
JPS62298882A (ja) * | 1986-06-16 | 1987-12-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | マルチ・ウィンドウ表示システム |
JPH0659662A (ja) * | 1993-03-24 | 1994-03-04 | Canon Inc | 表示制御装置及び方法 |
JPH06161957A (ja) * | 1992-09-15 | 1994-06-10 | Internatl Business Mach Corp <Ibm> | ワークステーション |
WO2007029323A1 (ja) * | 2005-09-08 | 2007-03-15 | Mitsubishi Denki Kabushiki Kaisha | レンダリング表示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58189688A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
-
1983
- 1983-03-07 JP JP58036822A patent/JPS59162588A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58189688A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61258289A (ja) * | 1985-05-13 | 1986-11-15 | キヤノン株式会社 | 画像処理装置 |
JPS62247474A (ja) * | 1986-03-19 | 1987-10-28 | Fujitsu Ltd | マルチウィンドウ表示制御装置 |
JPH0521249B2 (ja) * | 1986-03-19 | 1993-03-23 | Fujitsu Ltd | |
JPS62266589A (ja) * | 1986-05-14 | 1987-11-19 | オリンパス光学工業株式会社 | 表示画像管理装置 |
JPS62298882A (ja) * | 1986-06-16 | 1987-12-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | マルチ・ウィンドウ表示システム |
JPH06161957A (ja) * | 1992-09-15 | 1994-06-10 | Internatl Business Mach Corp <Ibm> | ワークステーション |
JPH0659662A (ja) * | 1993-03-24 | 1994-03-04 | Canon Inc | 表示制御装置及び方法 |
WO2007029323A1 (ja) * | 2005-09-08 | 2007-03-15 | Mitsubishi Denki Kabushiki Kaisha | レンダリング表示装置 |
JPWO2007029323A1 (ja) * | 2005-09-08 | 2009-03-12 | 三菱電機株式会社 | レンダリング表示装置 |
JP4924427B2 (ja) * | 2005-09-08 | 2012-04-25 | 三菱電機株式会社 | レンダリング表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0318191B2 (ja) | 1991-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0355832B2 (ja) | ||
JPS59162588A (ja) | 表示装置 | |
US6005572A (en) | Display unit having plurality of frame buffers | |
JPS61163383A (ja) | 情報処理装置 | |
JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
JPS59214944A (ja) | 図形出力端末装置 | |
JPH06186948A (ja) | 画像表示方法 | |
JPS6035075B2 (ja) | Crt表示装置 | |
JPS59152779A (ja) | 画像デ−タ伝送方式 | |
JPS62192865A (ja) | 図形表示装置 | |
JPS58146931A (ja) | デイスプレイ装置 | |
JPS6231892A (ja) | ビツトマツプメモリ操作回路 | |
JPS58208782A (ja) | 表示制御装置 | |
JPS60232597A (ja) | 表示装置 | |
JPS59102286A (ja) | グラフイツク・デイスプレイのカ−ソル発生回路 | |
JPH0373071A (ja) | 情報処理装置 | |
JPS60128493A (ja) | 表示制御方式 | |
JPS63142390A (ja) | 表示装置 | |
JPH0578852B2 (ja) | ||
JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
JPS6010295A (ja) | 画像表示方式 | |
JPS6165372A (ja) | ベクトル展開方式 | |
JPS61123873A (ja) | デ−タ転送制御回路 | |
JPS6389926A (ja) | 表示装置 | |
JPS61169886A (ja) | 文字・図形表示方法 |