JPS59161030A - Manufacture of semiconductor wafer - Google Patents
Manufacture of semiconductor waferInfo
- Publication number
- JPS59161030A JPS59161030A JP112184A JP112184A JPS59161030A JP S59161030 A JPS59161030 A JP S59161030A JP 112184 A JP112184 A JP 112184A JP 112184 A JP112184 A JP 112184A JP S59161030 A JPS59161030 A JP S59161030A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- semiconductor wafer
- photomask
- element pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 abstract 1
- 230000000007 visual effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 40
- 238000000206 photolithography Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は半導体ウェハの製造方法に関するものである
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing semiconductor wafers.
第１図（ａ） 、 （ｂ）に従来の半導体ウェハ製造用
フォトマスクと、このフォトマスクによって形成された
素子パターンをもつ半導体ウェハとを示しである。すな
わち、これらの第１図（ａ） 、 （ｂ）において、（
１）はフォトマスクであり、そのマスク面には複数の微
細に描かれた素子パターンチップ（２）が連続して配置
されている。また（３）はウェハであり、このウェハ（
８）には公知のように必要な処理が施され、前記フォト
マスク（１）を使用し、所定の焼付けなどの処理を行な
うことによって、その面上に前記素子パターンチップ（
２）に対応した個々の素子パターンチップ（４）を同時
に形成させて構成する。FIGS. 1(a) and 1(b) show a conventional photomask for manufacturing semiconductor wafers and a semiconductor wafer having an element pattern formed by this photomask. That is, in these Figures 1(a) and (b), (
1) is a photomask, and a plurality of finely drawn element pattern chips (2) are successively arranged on the mask surface. Also, (3) is a wafer, and this wafer (
8) is subjected to necessary processing in a known manner, and by using the photomask (1) and performing a prescribed process such as baking, the element pattern chip (8) is printed on its surface.
The individual element pattern chips (4) corresponding to 2) are formed simultaneously.
ここで半導体ウェハ製造時の写真製版工程に使用される
フォトマスク（１）には、一般に製造しよう−。Here, let us generally manufacture a photomask (1) used in a photolithography process during the manufacture of semiconductor wafers.
とする半導体素子の名称、゛記号および各フォトマスク
の使用順を表わす記号などの、いわゆるマスク名称（５
）が各素子パターンチップ外に表示されており、このマ
スク名称（５）はウェハ（２）内に焼付けられないよう
になっている。The so-called mask name (5
) is displayed outside each element pattern chip, and this mask name (5) is prevented from being printed into the wafer (2).
そして、通常はこのマスク名称（５）によって、どのフ
ォトマスク（１）を使用するかの判断がなされるために
、写真製版工程で作業を継続する限りは、特に問題を生
じないが、例えばこの写真製版工程で一時作業を中断し
たのちに、あらためて再開するような場合とか、あるい
は第三者からみた場合に、得られるウェハ（８）上の素
子パターンチップ（４）が、果して所定のフォトマスク
（１）の素子パターン（２）によるものかどうかを識別
しようとしても、必要な処理を施したのちのウェハ（８
）の素子パターンチップ（４）が、極めて微細であるた
めに、目視するだけでは到底確認できるものではなく、
あらためて顕微鏡などでいちいち観察しなければならな
いものであった。Normally, this mask name (5) is used to determine which photomask (1) to use, so as long as the work continues in the photolithography process, no particular problem arises. When the photolithography process is temporarily interrupted and then restarted, or when viewed from a third party, it is difficult to see whether the element pattern chip (4) on the resulting wafer (8) will fit into the predetermined photomask. Even if you try to identify whether it is due to the element pattern (2) of (1), it is difficult to identify whether it is due to the element pattern (2) of (1) or not.
) element pattern chip (4) is so minute that it cannot be confirmed just by visual inspection.
It was necessary to observe each time again using a microscope.
従ってこのために、たとえ共に同じような半導体素子、
例えばメモリ素子であっても、その１機能が異なるもの
、例えば読出し専用のリード・オンリー・メモリ、いわ
ゆるＲＯＭと、読出し書込み可能なランダム・アクセス
・メモリ、いわゆるＲＡＭとで、使用するフォトマスク
が２種類以上存在する場合には、どの素子パターンが焼
付けられているのか判断できない不便さがあり、これを
いちいち顕微鏡で確認していたのでは、作業上非常に煩
雑さが増して好ましくなく、能率向上および混用防止の
点からも簡単に視認することのできる手段が望まれると
ころである。Therefore, for this purpose, even if both similar semiconductor elements,
For example, even in the case of memory devices, two types of photomasks are used for different functions, such as a read-only memory (ROM) and a random access memory (RAM) that can be read and written. If there are more than one type of element pattern, there is the inconvenience of not being able to determine which element pattern has been printed, and if this were to be checked one by one using a microscope, the work would become very complicated, which would be undesirable, and efficiency would be improved. Also, from the viewpoint of preventing mixed use, a means that can be easily recognized is desired.
この発明はこのような要望を満足させるために、半導体
ウェハの任意の位置に対向して配設された基板保持具に
所定の情報が描かれた基板を着脱可能に装着して、上記
半導体ウェハの任意の位置のみに上記所定の情報からな
る表示パターンを形成するようにして、ウェハ上に素子
パターンと情報パターンとを形成させるようにし、使用
されたフォトマスクを目視によって判別できるようにし
たものである。In order to satisfy such a demand, the present invention attaches and detaches a substrate on which predetermined information is drawn to a substrate holder disposed facing an arbitrary position of the semiconductor wafer, and then attaches the substrate on which the semiconductor wafer is attached. A display pattern consisting of the predetermined information is formed only at an arbitrary position of the wafer, so that an element pattern and an information pattern are formed on the wafer, so that the used photomask can be visually identified. It is.
以下この発明の実施例につき、第２図ないし第８図を参
照して詳細に説明する。Embodiments of the present invention will be described in detail below with reference to FIGS. 2 to 8.
第２図（ａ） 、 （ｂ）は半導体ウェハに表示パター
ンを形成する場合の一例を示すものであり、第２図（ａ
）は半導体ウェハ製造用フォトマスクを示し、第２図（
ｂ）はこのフォトマスクによって形成された素子パター
ンをもつ半導体ウェハとを示しである。この第２図（ａ
） 、 （ｂ）において前記第１図と同一符号は同一ま
たは相当部分を表わしており、この例では、フォトマス
ク（１）のマスク面に描かれている素子パターンチップ
（２）のうち、相互に隣接する必要最小限個数の素子パ
ターンチップ、特にウェハ（２）上での製造歩留りの悪
い周辺部分相当のチップ（４）に対応する素子パターン
チップを選択して、この素子パターンを表示パターン（
６）としたものである。FIGS. 2(a) and 2(b) show an example of forming a display pattern on a semiconductor wafer, and FIG.
) shows a photomask for semiconductor wafer manufacturing, and Fig. 2 (
b) shows a semiconductor wafer having an element pattern formed by this photomask. This figure 2 (a
), (b), the same reference numerals as those in FIG. 1 represent the same or corresponding parts. Select the required minimum number of element pattern chips adjacent to the wafer (2), especially the element pattern chips corresponding to the chips (4) corresponding to the peripheral portion of the wafer (2) where the manufacturing yield is poor, and display this element pattern as the display pattern (
6).
従ってこの素子および表示部々のパターン（２）オよび
（６）を有するフォトマスク（１）を用いることにより
、ウェハ（２）上には本来の素子パターンチップ（４）
のほかに、表示部（７）が形成されることとなり、この
表示部（７）によってウェハ（２）を−目で容易に識別
し得るのである。そして前記フィトマスク（１）上の表
示パターン（６）を、各々に異なるパターンとしておけ
ば、２種類以上のウェハ（８）がある場合にも、これら
のパターンをもつフォトマスク（１）を適用してその識
別が可能となるのである。Therefore, by using a photomask (1) having patterns (2), O and (6) of this element and display portion, the original element pattern chip (4) can be seen on the wafer (2).
In addition to this, a display section (7) is formed, and the wafer (2) can be easily identified by the display section (7). If the display patterns (6) on the phytomask (1) are set to different patterns, the photomask (1) having these patterns can be applied even when there are two or more types of wafers (8). This makes it possible to identify them.
次表に１つの具体例として、前記したＲＯＭまたはＲＡ
Ｍを形成したウェハ（８）を識別する場合のフォトマス
ク（１）に与える表示パターン（６）の態様を示しであ
る。The following table shows one specific example of the above-mentioned ROM or RA
This figure shows the display pattern (6) given to the photomask (1) when identifying the wafer (8) on which M is formed.
通常、ウェハの製造に際しては、その表面部あるいは表
面層に所定の写真蝕刻法を数回に亘り繰り返して実施す
ることにより、最終的に所望の素子パターンチップを形
成する方法が採用される。Normally, when manufacturing a wafer, a method is employed in which a predetermined photolithography process is repeatedly performed on the surface portion or surface layer of the wafer several times to finally form a desired element pattern chip.
すなわち、前記表は組合わせＩおよび■共に各々８工程
で異なるマスクを用いてウェハを製造する場合の例であ
り、かつその写真製版工程ではネガ型レジストを使用す
るとしたものである。そして前記表で８Ａ工程の素子パ
ターンチップが形成されたウェハを判別しようとする場
合、８Ａ工程のフォトマスクにマスク名称を表示してお
けば、次工程以後の処理においてもマスク名称を識別し
ながら作業することができる。That is, the table above is an example in which wafers are manufactured using different masks in eight steps for both combinations I and (2), and a negative resist is used in the photolithography process. When trying to identify the wafer on which the element pattern chip of the 8A process is formed using the above table, if the mask name is displayed on the photomask of the 8A process, the mask name can be identified even in the subsequent processes. able to work.
また前記表に示した組合わせＩおよびｎの場合に示すフ
ォトマスク（１）を第８図（ａ） 、 （ｂ） 、 （
ｃ）および第４図（ａ） 、 （ｂ） 、 （ｃ）に、
そしてこれらによって所定の処理を行なったウェハ（８
）を第５図および第６図に各々例を挙げて示しである。In addition, photomasks (1) shown in the case of combinations I and n shown in the table above are shown in FIGS. 8(a), (b), (
c) and FIGS. 4(a), (b), (c),
Then, wafers (8
) are shown with examples in FIGS. 5 and 6, respectively.
ここでは表示パターン（６）の具体例として、数字と記
号の組合わせによるものを示したが、これに限られるも
のでなく、その他文字、符号などの情報を表示させ、目
視によって識別できるよ゛うにしてもよい。さらにこの
具体例での表示パターン（６）はマスク上で白抜き表示
するようにしたが、反対に黒抜き表示としてもよく、か
つ使用するレジストをポジ型とするときは、８Ｂ及び８
Ｃ，４Ｂ及び４Ｃでの表示を透明なままとしておけばよ
い。Here, as a specific example of display pattern (6), a combination of numbers and symbols is shown, but it is not limited to this, and other information such as letters and codes can be displayed so that it can be visually identified. You may do so. Furthermore, although the display pattern (6) in this specific example is displayed as a white outline on the mask, it may be displayed as a black outline on the mask, and when the resist used is positive type, 8B and 8
It is sufficient to leave the display at C, 4B, and 4C transparent.
なおこの表示パターン（６）による識別は、ＲＯＭまた
はＲＡＭなどのフォトマスク（１）の素子パターン（２
）だけでなく、２種以上の異なる組合わせをもつところ
の、混用のできな°いフォトマスク（１）の素子パター
ン（２）がある場合にも、得られるウェハ（切上の表示
部（７）を目視判別することで、次にどのフォトマスク
（１）を使用すればよいかを容易に確認できるのである
。Note that the identification by this display pattern (6) is based on the element pattern (2) of the photomask (1) such as ROM or RAM.
), but also when there is an element pattern (2) of a photomask (1) that cannot be mixed, which has a combination of two or more different types ( By visually determining 7), it is possible to easily confirm which photomask (1) should be used next.
さらに表示パターン（６）の位置は必ずしも図示通りで
なくてよく、ウェハ（２）上に転写され得るフォトマス
ク（１）上の任意の位置に任意の形態で形成すればよい
。Further, the position of the display pattern (6) does not necessarily have to be as shown in the figure, and may be formed in any desired position on the photomask (1) that can be transferred onto the wafer (2).
またここで前記フォトマスク■上への素子パターン（２
）の形成は、通常、ステップ・アンド・リピータを用い
て行なう。すなわち、一般には、所定の素子パターン（
２）の１０倍に拡大して形成したマスタレティクルをフ
レームに高精度に貼付け、これをレティクル載置台に載
置させた上で、１／１０倍に縮小露光させて複数の連続
する素子パターンチップを形成するようにしている。Also, here, the element pattern (2
) is usually formed using a step and repeater. That is, in general, a predetermined element pattern (
A master reticle formed with 10 times magnification as in 2) is affixed to a frame with high precision, placed on a reticle mounting table, and exposed to a 1/10 times reduction to form a plurality of consecutive element pattern chips. We are trying to form a
上記した点を踏まえて、以下にこの発明の一更施例を説
明する。まず、前記表示パターン（６）の形成に際して
は、ウェハ（８）上の形成位置を予め露光されないよう
にしておき、前記した素子パターン（２）を形成したの
ち、前記レティクル載置台よりマスタレティクルを取外
し、かわりに第７図（ａ）に示すような基板保持具ｑ）
を載置する。この基板保持具（２）はスペーサ（９）に
より仕切られた１組の枠体αＯ９αりを重ね合わせて結
合したもので、両枠体（ト）、α１間に同図（ｂ）に示
すような、所定数字を各々に分割記載した写真乾板など
からなる基板（６）を入れ替えし得るようになっており
、これを用いて素子ノ（ターン（２）におけると同様に
表示パターン（６）の形成ヲなすのである。In view of the above points, a further embodiment of the present invention will be described below. First, when forming the display pattern (6), the formation position on the wafer (8) is set in advance so that it is not exposed to light, and after forming the above-mentioned element pattern (2), the master reticle is removed from the reticle mounting table. Remove the board holder q) as shown in Figure 7(a) instead.
Place. This board holder (2) consists of a pair of frames αO9α separated by spacers (9), which are stacked and joined together. The substrate (6), which is made of a photographic plate or the like on which predetermined numbers are divided and written, can be replaced, and this can be used to display the display pattern (6) in the same way as in turn (2). It does the formation.
そしてまた表示パターン（６）を形成させるための他の
例としては、前例のようなスペーサ（９）をもたないと
ころの、第８図（ａ）に示すような基板保持具兜を用い
ることもできる。この基板保持具彎は１個の枠体（２）
上にガイドストッパα◆を取付けたもので、このガイド
ストッパα◆を利用して同図（ｂ）に示すような、１枚
の単体上に所定記号を記載した同様に写真乾板などから
なる基板曲を入れ替えて用いるようにしたものであり、
このように基板曽。Another example for forming the display pattern (6) is to use a substrate holder as shown in FIG. 8(a), which does not have the spacer (9) as in the previous example. You can also do it. This board holder has one frame (2)
A guide stopper α◆ is attached on the top.Using this guide stopper α◆, a substrate made of a photographic plate or the like with a prescribed symbol written on it as shown in Figure (b) The songs are used interchangeably,
So the substrate like this.
轡は分割、非分割に特に限定されず、これらの例では共
にレティクル載置台に基板保持具を載置したままで、基
板曹、轡のみを交換するのみで、目的の表示パターン（
６）を形成できるのである。The cover is not particularly limited to divided or non-divided, and in both of these examples, the desired display pattern (
6) can be formed.
なおまた前記基板保持具■、９を導電体とすることによ
り、例えばＧＣＡ社製８０９６型などのステップ・アン
ド・リピータに用いると、レティクルフレームを載置し
たときと同様に、載置位置精度を正確に保持し得るので
ある。Furthermore, by making the board holders ① and 9 conductive, when used in a step-and-repeater such as the 8096 model manufactured by GCA, the mounting position accuracy can be improved in the same way as when mounting a reticle frame. It can be held accurately.
この発明は以上述べたように、半導体ウェハの任意の位
置を露光させないようにして、マスク面に複数の素子パ
ターンが描かれているマスクを用いて半導体ウェハの一
主面に素子パターンを形成する工程と、半導体ウェハの
任意の位置に対向して配設された基板保持具に所定の情
報が描かれた基板を着脱可能に装着して半導体ウェハの
任意の位置のみに所定の情報からなる表示パターンを形
成する工程とを含むものとしたので、半導体ウェハには
素子パターンと表示パターンとが簡単に形成でき、ウェ
ハの種別を目視により簡単かつ容易に識別でき、これに
よってウェハの混用防止を図り、併せて作業能率を向上
し得るなどの特長がある。As described above, the present invention forms an element pattern on one main surface of a semiconductor wafer using a mask on which a plurality of element patterns are drawn, without exposing any position on the semiconductor wafer. A display consisting of the predetermined information is displayed only at an arbitrary position on the semiconductor wafer by removably attaching a substrate on which predetermined information is drawn to a substrate holder disposed opposite the process and an arbitrary position on the semiconductor wafer. Since the method includes a step of forming a pattern, element patterns and display patterns can be easily formed on the semiconductor wafer, and the type of wafer can be easily and easily identified by visual inspection, thereby preventing the mixing of wafers. It also has the advantage of improving work efficiency.
しかも、表示パターンの形成を、基板保持具と基板とに
より行なうため、例えマスクに表示パターンが描かれて
いないものであっても、簡単に半導体ウェハに表示パタ
ーンが形成できるとともに、表示パターンの情報を基板
を取り換えるだけで簡単に変更できるという特長も有し
ているものである。Furthermore, since the display pattern is formed using the substrate holder and the substrate, even if the display pattern is not drawn on the mask, the display pattern can be easily formed on the semiconductor wafer, and information about the display pattern can be easily formed. Another feature is that it can be easily changed by simply replacing the board.
第１図（ａ） 、 （ｂ）は従来のフォトマスクおよび
このフォトマスクによって得られるウェハの各々平面図
、第２図（ａ） 、 （ｂ）はこの発明を説明するため
の一例を示すフォトマスクおよびこのフォトマスクによ
って得られるウェハの各々平面図、第８図および第４図
は同上表示パターンの詳細例を各別に示す部分平面図、
第５図および第６図は同上表示パターンを転写したウェ
ハを示す部分平面図、第７図（ａ） 、 （ｂ）および
第８図（ａ） 、 （ｂ）はこの発明の一実施例を説明
するための表示パターン形成の際の基板保持共および基
板の例を各別に示す斜視図である。
（１）φ・・・フォトマスク、（２）−・・・素子パタ
ーン、（８）・・＋１＠ウエハ、（４）−−・拳ウェハ
上の素子パターンチップ、（５）・・・・マスク名称、
（６）・・・・表示パターン、（７）・・・・表示部、
（８）。
彎・・・・基板保持具、Ｑｌ）、ＱＱ・・・・基板。
代理人 大岩増雄
・第１図
（０）
第２図
第７図
（０）
（ｂ）
第８図
（，０）
（ｂ）FIGS. 1(a) and (b) are plan views of a conventional photomask and a wafer obtained using this photomask, and FIGS. 2(a) and (b) are photos showing an example for explaining the present invention. FIGS. 8 and 4 are plan views of a mask and a wafer obtained by this photomask, respectively, and partial plan views showing detailed examples of the same display pattern, respectively;
5 and 6 are partial plan views showing a wafer to which the above display pattern has been transferred, and FIGS. 7(a), (b) and 8(a), (b) show an embodiment of the present invention. FIG. 3 is a perspective view separately showing an example of a substrate holding and a substrate during display pattern formation for illustrative purposes. (1) φ...Photomask, (2)--Element pattern, (8)...+1@wafer, (4)--Element pattern chip on fist wafer, (5)... Mask name,
(6)...display pattern, (7)...display section,
(8). Curvature...Substrate holder, Ql), QQ...Substrate. Agent Masuo Oiwa Figure 1 (0) Figure 2 Figure 7 (0) (b) Figure 8 (,0) (b)
Claims (2)
して、マスク面に複数の素子パターンが描かれているマ
スクを用いて上記半導体ウェハの一生面に素子パターン
を形成する工程、上記半導体ウェハの任意の位置に対向
して配設された基板保持共に所定の情報が描かれた基板
を着脱可能に装着して上記半導体ウェハの任意の位置の
みに上記所定の情報からなる表示パターンを形成する工
程を含む半導体ウェハの製造方法。(1) A step of forming an element pattern on the entire surface of the semiconductor wafer using a mask having a plurality of element patterns drawn on the mask surface without exposing any position of the semiconductor wafer; A step of forming a display pattern consisting of the predetermined information only at an arbitrary position of the semiconductor wafer by removably attaching a substrate on which predetermined information is drawn to substrate holders disposed facing each other at an arbitrary position. A method for manufacturing a semiconductor wafer, including:
請求の範囲第１項記載の半導体ウェハの製造方法。(2) A method for manufacturing a semiconductor wafer according to claim 1, characterized in that the substrate holder is a conductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP112184A JPS59161030A (en) | 1984-01-07 | 1984-01-07 | Manufacture of semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP112184A JPS59161030A (en) | 1984-01-07 | 1984-01-07 | Manufacture of semiconductor wafer |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16087278A Division JPS5587149A (en) | 1978-12-25 | 1978-12-25 | Photomask for preparation of semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161030A true JPS59161030A (en) | 1984-09-11 |
Family
ID=11492619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP112184A Pending JPS59161030A (en) | 1984-01-07 | 1984-01-07 | Manufacture of semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161030A (en) |
-
1984
- 1984-01-07 JP JP112184A patent/JPS59161030A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849313A (en) | Method for making a reticle mask | |
| US4869998A (en) | Intergrated circuit substrates | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| TWI225384B (en) | Multi-layer reticles | |
| US4343878A (en) | System for providing photomask alignment keys in semiconductor integrated circuit processing | |
| JPS59161030A (en) | Manufacture of semiconductor wafer | |
| US7303844B2 (en) | Marking system for a semiconductor wafer to identify problems in mask layers | |
| US20060199114A1 (en) | Exposure method | |
| US7749690B2 (en) | Die identification systems and methods | |
| US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JPS6223862B2 (en) | ||
| JPS62235952A (en) | Mask for semiconductor device | |
| JPS62296422A (en) | Exposure | |
| JP2715462B2 (en) | Reticle and method of manufacturing semiconductor device using the same | |
| US3829213A (en) | Artproof method for semiconductor devices | |
| JPS62193249A (en) | Manufacture of semiconductor device | |
| JPH0467613A (en) | Microscopic contact hole forming method | |
| JPH04102214A (en) | Production of thin-film magnetic head | |
| JPS6017747A (en) | Reticle for manufacturing semiconductor integrated circuit | |
| JPH03259541A (en) | Manufacture of semiconductor device | |
| GB2190215A (en) | Integrated circuits and masks therefor | |
| JPS61117544A (en) | Photomask | |
| KR20030002820A (en) | photo mask | |
| US20030068580A1 (en) | Ceramic shadow-mask in IC process flow | |
| JPS6239814B2 (en) |