JPS59159665A - 出力回路ユニツトの検査装置 - Google Patents
出力回路ユニツトの検査装置Info
- Publication number
- JPS59159665A JPS59159665A JP3233283A JP3233283A JPS59159665A JP S59159665 A JPS59159665 A JP S59159665A JP 3233283 A JP3233283 A JP 3233283A JP 3233283 A JP3233283 A JP 3233283A JP S59159665 A JPS59159665 A JP S59159665A
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- output circuit
- switch
- malfunction
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体スイッチ素子を用いてスイッチ手段が
形成された出力回路ユニットの検査装置に関するもので
ある。
形成された出力回路ユニットの検査装置に関するもので
ある。
従来、双方向性凸端子サイリスタのような半導体スイッ
チ素子を用いてスイッチ手段が形成イッチ手段がオンさ
れてから２０−３０サイクル以内に半サイクルだけスイ
ッチ手段がオフするという動作異常があった。但し、第
１図はスイッチ手段の両端電圧（■２）の波形を示して
おり、同図（ｂ）は正常時の波形である。ところで、従
来、このような鴛力作異常を検査する（こ（ま、オシロ
スコーづを用いてスイッチ手段の両端？Ｊ圧（■２）波
形を観測していたが、波形“成孔作業が煩しく検査時間
が長くかかる上、検使ミスも起き易いという欠点があっ
た。
チ素子を用いてスイッチ手段が形成イッチ手段がオンさ
れてから２０−３０サイクル以内に半サイクルだけスイ
ッチ手段がオフするという動作異常があった。但し、第
１図はスイッチ手段の両端電圧（■２）の波形を示して
おり、同図（ｂ）は正常時の波形である。ところで、従
来、このような鴛力作異常を検査する（こ（ま、オシロ
スコーづを用いてスイッチ手段の両端？Ｊ圧（■２）波
形を観測していたが、波形“成孔作業が煩しく検査時間
が長くかかる上、検使ミスも起き易いという欠点があっ
た。
本発明は上記の点に怒みて為されたものであり、検査作
業が簡単になって検査時間を短神でき、しかも検査ミス
も起き難い出力回路ユニットの検を装置を提供すること
にある。
業が簡単になって検査時間を短神でき、しかも検査ミス
も起き難い出力回路ユニットの検を装置を提供すること
にある。
（実施例）
第２図および第５図は本発明一実施例を示すもので、（
１）は出力回路ユニットであり、双方向性５端子サイリ
スタのような半導体スイッチ素子を用いたセ０り０スス
イッチ回路よりなるスイッチ手段（２）と、入力される
制御信号にてスイッチ手段（２）を制御するスイッチ制
御回路（３）とで構成されている。なお、スイッチ手段
（２）は半導体スイッチ素子とリレー接点とを用いたハ
イブリッドタイプのものでも良い。（４）はスイッチ制
御回路（３）に適宜タイ三ンジでオン制御信号（Ｖｏｎ
）を入力する信号入力手段、（５）は出力回路ユニット
（１）のスイッチ手段（２）に適当な負荷（６）を介し
て電源（７）を印加するバイアス手段であり、（８）は
Ｊ”ｌイアス制御用のリレー接点であり、出力回路ユニ
ット（１）にオン制御信号（Ｖｏｎ）が入力されてスイ
ッチ手段（２）がオンされたとき、リレー接点（８）が
オンされておれば、負荷（６）にスイッチ手段（２）を
介して電源（７）が印加されるようになっている。（９
）はスイッチ手段（２）の両端電圧（ｖ２）が予め設定
された電圧以上のとき異常検知パルスを出力する異常検
出手段であり、タイオードづリッジ（ＤＢ）と、抵抗（
ＲＩ ＸＲ２）と、ツェナ交イオード（ＺＤ）と、ホト
カプラ（ｐｃ）と、コンデンサ（Ｃ）とで構成されてお
り、タイオードブリッジ（ＤＢ）出力が・υエナタイオ
ード（ＺＤ）のツェナ電圧（例えば１ＯＯＶ）以上のと
き、ホト力づう（ＰＣ）の発光タイオードが点灯してホ
トトラシジスタがオンして負パルスよりなる異音検知パ
ルスが出力される。ｎｄはＪＫフリップフＯツブ（ＦＦ
）および５ステートバツフア（Ｂａ）よりなる異常デー
タセット手段であり、オシ制御信号（Ｖｏｎ）の始端か
ら予め設定された期間Ｔ（例えば０．５秒）だけすなわ
ちクリア端子がＨしベルの開作動され、異常検出手段（
９）から出力される異常検知パルスの立下りで異常デー
タがセット（Ｑが“Ｈ”、Ｑが“Ｌ”）される。Ｑｌ）
は異常データセット手段Ｏｆ）に異常データがセットさ
れているかどうかによって出力回路ユニット（１）の動
作異常を判別する異常判別手段であり、ＣＰＵＵを用い
て形成されており、イシタ７フエースα９を介して異常
検出手段（９）および異常データセット手段α０よりな
る検査ユニット（５）に接続されており、出力回路ユニ
ット（１）の検査結果はＬＥＤを用いたディスプレイ（
１４１に表示される。図中ｕ９はバイアス制御用リレー
などを制御するリレー制御部、Ｑｄは電源スィッチ、検
査スタートスイッチなどの入力切換スイッチである。な
お、実施例では信号入力手段（４）のオン制御部＠（−
’ＪＯｎ ）の出力タイ三シタはＣＰＵαのから制御さ
れるようになっている。
１）は出力回路ユニットであり、双方向性５端子サイリ
スタのような半導体スイッチ素子を用いたセ０り０スス
イッチ回路よりなるスイッチ手段（２）と、入力される
制御信号にてスイッチ手段（２）を制御するスイッチ制
御回路（３）とで構成されている。なお、スイッチ手段
（２）は半導体スイッチ素子とリレー接点とを用いたハ
イブリッドタイプのものでも良い。（４）はスイッチ制
御回路（３）に適宜タイ三ンジでオン制御信号（Ｖｏｎ
）を入力する信号入力手段、（５）は出力回路ユニット
（１）のスイッチ手段（２）に適当な負荷（６）を介し
て電源（７）を印加するバイアス手段であり、（８）は
Ｊ”ｌイアス制御用のリレー接点であり、出力回路ユニ
ット（１）にオン制御信号（Ｖｏｎ）が入力されてスイ
ッチ手段（２）がオンされたとき、リレー接点（８）が
オンされておれば、負荷（６）にスイッチ手段（２）を
介して電源（７）が印加されるようになっている。（９
）はスイッチ手段（２）の両端電圧（ｖ２）が予め設定
された電圧以上のとき異常検知パルスを出力する異常検
出手段であり、タイオードづリッジ（ＤＢ）と、抵抗（
ＲＩ ＸＲ２）と、ツェナ交イオード（ＺＤ）と、ホト
カプラ（ｐｃ）と、コンデンサ（Ｃ）とで構成されてお
り、タイオードブリッジ（ＤＢ）出力が・υエナタイオ
ード（ＺＤ）のツェナ電圧（例えば１ＯＯＶ）以上のと
き、ホト力づう（ＰＣ）の発光タイオードが点灯してホ
トトラシジスタがオンして負パルスよりなる異音検知パ
ルスが出力される。ｎｄはＪＫフリップフＯツブ（ＦＦ
）および５ステートバツフア（Ｂａ）よりなる異常デー
タセット手段であり、オシ制御信号（Ｖｏｎ）の始端か
ら予め設定された期間Ｔ（例えば０．５秒）だけすなわ
ちクリア端子がＨしベルの開作動され、異常検出手段（
９）から出力される異常検知パルスの立下りで異常デー
タがセット（Ｑが“Ｈ”、Ｑが“Ｌ”）される。Ｑｌ）
は異常データセット手段Ｏｆ）に異常データがセットさ
れているかどうかによって出力回路ユニット（１）の動
作異常を判別する異常判別手段であり、ＣＰＵＵを用い
て形成されており、イシタ７フエースα９を介して異常
検出手段（９）および異常データセット手段α０よりな
る検査ユニット（５）に接続されており、出力回路ユニ
ット（１）の検査結果はＬＥＤを用いたディスプレイ（
１４１に表示される。図中ｕ９はバイアス制御用リレー
などを制御するリレー制御部、Ｑｄは電源スィッチ、検
査スタートスイッチなどの入力切換スイッチである。な
お、実施例では信号入力手段（４）のオン制御部＠（−
’ＪＯｎ ）の出力タイ三シタはＣＰＵαのから制御さ
れるようになっている。
いま、検査ユニット（３）のソケットに被検査出力回路
ユニット（１）を装着して検査スタートスイッチを押す
と、ＣＰＵ（２）からの指令でバイアス制御用のリレー
接点（８）がオンされ出力回路ユニット（１）のスイッ
チ手段（２）に負荷（６）を介して電源（７）が印加さ
れるとともに、異常データセット手段ａＯがリセットさ
れる。次に、信号入力手段（４）からオン制御信号（Ｙ
ｏｎ）が出力されると、出力回路ユニット（１）のスイ
ッチ制御回路（３）にてスイッチ手段（２）がオンされ
、スイッチ手段（２）の両端電圧（Ｖ２）は第１図に示
すような波形となる。ここに、スイッチ手段（２）のス
イッチ動作が同図（ａ）のように正常に行なわれている
場合には、異常検出手段（９）のタイオードづり・ソジ
（ｆｉＢ）出力は常にツェナダイオード（ＺＤ）のツェ
ナ電圧以下であり、異常検知パルスは出力されず、異常
データセット手段００のＪＫフリツづフロップ（ＦＦ）
の出力６は”Ｈ”レベルのままとなる。一方、スイッチ
手段（２）のスイッチ動作が同図（ｂ）のように異常動
作になると、オンしなかった半サイクルにおいてスイッ
チ手段（２）の両端に電源（Ａ Ｃ１００Ｖ）が印加さ
れることになり、〈イオードブリッジ（ＤＢ）出力がツ
ェナづイオード（ＺＤ）のツェナ電圧よりも大きくなっ
たときに異常検知パルスが出力され、ＪＫフリツづフロ
ラづ（ＦＦ）に異常データがセ・υトされ、出力（Ｑ）
が“Ｌ”レベルとなる。所定時間（Ｔ）後に異常判別手
段（１１）のＣＰＵ ０９から異常イータ続出し信号（
ＶＲ）が出力され、異常データセット手段００のＪＫフ
リッづフロツーｊ （ＦＦ）にセットされている異常ヂ
°−夕が読出され、異常データがセットされている場合
番こはディスプレイ（１４）の動作異常を示すＬＥＤを
点灯して表示し、異常データがセットされていなかった
場合には合格を示すＬＥＤを点灯して表示する。ところ
で、上記検査装置ではスイッチ手段（２）が全く動作し
なかった場合と、第１図（ｂ）のように動作初期の半サ
イクルだけ動作異常が発生する場合との区別ができない
ことになるが、上述した動作初期の動作異常は殆んどの
場合、動作直後から０．４秒以内に発生することがわか
っているので、例えば２〜３秒後に再び動作異常が起き
るかどうかを判別すれば両者を明確に区別でさることに
なる。すなわち、動作初期の検査にて動作異常が認めら
れ、２〜３秒後の再検査にても動作異常が認められた場
合にはスイッチ手段（２）が全く動作していないと判断
するわけである。
ユニット（１）を装着して検査スタートスイッチを押す
と、ＣＰＵ（２）からの指令でバイアス制御用のリレー
接点（８）がオンされ出力回路ユニット（１）のスイッ
チ手段（２）に負荷（６）を介して電源（７）が印加さ
れるとともに、異常データセット手段ａＯがリセットさ
れる。次に、信号入力手段（４）からオン制御信号（Ｙ
ｏｎ）が出力されると、出力回路ユニット（１）のスイ
ッチ制御回路（３）にてスイッチ手段（２）がオンされ
、スイッチ手段（２）の両端電圧（Ｖ２）は第１図に示
すような波形となる。ここに、スイッチ手段（２）のス
イッチ動作が同図（ａ）のように正常に行なわれている
場合には、異常検出手段（９）のタイオードづり・ソジ
（ｆｉＢ）出力は常にツェナダイオード（ＺＤ）のツェ
ナ電圧以下であり、異常検知パルスは出力されず、異常
データセット手段００のＪＫフリツづフロップ（ＦＦ）
の出力６は”Ｈ”レベルのままとなる。一方、スイッチ
手段（２）のスイッチ動作が同図（ｂ）のように異常動
作になると、オンしなかった半サイクルにおいてスイッ
チ手段（２）の両端に電源（Ａ Ｃ１００Ｖ）が印加さ
れることになり、〈イオードブリッジ（ＤＢ）出力がツ
ェナづイオード（ＺＤ）のツェナ電圧よりも大きくなっ
たときに異常検知パルスが出力され、ＪＫフリツづフロ
ラづ（ＦＦ）に異常データがセ・υトされ、出力（Ｑ）
が“Ｌ”レベルとなる。所定時間（Ｔ）後に異常判別手
段（１１）のＣＰＵ ０９から異常イータ続出し信号（
ＶＲ）が出力され、異常データセット手段００のＪＫフ
リッづフロツーｊ （ＦＦ）にセットされている異常ヂ
°−夕が読出され、異常データがセットされている場合
番こはディスプレイ（１４）の動作異常を示すＬＥＤを
点灯して表示し、異常データがセットされていなかった
場合には合格を示すＬＥＤを点灯して表示する。ところ
で、上記検査装置ではスイッチ手段（２）が全く動作し
なかった場合と、第１図（ｂ）のように動作初期の半サ
イクルだけ動作異常が発生する場合との区別ができない
ことになるが、上述した動作初期の動作異常は殆んどの
場合、動作直後から０．４秒以内に発生することがわか
っているので、例えば２〜３秒後に再び動作異常が起き
るかどうかを判別すれば両者を明確に区別でさることに
なる。すなわち、動作初期の検査にて動作異常が認めら
れ、２〜３秒後の再検査にても動作異常が認められた場
合にはスイッチ手段（２）が全く動作していないと判断
するわけである。
第４図はディスづレイα荀の表示変更方法を示すもので
、ファイバーケーブル（イ）の一端にディスづレイＱ４
）の表示窓（１４ａ）に嵌合される嵌合具＠を設けると
ともに他端にパネル（イ）の表示用窓孔（ハ）に嵌着あ
るいは螺合される取付具（ハ）を設け、ファイバーケー
ブル圀の一端面（２０ａ）を表示窓（工４ａ）内のＬＥ
Ｄ １幻に対向させ、他端面（２０ｂ）をパネル（イ）
の表示用窓穴＠を介して露出させたものであり、ファイ
バーケーづル（′→の一端の嵌合具（２１）をディスプ
レイａ＜のいずれの表示窓（１４ａ）に嵌着するかを選
択することにより、表示用窓孔（ハ）を介して露出され
ているファイバーケーブル（イ）の端面（２０ｂ）にて
表示される表示内容が任意に選択できるようになってお
り、専用の表示切換回路を必要とせず、かつフィシ：の
影響を受けることなくディスづしイＣ１４）の表示変更
を容易に行なうことができるものである。なお、このデ
ィスプレイα（４）の表示変更方法は他の表示装置に対
しても適用できることは言うまでもない。
、ファイバーケーブル（イ）の一端にディスづレイＱ４
）の表示窓（１４ａ）に嵌合される嵌合具＠を設けると
ともに他端にパネル（イ）の表示用窓孔（ハ）に嵌着あ
るいは螺合される取付具（ハ）を設け、ファイバーケー
ブル圀の一端面（２０ａ）を表示窓（工４ａ）内のＬＥ
Ｄ １幻に対向させ、他端面（２０ｂ）をパネル（イ）
の表示用窓穴＠を介して露出させたものであり、ファイ
バーケーづル（′→の一端の嵌合具（２１）をディスプ
レイａ＜のいずれの表示窓（１４ａ）に嵌着するかを選
択することにより、表示用窓孔（ハ）を介して露出され
ているファイバーケーブル（イ）の端面（２０ｂ）にて
表示される表示内容が任意に選択できるようになってお
り、専用の表示切換回路を必要とせず、かつフィシ：の
影響を受けることなくディスづしイＣ１４）の表示変更
を容易に行なうことができるものである。なお、このデ
ィスプレイα（４）の表示変更方法は他の表示装置に対
しても適用できることは言うまでもない。
本発明は上述のように、半導体スイッチ素子を用いてス
イッチ手段が形成された出方回路ユニットのスイッチ制
御回路に適宜タイ三、：／ジでオン制御信号を入力する
信号入力手段と、出方回路ユニットのスイッチ手段に適
当な負荷を介して電源を印加するバイアス手段と、スイ
ッチ手段の両端電圧が予め設定された電圧以上のとき異
常検知パルスを出力する異常検出手段と、オン制御信号
の始端から予め設定された期間だけ作動され異常検知パ
ルスが入力されたとき異常データがセットされる異常デ
ータセット手段と、異常データセット手段に異常データ
がセットされているか否かによって出力回路ユニットの
動作異常を判別する異常判別手段とで構成され、予め設
定された期間内においてスイッチ手段に動作異常が発生
していないがどうかをスイッチ手段の両端電圧をチェッ
クして検出し、動作異常発生時に得られる異常検知パル
スにて異常データを異常データセット手段に保持してお
き、その異常データに基いて動作異常を判別するように
なっており、スイッチ手段の動作異常が自動的に検査さ
れるようになっているので１オシロスコープを用いた従
来の検査装置に比較して検査作業における操作が簡単で
検査時間も大巾に短縮され、検査ミスも起き難いという
利点がある。
イッチ手段が形成された出方回路ユニットのスイッチ制
御回路に適宜タイ三、：／ジでオン制御信号を入力する
信号入力手段と、出方回路ユニットのスイッチ手段に適
当な負荷を介して電源を印加するバイアス手段と、スイ
ッチ手段の両端電圧が予め設定された電圧以上のとき異
常検知パルスを出力する異常検出手段と、オン制御信号
の始端から予め設定された期間だけ作動され異常検知パ
ルスが入力されたとき異常データがセットされる異常デ
ータセット手段と、異常データセット手段に異常データ
がセットされているか否かによって出力回路ユニットの
動作異常を判別する異常判別手段とで構成され、予め設
定された期間内においてスイッチ手段に動作異常が発生
していないがどうかをスイッチ手段の両端電圧をチェッ
クして検出し、動作異常発生時に得られる異常検知パル
スにて異常データを異常データセット手段に保持してお
き、その異常データに基いて動作異常を判別するように
なっており、スイッチ手段の動作異常が自動的に検査さ
れるようになっているので１オシロスコープを用いた従
来の検査装置に比較して検査作業における操作が簡単で
検査時間も大巾に短縮され、検査ミスも起き難いという
利点がある。
第１図は本発明に係る出力回路ユニットの動作異常を示
す図、第２図および第５図は本発明一実施例の構成を示
す回路図、第４図はディスづレイの表示変更方法を示す
図である。 （１）は出力回路ユニット、（２）はスイッチ手段、（
３）はスイッチ制御回路、（４）は信号入力手段、（５
）はバイアス手段、（６）は負荷、（７）は電源、（９
）は異常検出手段、（１０は異常データ保持手段、（１
１）は異常判別手段である。 代理人 弁理士 石 １）長 七
す図、第２図および第５図は本発明一実施例の構成を示
す回路図、第４図はディスづレイの表示変更方法を示す
図である。 （１）は出力回路ユニット、（２）はスイッチ手段、（
３）はスイッチ制御回路、（４）は信号入力手段、（５
）はバイアス手段、（６）は負荷、（７）は電源、（９
）は異常検出手段、（１０は異常データ保持手段、（１
１）は異常判別手段である。 代理人 弁理士 石 １）長 七
Claims (1)
- （１）半導体スイッチ素子を用いてスイッチ手段が形成
された出力回路ユニットのスイッチ制御回路に適宜タイ
三ンジでオン制御信号を入力する信号入力手段と、出力
回路ユニットのスイッチ手段に適当な負荷を介して電源
を印加するバイアス手段と、スイッチ手段の両端定圧が
予め設定された電圧以上のとき異常検知パルスを出力す
る異當柱出手段と、オン制御信号の始端から予め収電さ
れた期間だけ作動され異常検知パルスが入力されたとき
異常データがセットされる異常データセット手段と、異
常データセット手段に異常データがＥットされているか
否かによって出力回路ユニットの動作異常を判別する異
常判別手段とよりなる出力回路ユニツ、トの検査装ｆ＋
５ｔ 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233283A JPS59159665A (ja) | 1983-02-28 | 1983-02-28 | 出力回路ユニツトの検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233283A JPS59159665A (ja) | 1983-02-28 | 1983-02-28 | 出力回路ユニツトの検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59159665A true JPS59159665A (ja) | 1984-09-10 |
Family
ID=12355987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233283A Pending JPS59159665A (ja) | 1983-02-28 | 1983-02-28 | 出力回路ユニツトの検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59159665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172635A (ja) * | 1986-01-21 | 1987-07-29 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | カラ−表示管 |
-
1983
- 1983-02-28 JP JP3233283A patent/JPS59159665A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172635A (ja) * | 1986-01-21 | 1987-07-29 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | カラ−表示管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59159665A (ja) | 出力回路ユニツトの検査装置 | |
| KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
| JPS5799659A (en) | Checking device for copying machine | |
| JPS53100294A (en) | Smoke detector sensitivity tester | |
| JPH0447247A (ja) | 光ファイバケーブル検査装置 | |
| KR900001312Y1 (ko) | 와이어리스 기판(pwa)전용 시험 장치 | |
| JPS6213697B2 (ja) | ||
| KR840007676A (ko) | 용접동작 단계의 지속시간 측정용 수단 | |
| KR0119771Y1 (ko) | 롬 테스트회로 | |
| RU1820383C (ru) | Устройство дл контрол дешифраторов | |
| KR970056092A (ko) | 무선 기기의 자동 시험 장치 및 그 제어방법 | |
| JPS61237042A (ja) | ガス漏れ警報器の試験方法 | |
| RU2007874C1 (ru) | Устройство для контроля понижения изоляции в кабельной линии | |
| JPS6122261A (ja) | パルス信号測定方法 | |
| JPS5745745A (en) | Failure detection system for input circuit | |
| JPS61266973A (ja) | バ−ンイン試験機用チエツク装置 | |
| JPH0363867B2 (ja) | ||
| JPH0235383A (ja) | ハイインピーダンス出力の検査回路 | |
| KR960024446A (ko) | 밧데리 용량표시 장치 | |
| JPH02110693A (ja) | 警報・ステータスライト予告表示装置 | |
| KR890010692A (ko) | 와이어 결선 검사 회로 및 방법 | |
| JPS5911198B2 (ja) | 非常灯の点検装置 | |
| KR900017548A (ko) | 혈당값 측정장치 및 그의 제어방법 | |
| JPH04289475A (ja) | 半導体集積回路の検査装置 | |
| JPH01178889A (ja) | タイマ精度計測試験装置 |