JPS59153246A - デバツグアシスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプログラム内蔵方式の情報処理装置に接続して
、プログラム走行状態を採取するデバッグアシスト装置
に関する。

〔従来技術〕

プログラム内蔵方式の情報処理装置のプログラムデバッ
グ支援として、従来からプログラム事象記録（Ｐｒｏｇ
ｒａｍ　　Ｅｖｅｎｔ　　Ｒｅｃｏｒｄｉｎｇ　：　Ｐ
　Ｅ　Ｒ）機構を用いる方法や、制御プログラム中に特
定のトレース命令を挟入する方法がとられて来た。

プログラム事象記録機構とは、分岐命令の分岐成功、指
定された範囲の主記憶領域からの命令読出し、指定され
た範囲の主記憶領域の変更及び指定された汎用レジスタ
の更新を検出し、検出した命令実行後、プログラム事象
記録割込みを引起してソフトウェアに報告するものであ
る。しかし、従来のプログラム事象記録機構を使用する
場合の問題点は、プログラム−事象記録機構を動作させ
る為、情報処理装置の性能が低下する場合があることで
ある。例えば、主記憶領域変更プログラム事象記録を使
用する場合、命令処理中にプログラム事象記録用機能を
司さどる部分が追加され、結果として命令処理性能が落
ちたり、命令処理り先行制御の深さを浅（シナいと正し
くプログラム事象記録情報を情報処理装置が保存しきれ
ないという都合により、命令処理性能が落ちることがあ
る。

又プログラム事象記録機構で検出された事象をトンース
するのにソフトウェアの介入が必要となり効率が悪かっ
た。

一万、制御プログラム中に特定のトレース命令を挟入し
てプログラム走行状態を採取する方法は、制御プログラ
ム中に予めトレース命令を組込んでおかなければならず
、トレース情報を必要としない場合でもトレース命令が
実行されてしまう問題があった。

〔発明の目的〕

本発明の目的どするところは、前記の如き従来の問題点
を除去するものであり、プログラム事象記録機構を拡張
して情報処理装置の性能を落とすこと無＜充分なトレー
ス情報を採取し、又特定のトレース命令を制御プログラ
ムに挿入しなくとも任意のトレース情報を採取できるよ
うにしたデノ（ラグアシスト装置を提供することにある
。

〔発明の概要〕

本発明のデバッグアシスト装置は、情報処理装置と該デ
バッグアシスト装置間のインタフェース信号の同期をと
るインタフェースレジスタ群と、部と、トレース動作を
制御する論理サブチャネルヘッダ群の記憶部と、トレー
スするプログラム領域を監視する比較回路群と、これら
の各部を制御する制御部を具備していることを特徴とす
る。

〔発明の実施例〕

第１図は本発明のデバッグアシスト装置と情報処理装置
の位置付けを示す図である。すなわち、デバッグアシス
ト装置２はインタフェース線３により情報処理装置１に
接続される。

第２図はデバッグアシスト装置の概略プロラグ図で、そ
の王な構成要素は制御部】Ｏ、インタフェースレジスタ
群１１、デバッグアシスト主記憶１２、デバッグ制御語
レジスタｎ１３、論理サブチャネルヘッダレジスタ群１
４及び比較回路群１５である。制御部」０はその他の構
成要素とそれぞれ接続され、デバッグアシスト装置全体
を制御する。インタフェースレジスタ群１１は種々のイ
ンタフェース信号を情報処理装置ｌから受は取り又は送
り出す為のバッファ用レジスタ群である。インタフェー
ス信号はこのインタフェースレジスタ群１１でデバッグ
アシスト装置内の動作タイミングと同期がとられ、それ
ぞれデバッグアシスト主記憶１２、デバッグ制御語レジ
スタ群１３、比較回路群１５に送られる。デバッグアシ
スト主記憶１２は制御部１０の制御の下にインタフェー
スレジスタ＃１１を介して送られて来たトレース情報を
逐次格納しておく記憶装置である。

デバッグ制御語レジスタ群１３は本例では１６組のレジ
スタ群からなり、デバッグアシスト装置２が動作する上
での種々の制御情報（デバッグ制御語）を格納しておく
。デバッグ制御語の形式及び内容は後述するが、これに
は監視領域リストと更新領域リストの２つのリストがあ
り、それぞれ８つのエントリからなる。１つのエントリ
はそれぞれ領域の開始アドレスと終了アドレスを持ち、
比較回路群１５に入力される。

比較回路群１５は監視領域用比較回路群（第２図の右側
の比較回路群）と更新領域用比較回路群（第２図の左側
の比較回路群）からなり、デバッグ制御語の１組の出力
はそれぞれ用途に応じ監視領域用比較回路群及び更新領
域用比較回路群に入力される。監視領域用比較回路群は
本例では１６組からなり、それぞれデバッグ制御語群の
１組に対応し、１組の比較回路群は本例では８個の比較
回路からなる。更新領域用比較回路群も監視領域用比較
回路群と同様の構成である。比較回路群１５はインタフ
ェースレジスタ群１１を介して送られて来た命令アドレ
ス又はオペランドアドレスが、監視領域リスト又は更新
領域リストで示される範囲にあるか否かを検出する役割
を持つ。

論理サプチャネルヘッダビジスタ群１４は、本例では１
６組のレジスタ群からなり、それぞれの１組はデバッグ
制御語群の１組に対応し、その王な役割はトレースデー
タをデバッグアシスト主記憶】２のどのエリアに書込む
かを制御するものである。

この論理ザブチャネルヘッダの最大数はデバッグアシス
ト主記憶１２の後述する論理サブチャネルの数に等しい
。この論理サブチャネルヘッダに関連して、デバッグア
シスト装置２内には加算器、比較器等が具備されるが、
第２図では省略しである。

本デバッグアシスト装置の動作タイプとして、命令トレ
ースタイプ、緊急タイプ及び割込みタイプの３つがある
。命令トレースタイプは、各種の事象に対して事象成立
時、所定の情報を自動的にデバッグアシスト主記憶１２
０指定領域にトレースするタイプである。事象の種類、
トレースする情報の形式及びデバッグアシスト主記憶１
２の構成については後に記述する。緊急タイプは、各種
の事象に対して事象成立時、デバッグ緊急割込みを発生
するタイプである。事象の種類及びデバッグ緊急割込み
の内容については後に記述する。割込みタイプは、各種
の事象に対して事象成立時、所定のプログラム事象記録
プログラム割込みを発生するタイプである。事象の種類
及びプログラム事象記録コードについては後に記述する
。

次に本デバッグアシスト装置の動作事象としては、分岐
成功事象、命令読出し事象、主記憶更新事象、レジスタ
更新事象、主記憶ブロック遷移事象及び指定事象がある
。分岐成功事象は、デバッグ制御語の監視領域リストで
指定された範囲内にある分岐命令、Ｌｏａｄ　　ＰＳＷ
（ＬＰＳＷ）命令、Ｐｒｏｇｒａｍ　Ｃａ１ｌ　（Ｐ　
Ｃ）命令及びＰｒｏｇｒａｍ　Ｔｒａｎ　−５ｔｅｒ　
（ＦＴ　）命令の分岐成功事象である。命令読出し事象
は、デバッグ制御語の監視領域リストで指定された命令
語の読出し事象である。主記憶更新事象は、デバッグ制
御語の監視領域リストで指定された範囲内にある命令で
、デバッグ制御語の更新領域リストで指定された範囲の
ロケーションへの主記憶更新事象である。レジスタ更新
事象は、デバッグ制御語の監視領域リストで指定された
範囲内にある命令で、デバッグ制御語のレジスタ更新リ
ストで指定された汎用レジスタ更新事象である。主記憶
ブロック遷移事象は、デバッグ制御語の監視領域リスト
で指定された範囲内にある命令語の読出しが、デバッグ
制御語の主記憶ブロックサイズで指定されたブロック境
界を越えた事象である。指定事象は、デバッグ制御語の
監視領域リストで指定された範囲内にあるＭｏｎ１ｔｏ
ｒ　Ｃａ１ｌ　（ＭＣ）命令の実行事象である。

第３図は情報処理装置１と本デバッグアシスト装置２間
で授受されるインタフェース信号の内容を示す。インタ
フェース信号の内容は図示の通りであり、それぞれ矢印
の方向に送られる。授受されるインタフェース信号は一
旦インタフェースレジスタ群１１でバッファし、同期が
とられる。デバッグアシスト装置内の制御部１０及びそ
の他の後続部分へ送られる信号は全てインタフェースレ
ジスタ群１１を介して授受される。授受されるインタフ
ェース信号は情報処理装置１のマシンサイクルに追従で
き、且つ情報処理装置１かも１マシンサイクル毎に信号
を送られても受取れる様同期化される。

トレース情報を採取するデバッグアシスト主記憶１２の
最大容量は任意であるが、こ〜では最大８メガバイトの
容量を持ち、それぞれ０，５′メガづイトからなる物理
サブチャネル（トレース情報を格納する物理的な最小単
位）の集合体であるとする。

第４図は、か又るデバッグアシスト主記憶１２の構成図
を示す。すなわち、デバッグアシスト主記憶１２（８メ
ガバイト）は帆５メガバイト単位の１６の物理サブチャ
ネルに分割されており、更に所定の分割数に従い、第４
図の右側に示す論理サブチャネルに対応付けられる。こ
のデバッグアシスト主記憶１２において、トレース領域
として使用されるのは、隣接した物理サブチャネルの対
からなる論埋サブチャネルである。論理サブチャネルの
イニシャラ・イズは、情報処理装置１が発行するＩｎ　
ｉ　ｔ　ｉ　−ａｌｉｚｅ　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ
命令（ＩＤＡ命令）により一義的に決定される。ＩＤＡ
命令の仕様については後で述べる。１つの論理サブチャ
ネルに含まれる物理サブチャネル数は、２ｎ（ｎ＝０〜
４）チャネルである。

上記デバッグアシスト主記憶１２の論理サブチャネルの
トレース領域に採取されるトレース情報には、命令トレ
ースレコード（タイプ１）及び割込みレコード（タイプ
２）の２つがある。

命令トレースレコードの内容及び形式を第５図に示す。

命令トレースレコードは、デバッグアシストの動作タイ
プが命令トレースタイプになっている時に採取するもの
で、各種の事象に対して事象成立時、所定の情報を自動
的にデバッグアシスト主記憶１２０指定領域にトレース
する場合のレコードである。

命令トレースレコードは、ＳＳ形式命令及びＳＳＥ形式
命令では２レコード、ＥＸＥＣＵＴＥ命令では、対象命
令がＳＳ形式命令又はＳＳＥＳＳ形式命令ければ２レコ
ード、対象命令がＳＳ形式命令及びＳＳＥ形式命令であ
れば３レコード採取される。採取される命令トレースレ
コードのオペランド長及びオペランドアドレスの内容を
第６図に示す。

第５図にもどり、命令トレースレコードの先頭２ビツト
でタイプを示す。命令トレースレコードの内容は、命令
開始前の状態が採取されるが、割込み可能命令（Ｍｏｖ
ｅ　Ｌｏｎｇ　：　Ｍ　Ｖ　ＣＬ他）はトレースが１つ
の命令に対して複数回採取される可能性があり、その回
数は予測できない。同一命令で２レコ一ド以上、命令ト
レースレコードが採取される場合、先頭レコードはタイ
プ１（命令トレースレコードのビット０〜１が’１０”
）として採取され、次からのレコードはタイプ０（命令
トレースレコードのビットＯ〜１が’ｏｏ’）として採
取される。タイプ０の形式はタイプｌと同じである。Ｃ
Ｃは、トレースされた命令実行前の現プログラム状態語
（ＰＳＷ）の条件コードである。ＳＭは、トレースされ
た命令実行前の現プログラム状態語のシステムマスクで
あり、拡張制御モード時に意味を持つ。ビット４はプロ
グラム事象記録ビット、ビット５は変換制御ビット、ビ
ット６はＩＯマスク及びビット７は外部マスクである。

基本制御モード時にはどの様な値がトレースされるか予
測できない。ＫＥＹは、トレースされた命令実行前の現
プログラム状態語の保護キーである。

ＥＭＷＰは、トレースされた命令実行前の現プログラム
状態語のそれぞれ拡張制御モードビット、マシンチェッ
クマスクビット、待ち状態ビット及び問題プログラム状
態ビットである。命令コードは、トレースされた命令の
命令コード前半８ビツトである。命令アドレスは、トレ
ースされた命令の命令アドレスである。

割込みレコードの内容及び形式を第７図に示す。

ＣＣは、割込み時点の旧プログラム状態語の条件コード
である。ＳＭは、割込み時点の旧プログラム状態語のシ
ステムマスクであり、拡張制御モード時に意味を持つ。

ビット４はプログラム事象記録ビット、ビット５は変換
制御ビット、ビット６は■０マスク及びビット７は外部
マスクである。

基本制御モード時にはどの様な値が採取されるかは予測
できない。ＫＥＹは、割込み時点の旧プログラム状態語
の保護キーである。ＥＭＷＰは、割込み時点の旧プログ
ラム状態語の°それぞれ拡張制御モードピット、マシン
チェックマスクビット、待ち状態ビット及び問題プログ
ラム状態ビットである。割込みコードは、割込みの原因
となった割込みコードが右ヅメに格納される。但し、マ
シンチェック及びリスタート割込みについては不定であ
る。次茄令アドレスは、割込まれた命令の次命令アドレ
スである。割込みクラスは、リスタート割込み、外部割
込み、プログラム割込み、マシンチェック割込み及び入
出力割込みを区別する表示子で２バイトの長さである。

なお、ＳｖＣ割込みは、第５図に示した命令トレースレ
ーコードとして採取される。

第８図はインタフェースレジスタ群１１ニドレース論理
の構成の概略を示す。インタフェースレジスタ＃１１に
バッファリングされたＧｍインタフェース信号は、制御
部１０に取り込まれた各種フラグの状態によりトレース
バッファレジスタ１２にバッファされると同時に、命令
トレースレコードか割込みレコードかにより所定の通り
に編集された後、デバッグアシスト王記憶ｊ２の所定の
エリアに書込まれる。インタフェースレジスタ群１１に
示すレジスタには、次に示すインタフェースがバッファ
リングされる。ＣＣレジスタには条件コード、８Ｍレジ
スタにはシステムマスク、ＫＥＹレジスタには保護キー
、ＥＭｖＶＰレジスタにはプログラム状態語のＥＭＷＰ
ビット、０ＰＣＯＩ）Ｅレジスタには命令コード、ＯＰ
　Ｌ　ｇ　Ｎ　Ｇ　’ｒ　Ｈレジスタには命令長、Ｉ　
Ｎ　Ｓ　’ｆ”　Ａ　Ｄ　Ｒレジスタには命令アドレス
、ＯＰ　Ｅ　ＲＡ　Ｎ　Ｄレジスタには該当する命令の
オペランド、ｌＮ４Ｔ＋″Ｃ，，０，、Ｄ　ｉＥレジス
タには割込みコード及びＩＮＴＣＬＡＳＳレジスタには
割込みクラスがバッファリングされる。

第９図はデバッグ制御語の内容及び形式を示す。

デパック制御語の長さは任意であるが、本例では１３６
バイトの例を述べる。更に、デバッグ制御語中の監視領
域リスト及び更新領域リストのエントリ数も任意である
が、本例ではそれぞれ８エントリについて記述する。デ
バッグ制御語は情報処理装置１が発行するＬｏａｄ　　
Ｄｅｂｕｇ　、Ａｓ５ｉｓｔ命令により、デバッグ制御
語のサブチャネルブロックＩｌ）で指定される論理サブ
チャネルに清報処理装置１からロードされる。デバッグ
制御語は８バイト境界になければならない。

第９図において、デバッグタイプは、デバッグアシスト
の動作タイプを指定する８ビツトのフィールドである。

同時に複数のタイプを指定すると動作は保証されない。

デバッグタイプのビットＯは命令トレースタイプを指足
し、ビット１は緊急タイプ及びビット２は割込みタイプ
を指定する。

ビット３−７は予備である。事象指定は、デバッグアシ
ストの動作事象を指定する８ビツトのフィールドであり
、同時に複数の事象指定が可能である。事象指定のビッ
ト０は分岐成功事象であり、ビット１は命令読出し事象
、ビット２は主記憶更新事象、ビット３はレジスタ更新
事象、ビット４は主記憶ブロック遷移事象及びビット５
は指定事象である。ビット６−７は予備である。トレー
スモー　ドは、デバッグアシストのトレースモートラ指
定する８ビツトのフィールドであり、同時に複数のモー
ドの指定ができる。トレースモードのビットＯはプログ
ラム状態トレースモードビットでアリ、ビット１はスー
ハハイｆ状Ｌｉ）Ｖ−スモードピット、ノビット２は変
換トレースモードビット４ノビツト３は非変換トレース
モードビット及びビット４は割込みトレースモードビッ
トである。ビット５−７は予備である。

レジスタ更新リストは、レジスタ更新事象で使用する汎
用レジスタ番号を指定する１６ビツトのフィールドであ
る。ビットＯ〜１５が汎用レジスタＯ〜１５に対応し、
該当するビットが１″である場合そのレジスタ事象が採
取される。

サブチャネルブロックＩＬ）は、使用する論理サブチャ
ネル番号を指定する８ビツトのフィールドで°ある。又
ビット７にて指定された論理サブチャネルのトレース領
域オーバフロー蒔の処置をも指定する。ビット０−３で
論理サブチャネル番号を指定しく１６通り）、ビット４
−６は予備である。

ビット７はトレース領域オーバフロー制御ヒツトである
。トレース領域オーバフロー制御ビットがＮ　Ｏ１１の
とき、該当する論理サブチャネルのトレース領域がオー
バフローすると、論理サブチャネルヘッダの次のアドレ
スにトレースアドレスがラップアラウンドする。トレー
ス領域オーバ７０−制御ビットが１″のとき、該当する
論理サブチャネルのトレース領域オーバフローの可能性
を事前に゛検出し、トレース領域オーバフロー予告割込
みを起こした後のデバッグアシストは停止状態となる。

主記憶ブロックサイズは、主記憶ブロック遷移事象で使
用する情報処理装置側の主記憶ブロックサイズを指定す
る８ビツトのフィールドである。

主記憶ブロックサイズのビット０−１で表わされる４通
りの値で５１２バイト、１０２４バイト、２０４８バイ
ト又は４０９６のブロック境界を指定する。ビット２−
７は予備である。

監視領域リストは、監視する命令語の範囲を指定するエ
ントリを含むリストであり、本リスト内に最大８工ント
リ迄同時に指定でき、論理アドレスである。１エントリ
の幅は任意であるが、こ〜では８バイトについて述べる
。この監視領域リスト内のエントリの内容及び形式を第
１０図に示す。

エントリのビット０は最終エントリの表示に使用スル。

ビニ７ト０７！＋”“０”であれば、このエントリハ最
終エントリで無いことを示し、“１″であれば、このエ
ントリが最終エントリである事を示す。ビット１〜３１
および３２〜６３はそれぞれ監視領域の開始アドレスと
終了アドレスである。

更新領域リストは、主記憶更新の範囲を指定するエント
リを含むリストであり本リスト内に最大８工ントリ迄同
時に指定でき、論理アドレスである。■エントリの幅は
任意であるが、こＮでは８バイトについて述べる。第１
１図に更新領域リスト内のエントリの内容及び形式を示
す。これは第１０図の監視領域リスト内のエントリと同
様である。

すなわち、エントリのビット０は最終エントリの表示に
使用する。ビットｏが°“０”であれば、このエントリ
が最終エントリで無いことを示し、１”であれば、この
エントリが最終エントリであることを示す。ビット１〜
３１および３２〜６３はそれぞれ更新領域の開始アドレ
スと終了アドレスである。

第１２図は１組のデバッグ制御語の各フィールドに対す
る個々のレジスタを示し、これらのレジスタ群と制御部
１ｏや比較器群１５との接続関係を示したものである。

デバッグ制御語１組につき１つずつのデバッグタイプレ
ジスタ１３−１　、事象指定レジスタ１３−２、トレー
スモードレジスタ１３−３、レジスタ更新リストレジス
タ１３−４、サブチャネルブロックＩＤレジスタ１３−
５及び主記憶７’　ロックサイズレジスタ１３−６が具
備され、これらは制御部】０に接続されている。又、デ
バッグ制御語１組につき８個の監視領域レジスタ１３−
７及び同じく８個の更新領域レジスタ１３−８があり、
それ七−２に入力される。監視領域用比較器１個はそれ
ぞれ監視領域レジスタ１個と対応付けられ、合計８組の
対をなし、８個の比較器にはインタフェースレジスタ群
１１中の同一のＩ　Ｎ　Ｓ　Ｔ　Ａ　ＩＪ　Ｒレジスタ
１１−１の内容が入力され、その値の範囲が監視される
。同様に更新領域用比較器１個はそれぞれ更新領域レジ
スタ１個と対応付けられ、合計８組の対をなし、８個の
比較器にはインタフェースレジスタ群■１中の同一の０
ＰＡＤＲレジスタの内容が入力され、その値の範囲が監
視される。それぞれの比較器からの出力である比較結果
は制御部ｌＯへ送られ、所定のトレース動作を司どる１
つの要因として扱われる。

次に論理サブチャネルヘッダについて説明する。

論理サブチャネルヘッダはデバッグアシスト主記憶１２
内とハードウェアレジスタ群として存在する。

デバッグアシスト主記憶１２では、各論理サブチャネル
のトンース領域先頭１６バイトが論理サブチャネルヘッ
ダに割り当てられる。論理サブチャネルヘッダは、Ｉｎ
１ｔｉａｌｉｚｅ　　Ｄｅｂｕｇ　　Ａｓ５ｉｓｔ命令
で、与えられた分割数に従い一義的にイニシャライズ・
される。又、Ｉｎ１ｋＬａｌｌｊ：ｚ−ｅ　Ｈｅａｄｅ
ｒ命令で一義的にイニシャライズされる。

論理サブチャネルヘッダの内容及び形式を第９図に示す
。サブチャネルブロックＩＤは、ビット０−３により分
割数により一義的に決定される論理サブチャネル番号を
示す。ビット４〜７は予備である。サブチャネルブロッ
クサイズは、ビット０−７にて分割数により一義的に決
定される論理サブチャネルの記憶容量を示す。ビット７
が０．５メガバイトに対応し、ビット６が１メガバイト
に対応し、それぞれビットアドレス減少方向に対応付け
られる。例えば、サブチャネルブロックサイズが０１”
（１６進）であれば０．５メガバイトに分割されている
ことを示し、’０２”（１６進）であれば１メガバイト
に分割されていることを示す。現ポインタは、現在トレ
ース情報を格納すべきトレース領域のアドレスを指定す
る３２ビツトのフィールドである。現ポインタはＩｎ１
ｔｉａｌｉｚｅ　　ＤｅｂｕｇＡｓｓｉｓｔ　命令及び
Ｉｎ１ｔｉａｌｉｚｅ　　Ｈｅａｄｅｒ　　命令で論理
サブチャネルヘッダの次のアドレスにイニシャライズさ
れる。現ポインタはトレースが採取される毎に＋１６さ
れ、論理サブチャネルのトレース領域の最後のアドレス
（終了ポインタで示すアドレス）にトレース情報を採取
すると、論理サブチャネルヘッダの次のアドレスにラッ
プアラウンドする。有効ポインタは、トレース情報を格
納すべきトレース領域の先頭アドレス及びトレースデー
タの有効性を表示する３２ビツトのフィールドである。

有効ポインタは、Ｉｎ１ｔｉａ１１ｚｅ　　Ｄｅｂｕｇ
　　Ａｓ５ｉｓｔ命令及びＩｎ１ｔｉａｌｉｚｅ　　Ｈ
ｅａｄｅｒ　命令で論理サブチャネルヘッダのアドレス
にイニシャライズされる。

有効ポインタは現ポインタが一度うツブアラウンドし、
有効ポインタと現ポインタが同じ値になった時点から現
ポインタの内容と同じ値になる様更新される。終了ポイ
ンタは、トレース情報を格納すべきトレース領域の最終
アドレスを指定する３２ビツトのフィールドである。終
了ポインタはＩｎｉ　−ｔｉａｌｉｚｅ　　Ｄｅｂｕｇ
　　Ａｓ５ｉｓｔ　命令及びＩｎ１ｔｉａｌｉｚｅＨｅ
ａｄｅｒ　　命令で論理サブチャネルのトレース領域の
最後のアドレスにイニシャライズされる。

第１４図は論理サブチャネルヘッダの各フィールドに対
する個々のレジスタを示し、それらと他の構成との接続
関係を示したものである。サブチャネルブロックＩＤレ
ジスタ１４−１及びサブチャネルブロックサイズレジス
タ１４−２は制御部１０に接続され、それぞれこの論理
サブチャネルヘッダに与えられている論理サブチャネル
番号及び論理サブチャネルの記憶容量を保持している。

論理サブチャネルヘッダオリジンアドレスレジスタは、
この論理サブチャネルヘッダの写しが格納されているデ
バッグアシスト主記憶】２の先頭アドレスを保持してお
り、それぞれ制御部１０、現ポインタ１４−３の入力セ
レクタｎ１有効ポインタ１４−４の入力セレクタムを接
続されている。モディファイア機構２１は論理サブチャ
ネルヘッダオリジンアドレスに論理サブチャネルヘッダ
が持つ長さを加える機能を持ち、現ポインタ１４−３の
イニシャライズ及びラップアラウンド後の設定に使用さ
れる。即ち本例では、現ポインタ１４−３のイニシャラ
イズ及びラップアラウンド時に論理サブチャネルヘッダ
オリジンアドレスの内容＋１６が現ポインタ１４−３に
セットされる。又、論理サブチャネルヘッダオリジンア
ドレスレジスタ加の内容は入力セレクタおを介し有効ポ
インタにも接続されている。

加算器冴は現ポインタ１４−３の内容に＋１６スる機能
を持つ。現ポインタ１４−３の内容に＋１６されたｆ直
は出力用のラッチ２７を継由して現ポインタ１４−３に
戻され、又必要とあＪｔば有効ポインタ１４−４にも戻
される。Ａ比較器６は現ポインタ１４〜３と仔効ポイン
タ１４−４の値を比較して、その結果を制御部１０に送
り出すものである。Ｂ比較器あは現ポインタ１４−３と
終了ポインタ１４−５の値を比較して、その結果を制御
部１０に送り出すものである。Ａ比較器部の出力は現ポ
インタ１４−３が有効ポインタ１４−４に一致したか否
かを監視し、一致したら制御部１０は現ポインタ１４−
３及び有効ポインタ１４−４の双方を更新する。Ｂ比較
器２６の出力は現ポインタ」４−３が終了ポインタ１４
−５に一致したか否かを監視し、一致したら制御部１０
は現ポインタ１４−３及び有効ポインタ１４−４のラッ
プアラウンド制御を行う。現ポインタ１４−３、有効ポ
インタ１４−４及び終了ポインタ１４−５に、その写し
をカレン）Ｋデバッグアシスト主記憶１２に送り出せる
様、デバッグアシスト主記憶ｊ２に接続されている。

本デバッグアシスト装置と情報処理装置側のソフトウェ
アとのインタフェースは診断命令及びプログラム事象プ
ログラム割込みが司さどる。

テハッグアシスト装置用として３つのタイプの診断命令
が用意される。この診断命令で使用するアドレスは全て
実アドレスである。診断命令のうち、動作がオペランド
により間接的に指定される例を第１５図に示す。使用す
る命令により該当するフィールドを使用しない場合もあ
る。

Ｉｎ１ｔｉａｌｉｚｅ　　Ｊ）ｅｂｕｇ　　Ａｓ５ｉｓ
ｔ命令の動作は以下の通りである。

第１オペランドアドレスで指定された８バイトの領域は
本命令の動作を制御する制御テーブルである。第１オペ
ランドアドレスは２語境界と見做される。制御テーブル
内のザプオベコードフイールドでＩｎ１ｔｉａｌｉｚｅ
　　Ｄｅｂｕｇ　　Ａｓ５ｉｓｔ動作を指定する。制御
コード部のピッ）　２７−３１でデノくラグアシスト主
記憶１２０分割数を指定し、ビット１６−２６は予備で
ある。ＭＳアドレスは、次にロードすべき命令の主記憶
（ＭＳ）のロケーションを指定する。

本命令が発行されると、デバッグアンスト装置は与えし
れた分割数に従いデバッグアシスト主記憶】２のｖｌＪ
埋サブチャネルを論理サブチャネルに統合する。更に統
合した物理サブチャネルに対し、論理サブチャネルヘッ
ダのイニシャライズを一義的に行う。物理ザブチャネル
を統合して得られる論理サブチャネルは最小０．５メガ
バイトから最大８メガバイトであり、分割数は１．２．
４．８又は１６のいずれかである。分割数の指定はデバ
ッグアシスト主記憶１２の設置容量を考慮して行わなけ
ればならない。設置容量が４メガバイトであれば分割数
は１．２．４′ｙ、は８の４通りであり、設置容量が２
メガバイトであれば分割数は１．２又は４０３通りであ
る。論理サブチャネルにどの物理サブチャネルを割当て
るかはデバッグアシスト装置が一義的に決定する。

Ｌｏａｄ　　Ｄｅｂｕｇ　　Ａｓ５ｉｓｔ命令の動作は
以下の通りである。

第１オペランドアドレスで指定された８バイトの領域は
本命令の動作を制御する制御テーブルである。第１オペ
ランドアドレスは２語境界と見做される。制御テーブル
内のサブオペコードフィールドでＬｏｄｅ　　Ｄｅｂｕ
ｇ　　Ａｓ５ｉｓｔ動作を指定する。制御コード部は無
視される。制御テーブル内のＭＳアドレスでロードすべ
きデバッグ制御語のロケーションを指定し、指定された
デバッグ制御語が、その中で指定されるサブチャネルブ
ロックＩＤで示される論理サブチャネル（実際は、第２
図のレジスタ群１３中の該論理サブチャネルに対応する
レジスタ）にロードされる。

本命令はＩｎ１ｔｉａｌｉｚｅ　　Ｄｅｂｕｇ　　Ａｓ
５ｉｓｔ命令を発行後に使用しなげればならない。本命
令で指定するデバッグ制御語内のサブチャネルブロック
ＩＤはＩｎ目１ａｌｉｚｅ　　Ｄｅｂｕｇ　　Ａｓ５ｉ
ｓｔ’命令でイニシャライズされる論理サブチャネル番
号と一致しなゆればならない。制御テーブル内のＭＳア
ドレスは２語境界と見做される。

５ｔａｒｔ　　Ｄｅｂｕｇ　　Ａｓ５ｉｓｔ　　命令の
動作は以下の通りである。

第１オペランドアドレスのピッ）２４−２７テ論理ザブ
チャネル番号を指定し、あらかじめ与えられているデバ
ッグ制御語に従って該当する論理サブチャネルのデバッ
グ動作を起動する。第１オペランドアドレスのビット０
−２３及びビット２８−３１は無視される。

本命令は指定する論理サブチャネルにＬｏａｄ　　Ｄｅ
−ｂｕｇ　　Ａｓ５ｉｓｔ命令によりデバッグ制御語を
ロードした後で使用しなけ扛ばならない。本命令で指定
する論理サブチャ：＊＋番号は、１ｎｉｔｉａｌｉｚｅ
　ＤｅｂｕｇＡｓｓｉｓｔ　　命令でイニシャライズさ
れる論理サブチャネル番号と一致しなければならない。

５ｔｏｐ　　Ｉ）ｅｂｕｇ　　Ａｓ５ｉｓｔ命令の動作
は以下の通りである。

第１オペランドアドレスのビット２４−２７で論理サブ
チャネル番号を指定１．、指定された論理サブチャネル
のデバッグ動作を停止させる。第１オペランドアドレス
のビット０−２３及びビット２８−３１は無視される。

本命令は５ｔａｒｔ　　Ｄｅｂｕｇ　　Ａｓ５ｉｓｔ　
　命令で起動した論理サブチャネルのデバッグ動作を停
止させるものである。停止中の論理サブチャネルに本命
令を発行しても何も行わない。本命令で指定する論理サ
ブチャネル番号はＩｎ１ｔｉａｌｉｚｅ　　Ｄｅｂｕｇ
　Ａｓ５ｉｓｔ命令テイニンヤライズされる論理サブチ
ャネル番号と一致しなければならない。

ｅｃｏｒｄｓ　命令及びＷｒｉｔｅ　Ｔｒａｃｅ　Ｒｅ
ｃｏｒｄｓ命令のマスクとなるものである。

Ａｃｃｅｓｓ　Ｔｒａｃｅ　Ａｒｅａ命令は、デバッグ
アシスト主記憶１２をアクセスする命令である。第１オ
ペランドアドレスで指定された８バイトの領域は本命令
の動作を制御する制御テーブルである。第１オペランド
アドレスは２語境界と見做される。制御テーブル内のサ
ブオペコードフィールドでＡｃｃｅｓｓＴｒａｃｅ　Ａ
ｒｅａ　動作を指定する。制御コード部は無視される。

制御テーブル内のＭＳアドレスで８バイトのサブリスト
を指定する。このＭＳアドレスは２語境界と見做される
。

サブリストの内容及び形式は第１５図に示しである。副
指令コードは８ビツトのフィールドであり、それぞれＩ
ｎ１ｔｉａｌｉｚｅ　Ｈｅａｄｅｒ命令、Ｒｅａｄ　Ｈ
ｅａｄｅｒ命令、Ｒｅａｄ　Ｔｒｅｃｅ　Ｒｅｃｏｒｄ
ｓ　及びＷｒｉｔｅ　ＴｒａｃｅＲｅｃｏｒｄｓのいず
れかを定義する。サブチャネルブロックＩＤは、アクセ
スすべき論理サブチャネル番号を指定する８ビツトのフ
ィールドである。ピッ）０−３で論理サブチャネル番号
を指定し、ビット４−７は無視される。サブチャネルブ
ロック１１）はＩｎ１ｔｉａｌｉｚｅ　Ｄｅｂｕｇ　Ａ
ｓ５ｉｓｔ命令でイニシャライズされる論理サブチャネ
ル番号と一致しなければならない。長さは、アクセスす
べきデータの長さを指定する１６ビツトのフィールドで
ある。長さの単位は１６バイトであり、長さｏｃＰ’”
（１６進）は１６バイト、′０１”（１６進）は３２バ
イトである。

最大１メガバイトの長さ迄指定できる。ＭＳアドレスは
、アクセスするデータの主記憶アドレスであり１６バイ
ト境界と見做される。Ｉｎ１ｔｉａｌｉｚｅ　Ｈｅａ−
ｄｅｒ命、今のとき本フィールドは意味を持たず無視さ
れる。

Ｉｎ１ｔｉａｌｉｚｅ　Ｈｅａｄｅｒ命令の動作は以下
の通りである。

Ａｃｃｅｓｓ　Ｔｒａｃｅ　Ａｒｅａ命令の副指令コー
ドによりＩｎ１ｔｉａｌ　ｉｚｅ　Ｈｅａｄｅｒ命令が
指定される。本命令で指定されたサブチャネルＩＤで示
される論理サブチャネルの論理サブチャネルヘツダを一
義的にイニシャライズする。本命令はすべての論理サブ
チャネルが停止状態のときのみ使用できる。

Ｒｅａｄ　Ｈｅａｄｅｒ命令の動作は以下の通りである
。

Ａｃｃｅｓｓ　Ｔｒａｃｅ　Ａｒｅａ命令の副指令コー
ドによりＲｅａｄ　Ｈｅａｄｅｒ命令が指定される。本
命令で指定されるサブチャネルブロックＦＤで示される
論理サブチャネルのヘッダ１６バイトがサブリストのＭ
Ｓアドレスで示されるロケーション以降に格納される。

本命令はすべての論理サブチャネルが停止状態のときの
み使用できる。

Ｒｅａｄ　Ｔｒａｃｅ　Ｒｅｃｏｒｄｓ　　命令の動作
は以下ノ通すである。

Ａｃｃｅｓｓ　’ｆ’ｒａｃｅ　Ａｒｅａ命令の副指令
コードにより）Ｌｅａｄ　Ｔｒａｃｅ　Ｒｅｃｏｒｄｓ
　命令が指定される。本命令で指定されるザブチャネル
ブロックＩＤで示される論理サブチャネルトレース領域
の有効ポインタの位置から（長さ＋１）Ｘ１６バイトを
サブリストのＭＳアドレスで示されるロケーション以降
に格納する。本命令は全ての論理サブチャネルが停止状
態のときのみ使用できる。有効ポインタの内容＋（長さ
＋１）Ｘ１６の値が終了ポインタの内容を越えると、ア
クセスされるトレース領域は論理サブチャネルの先頭に
ラップアラウンドする。

本命令を実行すると有効ポインタの内容は（長さ＋１）
Ｘ１６を加算され更新される。現ポインタを越えるトレ
ース領域のデータとしてはＯ″が格納される。

Ｗｒｉｔｅ　Ｔｒａｃｅ　Ｒｅｃｏｒｄｓ命令の動作は
以下の通りである。

Ａｃｃｅｓｓ　Ｔｒｅｃｅ　Ａｒｅａ命令の副指令コー
ドによりＷｒｉｔｅ　Ｔｒａｃｅ　Ｒｅｃｏｒｄｓ命令
が指定される。本命令で指定されるサブチャネルブロッ
クＩＤで示される論理サブチャネルのトレース領域の現
ポインタで示される位置へ、１６バイトだけサブリスト
のＭＳアドレスで示されるロケーションからデータを読
出し、格納する。本命令は全ての論理サブチャネルが停
止状態の時のみ使用できる。現ポインタの内容＋１６の
値が終了ポインタの内容を越えると、アクセスされるト
レース領域は論理サブチャネルの先頭アドレスにラップ
アラウンドする。本命令を実行すると有効ポインタの内
容は１６を加算され更新される。

第１６図に以上説明した命令の一般的使用例をフローチ
ャートとして示す。以下第１６図に沿って、その一般的
使用例を他の図も参照しながら説明する。

情報処理装置側で本デバッグアシスト装置を使用するプ
ログラムを実行する場合、そのプログラムの実行に先立
ってデバッグアシストをイニシャライズする処理が必要
である。

先ず情報処理装置１はデバッグアシスト装置２に対し、
Ｉｎ１ｔｉａ１ｉｚｅ　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ命令
を発行し、デバッグアシスト主記憶１２内の論理サブチ
ャネルの分割と分割された論理テブチャネルの論理サブ
チャネルヘッダを初期状態にイニシャライズする。

（ステップ１００　）　Ｉｎ１ｔｉａｌｉｚｅ　Ｄｅｂ
ｕｇ　Ａｓ５ｉｓｔ命令によりデバッグアシスト主記憶
１２は第４図に示す規則で分割され、与えられた分割数
に等しい数のデバッグ制御語（本例では最大１６個）及
び論理サブチャネルヘッダが割当てられる。例えば分割
数が４分割であれば、第２図に示すデバッグ制御語Ｏ１
１，２，３及び論理サブチャネルヘッダ０１１．２．３
が割当てられ、それに対応して４組ずつの比較回路ｆ：
１５も割当てられる。

矢に情報処理装置１はデバッグアシスト装置１２に対し
、Ｌｏａｄ　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ命令を発行し、
必要な数だけのデバッグ制御語（ＤＣＷ）を第２図に示
すデバッグ制御語レジスタ群１３にロードさせる。

（ステップ１０１）分割数が４分割で、４つの独立した
デバッグ制御語を同時に使用する場合は、必要なデバッ
グ制御語の数は４であり、従って異なるデバッグ制御語
をオペランドとするＬｏａｄ　ＤｅｂｕｇＡｓｓｉｓｔ
　　命令が４回発行されることになる。７（ソテップ１
０２）。

次に情報処理装置１はデバッグアシスト装置２に対し、
５ｔａｒｔ　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ　命令を発行し
、トレースをすべき論理サブチャネルに起動をかける。

（ステップ１０３）起動されるべき論理サブチャネルが
４つであれば、５ｔａｒｔ　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ
　命令は各々の論理サブチャネルに対し１回ずつ合せて
４回発行される（ステップ１０４）。

以上述べた如くの手順にてデバッグアシスト装置２は、
情報処理装置側のプログラム走行状態をトレース可能と
なる。（ステップ１０５）一般的に監視すべきプログラ
ムが情報処理装置側で走り出す前に、それに対応する論
理サブチャネルに対し、５ｔａｒｔ　Ｄｅｂｕｇ　Ａｓ
５ｉｓｔ　命令が発行される。

デバッグアシスト装置２のトレースが動作中な、その動
作を打切る要因例として以下の５つのケースを挙げ、そ
の各々に対する代表的な処理例な以下に述べる。

デバッグアシスト装置２のトレース動作を停止又は中断
させる条件として、１つの論理サブチャネルを選び出し
て停止させる場合（ステップ１０６）、１つの論理サブ
チャネルにトレース領域オーバフロー予告割込みが発生
した場合（ステップ１０７）、デバッグ動作自体を停止
させる場合（ステップ１０８　）　、一部の論理サブチ
ャネルのトレースモードを変更する場合（ステップ１０
９）及び一部の論理ザブチャネ／ｌ＜を停止させる場合
（ステップ１１０）が、・ある。

先ず、１つの論理サブチャネルを選び出して停止させる
場合（・ステップ１０６）及び１つの論理サブチャネル
にトレース領域オーバフロー予告割込みが発生した場合
（ステップ１０７）について述べる。

この場合、情報処理装置１は動作している全ての論理サ
ブチャネルに対し、各々１回ずつ５ｔｏｐ　Ｄｅ　−ｂ
ｕｇ　Ａｓ５ｉｓｔ　命令を発行し、全ての論理サブチ
ャネルを停止させる（ステップ１１７．１１８）。その
後、Ｒｅａｄ　Ｈｅａｄｅｒ命令を発行し、該当論理ザ
ブチャネルの論理サブチャネルヘッダを情報処理装置１
に読み出す（ステップ１１９）。読み出した論理サブチ
ャネルヘッダは次で発行するＲｅａｄ　ＴｒａｃｅＲｅ
ｃｏｒｄｓ命令をトレースエリアのどの範囲に出せば良
いかの指針を与える。−Ｒｅａｄ　Ｈｅａｄｅｒ命令の
後で、該当論理サブチャネルのトレースエリアを情報処
理装置側に読取る為に、Ｒｅａｄ　Ｔｒａｃｅ　Ｒｅｃ
ｏｒｄｓ　命令を情報処理装置１は必要な回数だけ発行
する（ステップ１２０．１２１）。その後゛、Ｉｎ１ｔ
ｉａｌｉｚｅ　Ｈｅａｄｅｒ命令を発行して該当論理サ
ブチャネルの論理サブチャネルヘッダをイニシャライズ
し、コネクタ■に合流する（ステップ１２２）。■以降
は前述の通りである。

次に、デバッグ動作全体を停止させる場合について説明
する。第１６図のコネクタ◎以降がデバッグ動作全体を
停止させる場合の７０−チャートである。まず情報処理
装置１　ハ５ｔｏｐ、　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ命令
を必要回数発行して、動作している全ての論理サブチャ
ネルを停止させる（ステップ１２３．１２４）ヮそして
一つの論理サブチャネルを選択し、１つの論理サブチャ
ネルを停止させる場合と同様の手順で、Ｒｅａｄ　Ｈｅ
ａｄｅｒ命令、Ｒｅａｄ　Ｔｒａｃｅ　Ｒｅｃｏｒｄｓ
命令を使用しトレースデータを情報処理装置側に読み取
る（ステップ１２５．１２６）。この読み取り操作を動
作していた論理サブチャネルを次々に選び実行する（ス
テップ１２７，１２８）。動作していた全ての論理サブ
チャネルのトレースデータを読み取った時点でコネクタ
◎以降のデバッグ動作終了処理手順を完了する。

次に一部の論理サブチャネルのトレースモードを変更す
る場合について説明する。第１６図のコネクタ◎以降が
一部の論理サブチャネルのトレースモードを変更する場
合の７０−チャートである。

まず情報処理装置１は５ｔｏｐ　Ｄｅｂｕｇ　Ａｓ５ｉ
ｓｔ命令を必要回数発行して、動作している全ての論理
サブチャネルを停止させる（ステップ１２９．１３０）
。

そして変更する論理サブチャネル群のうちの１つの論理
サブチャネルを選択し、１つの論理サブチャネルを停止
させる場合と同様の手順でＲｅａｄ　Ｈｅ　−ａｄｅｒ
　命令、Ｒｅａｄ　Ｔｒａｃｅ　Ｒｅｃｏｒｄｓ　命令
を使用しトレースデータを情報処理装置側に読み取る（
スｆ　ツ７’　１３１．１３２）。この読み取り操作を
、トレースモードを変更しようとしている論理サブチャ
ネルに対し次々に実行する（ステップ１３３．１３４）
。

変更する全ての論理サブチャネルのトレースデータを読
み取った後、変更する論理サブチャネルに対し、各々１
回ずつＬｏａｄ　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ命、令を発
行する（ステップ１３５）。このＬｏａｄ　Ｄｅｂｕｇ
　Ａｓ５ｉｓｔ命令により、情報処理装置１は異なるデ
バッグ制御語を各論理サブチャネルに与える事ができ、
結果としてトレースモードを変更することができる。

変更される論理サブチャネルのデバッグ制御語を全てロ
ードし終えると、コネクタ■に合流する（ステップ１３
６）。■以降は前述の通りである。

最後に一部Ｑ論理サブチャネルを停止させる場合につい
て説明する。第１６図のコネクタ０以降が一部の論理サ
ブチャネルを停止させる場合のフローチャートである。

まず情報処理装置１はＳｔｏｐＤｅｂｕｇ　Ａｓ５ｉｓ
ｔ　命令を必要回数発行して、動作している全ての論理
サブチャネルを停止させる（ステップ１１１，１１２）
。そして停止させる論理サブチャネル群のうちの１つの
論理サブチャネルを停止させる場合と同様の手順でＲｅ
ａｄ　Ｈｅａｄｅｒ命令、Ｒｅａｃｌ：ＴｒａＣｅ几ｅ
ｃｏｒｄｓ　　命令を使用しトレースデータな情報処理
装置側に読み取る（ステップ１１３．１１４）。この読
み取り操作を、停止させようとしている論理ザブチャネ
ルに対し次々に実行する。

停止させる全ての嗣埋サブチャネルのトレースデータを
読み取った後コネクタ■に合流する（ステップ１１５．
１１６）。■以降では、この場合の操作で停止させる論
理サブチャネルを除く論理サブチャネル群に５ｔａｒｔ
　Ｄｅｂｕｇ　Ａｓ５ｉｓｔ　　命令を発行してデバッ
グ処理を続行する。

最後に、本デバッグアシスト装置２から情報処理装置１
へ発する割込みについて説明する。

情報処理装置１がデバッグアシスト装置２から通知され
る割込みは、デバッグ緊急割込み、トレース領域オーバ
フロー予告割込み及び事象成立割込みの３つである。

デバッグアシスト機構からの割込みはプログラム事象記
録のプログラム割込みとして報告される。

即ち、たとえば主記憶ロケーション１４０−１４３　番
地に命令１穂コードとプログラム割込みコードが格納さ
れ、１５０５０番地定のプログラム事象記録コード、１
５２−１５５５５番地ログラム事象記録アドレスが格納
される。その後、主記憶ロケーション４０−４７番地へ
旧プログラム状態語が格納され、１０４−１１１１１番
地新プログラム状態語がロードされ、現プログラム状態
語にセットされる。

デバッグ制御語のデバッグタイプのビット１が°′１”
の場合、事象が成立するとデバッグ緊急割込みを発生す
る。本割込みは主記憶ロケ−フコ２１５０番地のプログ
ラム事象記録コープビット６を“ｌ”としたプログラム
事象記録プログラム割込みとして報告される。本割込み
発生時のトレースは採取される。

デバッグ制御語のサブチャネルブロックＩＤのビット７
（トレース領域オーバフロー制御ビット）が“１″の場
合、該当する論理サブチャネルのトレース領域オーバ７
ｃＬ−を事前に検出した場合、トレース領域オ・−バフ
ロー予告割込みを発生する。

本割込みは主記憶ロケーション１５０番Ｊｔｉｌ）プロ
グラム事象記録コードのビット７を”１″としたプログ
ラム事象記録プログラムとして報告される０本割込み発
生時のトレースは採取される。

トレース領域オーバフロー予告割込−ト生時、トレース
機構は停止する。トレース領域がオーツくフロー予告割
込みは、実際にトレース領域がオーバフローする数命令
前で発生し、オーツ（ランによりトレース情報が失われ
ることは無い。　又、オーバランの状態によりトレース
領域の下位が空くことがある。

デバッグ制御語のデバッグタイプのビット２がＩＪ　１
．　ＴＩの場合、事象成立時事象成立割込みを発生する
。本割込みは主記憶ロケーション１５０番地のプログラ
ム事象記録コードを所定の通りセットし、プログラム事
象記録プログラム割込みとして報告される。本割込み発
生時のトンースは採取される。

プログラム事象記録プログラム割込みが発生すると、主
記憶ロケーション１５０番地に所定のプログラム事象記
録コードが格納される。プログラム事象記録コードの各
ビットの割当ては、ビットＯが分岐成働、ビット１が命
令読出し、ビット２が主記憶更新、ビット３がレジスタ
更新、ビット４が主記憶ブロック遷移、ビット５が指定
、ビット６がデバッグ緊急割込み及びビット７がトレー
ス領域オーバフロー予告割込みである。

〔発明の効果〕

以上の説明から明らかな如く、不発明によれば、プラグ
ラム事象記録機構を正しく動作させる為の情報処理装置
性能低下を抑えることができ、更に新たな追加情報を加
えることにより、従来よりより多くのプログラムデバッ
グ情報を与えることができる。又、特定のトレース命令
を挿入しなくともデバッグ制御語を任意に設定すること
により、任意のトレース情報を得ることができる。

【図面の簡単な説明】

第１図は本発明のデバッグアシスト装置と情報処理装置
の位置付けを示す図、第２図は本発明のデバッグアシス
ト装置の一実施例の概略ブロック図、第３図は本発明の
デノくラグアシスト装置と情報処理装置間のインタフェ
ース信号を示す図、第４図はデバッグアシスト主記憶の
構成例を示す図、第５図は命令トレースレコードの内容
及び形式ン示す図、第６図は命令トレースレコードのオ
ペランド長及びオペランドアドレスの内容を示す図、第
７図は割込みレコードの内容及び形式を示す図、第８図
はトレース論理の概略ブロック図、第９図はデバッグ制
御語の内容及び形式を示す図、第１０図はデバッグ制御
語における監視領域リスト内のエン）　ＩＪの内容及び
形式を示す図、第１１図はデノくラグ制御語における更
新領域リスト内のエントリの内容及び形式を示す図、第
１２図はデノくラグ制御語レジスタ群の詳細図、第１３
図は論理サブチャネルヘッダの内容及び形式を示す図、
第１４図は論理サブチャネルヘッダレジスタ群とそれに
関係する他の構成の詳細図、第１５図は診断命令のうち
、動作がオペランドにより間接的に指定される例な示す
図、第１６図（ａ）、（ｂ）、（Ｃ）は本発明の一般的
な使用例を示すフロー図である。 １・・・情報処理装置、２・・・デノくラグアシスト装
置、３・・・インタフェース線、１０・・・制御部、１
１・・・インタフェースレジスタ群、１２・・・デノく
ラグアシスト主記憶、１３・・・デバッグ制御語レジス
タ群、１４・・・論理サブチャネルヘッダレジスタ群、
１訃・・比較回路群。 第４図 −２６４−

Claims (2)

【特許請求の範囲】
1. （１）情報処理装置に接続して使用し、前記情報処理装
   置のプログラム走行状態を示す情報（以下、トレースデ
   ータとい５）を採取するデバッグアシスト装置であって
   、前記情報処理装置とデバッグアシスト装置間のインタ
   フェース信号の同期をとるインタフェースレジスタ群と
   、前記インタフェースレジスタ群を弁１−てトレースデ
   ータを格納するデパックアシスト主記憶と、デバッグ動
   作を制御するデバッグ制御語の記憶部と、前記デバッグ
   アシスト主記憶のトレース動作を制御する論理サブチャ
   ネルヘッダの記憶部と、前記インタフェース信号と前記
   デバッグ制御語の制御内容を比較して、トレースするプ
   ログラム領域を監視する比較回路と、これらの各部を制
   御する制御部とを有することを特徴とするデバッグアシ
   スト装置。
2. （２）前記デバッグアシスト主記憶を複数組の論理サブ
   チャネルに分割し、各論理サブチャネルに対応してそれ
   ぞれデバッグ制御語と論理サブチャネルヘッダと比較回
   路とをｅゆ、異った種類のトレースデータを並列に採取
   することを特徴とする特許請求の範囲第１項記載のデバ
   ッグアシスト装置。