JPS59152409A - Focus state display device of camera - Google Patents

Abstract

PURPOSE:To stabilize a display of a focus state without damaging responsiveness of the display by providing the lower limit of a period of a focus detecting operation, and making a focus detecting period longer than the lower limit period by adding an additional time to a focus detecting time, when an integral time of an optical sensor array is shorter than its lower limit. CONSTITUTION:A CCD sensor 4 of a focus detecting circuit 2 receives a light of an object, its output is processed, a focus shift quantity signal xn from a defocus quantity arithmetic circuit 14 passes through an averaging circuit 26, and a sent focused state is decided by a deciding circuit 28 and displayed on a display means 34. On the other hand, from a timing circuit 18 of a CCD4, an integral time taun of the CCD is sent to an operating circuit 54, compared with the lower limit value tauo of an integral time from a constant storing circuit 52, a counter 56 counts a clock pulse by a time of DELTAtau=tauo-taun, and a counting end signal is sent to a controlling circuit 58. In case DELTAtau is ''0'' or negative, the operating circuit 54 sends the counting end signal, the counter 56 outputs the following detecting operation signal which is delayed by DELTAtau, from the controlling circuit 58, and the display is stabilized.

Description

【発明の詳細な説明】 発明の分野 本発明は電荷蓄積型光センサアレイを用いて被写体光を
受け、周期的に繰返し撮影レンズのピント状態を検出し
、ピント状態を表示するカメラのピント状態表示装置に
関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention uses a charge storage type optical sensor array to receive subject light, periodically detect the focus state of a photographing lens, and display the focus state of a camera. Regarding equipment.

従来技術 後述するようにピント検出装置に電荷蓄積型光センサア
レイを用いてピント状態を表示するようにしたカメラが
既に提案されている。電荷蓄積型光センサアレイを用い
てピント検出する場合、この型の光センサアレイは入射
光の明るさに応じた時間で光電流を積分し、その積分デ
ータから演算処理によって撮影レンズのピント状態を検
出すると云う動作を繰返す。従ってピント検出動作の繰
返し周期は被写界の明るさに応じて変化し、明るいとき
程周期が短かくなる。そこでこの種のピント検出方式を
用いて撮影レンズのピント状態を表示しだ場合、次のよ
うな問題があることが分った。BACKGROUND ART As will be described later, a camera has already been proposed in which a charge storage type optical sensor array is used in a focus detection device to display a focus state. When detecting focus using a charge storage type photosensor array, this type of photosensor array integrates the photocurrent over a period of time depending on the brightness of the incident light, and uses the integrated data to calculate the focus state of the photographing lens. The operation of detecting is repeated. Therefore, the repetition period of the focus detection operation changes depending on the brightness of the field, and the brighter the field, the shorter the period. Therefore, it has been found that when this type of focus detection method is used to display the focus state of the photographic lens, the following problems occur.

即ちピント検出動作には色々な誤差要因例えば被写体の
輝度分布が変化するとかカメラが手ぶれで動きピント検
出装置かにらんでいる点が揺れ動くとか回路内で発生す
るノイズ等によって、被写体距離が変化せず撮影レンズ
を動かしていない場合でもピント状態の評価信号はピン
ト検出動作の一サイクル毎に多少変動するものである。In other words, the distance to the object may change due to various error factors in the focus detection operation, such as changes in the brightness distribution of the object, camera shake due to camera shake, the point facing the focus detection device shaking, noise generated in the circuit, etc. Even when the photographic lens is not moved, the focus state evaluation signal varies somewhat with each cycle of the focus detection operation.

撮影レンズが合焦状態から太きくずれている間はピント
状態の評価信号が毎サイクル変化しても非合焦と云う判
定そのものは変化しないが、合焦判定レベル付近に位置
しているような場合ではピント検出の動作サイクル毎に
合焦、非合焦と判定結果が不規則に変化する。このよう
な判定結果をそのせ＼表示すると、被写体が明るくて光
センサアレイの光電流積分時間が短い場合、動作周期も
短かくなって単位時間あたりの表示動作の回数が増加す
るから表示が合焦と非合焦との間をめまぐるしくちらつ
くように変転し、撮影者が表示の意味を理解できず困惑
すると云う事態が生ずることがあった。While the photographic lens is significantly out of focus, the out-of-focus judgment itself does not change even if the focus evaluation signal changes every cycle, but the out-of-focus judgment itself does not change. In some cases, the determination result changes irregularly between in-focus and out-of-focus every cycle of the focus detection operation. When displaying such judgment results, if the subject is bright and the photocurrent integration time of the photosensor array is short, the operation cycle will be shortened and the number of display operations per unit time will increase, so the display will not match. The image flickers rapidly between in-focus and out-of-focus states, sometimes resulting in the photographer being confused and unable to understand the meaning of the display.

以下上述した所をより具体的に説明し本発明の目的を明
かにするため、既提案の装置について稍くわしく説明す
る。Hereinafter, in order to more specifically explain the above-mentioned points and clarify the purpose of the present invention, an already proposed device will be explained in detail.

第１３図Ａおよび第１３図Ｂは公知のピント検出装置の
受光部の光学的な構成を示す。第１３図Ａにおいて撮影
レンズＬ１に対するフィルム面と等価な位置に多数の小
さなレンズ！１〜Ｉｎが配され、これら各レンズの後面
にばＣＣＤ素子ａ１、ｂｉが配されている。ただしｉ＝
１．２．・・・ｎである。素子群ａｌ、ａ２・・・ａｎ
にはレンズＬｌの図面における下側部分を通過した光線
（−１１で代表）が入射し、素子群ｂｌ、　　ｂ２．・
・・ｂ、　ｎにはレンズＬ１の上側部分を通過した光線
（Ｓ２で代表）が入射する。合焦時には素子ａ１とｂｌ
Ｖ−ｉ被写体の同一点からの光を受け、非合焦時には被
写体の同一点からの光は対をなす素子ａ１とｂＩＫは入
射せず非合焦の方向、度合いに応じてずれる。FIGS. 13A and 13B show the optical configuration of a light receiving section of a known focus detection device. In FIG. 13A, many small lenses are located at positions equivalent to the film plane with respect to the photographing lens L1! 1 to In are arranged, and CCD elements a1 and bi are arranged on the rear surface of each of these lenses. However, i=
1.2. ...n. Element groups al, a2...an
A light ray (represented by -11) that has passed through the lower part of the lens Ll in the drawing is incident on the element groups bl, b2 .・
The light beam (represented by S2) that has passed through the upper part of the lens L1 is incident on b and n. When focusing, elements a1 and bl
Vi receives light from the same point on the object, and when out of focus, the light from the same point on the object does not enter the pair of elements a1 and bIK, but shifts depending on the direction and degree of out-of-focus.

このずれの方向および大きさを検出することにより方向
を含めたデフォーカス哲を求めることができる。By detecting the direction and magnitude of this shift, it is possible to determine the defocusing direction including the direction.

第１３区ＩＢは、第１３図Ａに２ける素子群ａ１、ａ２
．　・−ａｎとｂｌ、ｂ２．−・−’ｏｎとを別の形式
に配列した構成例を示す。レンズＬ２はフィルム等価あ
るいはその近傍に配されるコンデンサレンズである。こ
のレンズＬ２の後面に結像レンズＬ３．Ｌ４が光軸Ｏを
対称軸にして配され、これらレンズＬ３．Ｌ４の結像面
に素子群ａ’ｌ、ａ２・・・ａｎと１）ｌ、ｂ２・・・
ｂｎがそれぞれ配置されている。The 13th section IB is the element group a1 and a2 in 2 in FIG. 13A.
．． -an and bl, b2. An example of a configuration in which - and -'on are arranged in a different format is shown below. The lens L2 is a condenser lens arranged at or near the film equivalent. An imaging lens L3 is attached to the rear surface of this lens L2. L4 is arranged with the optical axis O as the axis of symmetry, and these lenses L3. Element groups a'l, a2...an and 1)l, b2...
bn are arranged respectively.

第１４図は、第１３図Ｂの装置におけるＣＯＤの受光部
の構成例を示す図で、素子群ａｌ、ａ２、・・・ａｎと
は別にホトターイオードＦＤが素子群の近傍に配してあ
り、素子群全体に入射する光の強度を反映すると見なし
うる光を受けるようにしである。このホトダイオードＦ
ＤはＣＯＤの積分時間をモニタするために用いられる。FIG. 14 is a diagram showing an example of the configuration of the light receiving section of the COD in the device of FIG. 13B, in which a phototer diode FD is arranged near the element groups apart from the element groups al, a2, ... It is designed to receive light that can be considered to reflect the intensity of light incident on the entire element group. This photodiode F
D is used to monitor the COD integration time.

第１５図は、ホトダイオードＰＤを用いたＣＯＤの積分
時間モニタ回路の一例を示す回路図である。ＣＯＤの積
分に際しては、まずホトダイオードＦＤの容量成分ＯＫ
アナログスイッチＳＷを介して定電圧Ｅ１を充電して２
き、ＣＯＤの積分開始と同時にスイッチＳＷを不導通に
する。この時点から容量成分Ｃの充眠電荷は入射光強度
に比例するホトダイオードＦＤの光電流により放逝され
、ホトダイオードＦＤのカソードの電圧レベルは低下し
て行く。FIG. 15 is a circuit diagram showing an example of a COD integration time monitor circuit using a photodiode PD. When integrating the COD, first the capacitance component of the photodiode FD is OK.
2 by charging constant voltage E1 via analog switch SW.
Then, at the same time as the COD integration starts, the switch SW is made non-conductive. From this point on, the stored charge in the capacitive component C is dissipated by the photocurrent of the photodiode FD, which is proportional to the intensity of the incident light, and the voltage level at the cathode of the photodiode FD begins to decrease.

この電圧レベルが所定電圧Ｅ２Ｋまで下がるとコンパレ
ータＣｏｎの出力レベルが低”から”高”に反転する。When this voltage level drops to a predetermined voltage E2K, the output level of the comparator Con is inverted from "low" to "high".

スイッチＳＷが遮断されてからコンパレータＣｏｍの出
力が１高″電圧レベルになるまでの時間がＣＯＤの積分
時間として刑場される。スイッチＳＷを遮断状態にする
タイミングつまり積分開始のタイミングはマイクロコン
ピュータＭＣのプログラムで指定され、その制御信号は
ＣＯＤ制御ブロックＣＢを介して与えられる。マイクロ
コンピュータＭＣｎ、８分開始のタイミングを発すると
内部のカウンタでソフトウェアによる計時カウント動作
を開始し、また外部割込み禁止解除の状態トなる。コン
パレータｃｏｍが１高１電圧信号を出力するとＣＯＤ制
御ブロックＣＢは１高”電圧信号に応答してマイクロコ
ンピュータＭＣに割込み要求信号を出力する。これに応
答してマイクロコンピュータ）Ａ　Ｃのプログラムは割
込みルーチンヘジャンプするとともて上記のカウンタの
計数動作を停止する。こうしてカウンタにはＣＯＤの積
分時間の情報が確保される。この確保された積分時間を
用い、これが予め定めた低輝度レベルに対応する時間よ
りも長くなるような場合、被写体は低輝度であってピン
ト検出は不能であると判定することができる。また確保
された積分時間情報は、予め定めだ高輝度レベルに対応
する時間よりも短くなるような場合、後述するように表
示のチラッキを抑制するだめの情報として用いられる。The time from when the switch SW is cut off until the output of the comparator Com reaches the 1" high voltage level is determined as the integration time of COD. The timing of turning off the switch SW, that is, the timing of starting the integration, is determined by the microcomputer MC. It is specified by the program, and its control signal is given via the COD control block CB.When the microcomputer MCn issues the timing to start 8 minutes, it starts a time counting operation by software using an internal counter, and also releases the external interrupt prohibition. When the comparator com outputs a 1 high voltage signal, the COD control block CB outputs an interrupt request signal to the microcomputer MC in response to the 1 high voltage signal. In response to this, the program of the microcomputer AC jumps to the interrupt routine and stops the counting operation of the above-mentioned counter. In this way, information on the COD integration time is secured in the counter. Using this secured integration time, if this is longer than the time corresponding to a predetermined low brightness level, it can be determined that the subject has low brightness and focus detection is impossible. Furthermore, if the secured integration time information becomes shorter than the time corresponding to a predetermined high brightness level, it is used as information to suppress display flickering, as will be described later.

マイクロコンピュータＭＣは割込みルーチンへ移るとＣ
ＣＤの積分データを予め定めたＲ　、Ａ　Ｍ領域ヘメモ
リする。ＣＯＤのな１分データは、ＣＯＤからの転送り
ロックに同期して順次に時系列的にアナログ電圧でＣＣ
Ｄ制御ブロックＣＢに出力される。ＣＯＤ制御ブロック
ＣＢでは、ＣＣＤからのアナログ醒圧信号は順次にデジ
タル値に変換される。変換されたデジタル値が積分デー
タとしてＲＡＭの所定番地のメモリに格納される。ＣＯ
Ｄ制御ブロックＣＢは、割込み要求パルスを出力した以
後も引き続いて所要のＣＯＤの積分データの数のパルス
を一定周期で割込み端子に向けて出力する。このパルス
に同期してマイクロコンピュータＭＣＢＫＲ分データを
ＣＯＤ制御ブロックＣＢからメモリに取込む。When the microcomputer MC moves to the interrupt routine,
The CD integral data is stored in predetermined R, AM areas. One minute data from the COD is sent to the CC in analog voltage in chronological order in synchronization with the transfer lock from the COD.
It is output to the D control block CB. In the COD control block CB, analog pressure signals from the CCD are sequentially converted into digital values. The converted digital value is stored as integral data in a memory at a predetermined location in the RAM. C.O.
After outputting the interrupt request pulse, the D control block CB continues to output pulses of the required number of COD integral data to the interrupt terminal at a constant cycle. In synchronization with this pulse, data for the microcomputer MCBKR is taken into the memory from the COD control block CB.

第１６図は、第１３図Ａの装置の積分データの格納を行
う割込み処理を示すフローチャートである０第１２図の
ＣＯＤからは例えば素子ａｌ、’ｂ１、ａ２．ｂ２．−
・−ａｍ、ｂｎという順番で積分データが出力される。FIG. 16 is a flowchart showing an interrupt process for storing integral data in the device of FIG. 13A. b2. −
- Integral data is output in the order of -am and bn.

第１６図においてステップ１−１でＣＯＤの素子ａ１の
積分データを格納するメモリのアドレスＮａがポインタ
ＰＴＨにセットされ、ＣＯＤの素子ｂ１の積分データを
格納するメモリのアドレスＮｂがポインタ値暫定退避用
のレジスタ５ＡＶＥにセットされ、さらに積データｌ）
　Ｎ　（＝　２　ｎ　）　７％　カラ７　ｐ　Ｄ　Ｃ’
Ｍ　Ｔ　Ｖｃ上セツトれる。ステップＩ−２では、割込
み端子　へのパルスの到来が検出され、パルスの到来が
あるとステップニー５において入出力ポートに与えられ
ている積分データをアキュムレータに送る。ステップニ
ー４ではアキュムレータのデータがポインタＰＴＲで示
されるアドレスのメモリに格納される。In FIG. 16, in step 1-1, the address Na of the memory that stores the integral data of the COD element a1 is set to the pointer PTH, and the address Nb of the memory that stores the integral data of the COD element b1 is used for temporary pointer value saving. The product data l) is set in register 5AVE of
N (= 2 n ) 7% Kara 7 p D C'
M T Vc is set. In step I-2, the arrival of a pulse to the interrupt terminal is detected, and when the pulse arrives, step knee 5 sends the integral data given to the input/output port to the accumulator. At step knee 4, the data of the accumulator is stored in the memory at the address indicated by the pointer PTR.

ステップニー５で甑次ＫＦＥ’＜データを格納すべきメ
モリのアドレスを指定する。この場合、ポインタＰＴＲ
の内容；、’（１が加えられ、その結果がポインタＰＴ
ＲＫ６納され、次いでポインタＰＴＲとレジスタｓＡｖ
ｇの内容が互いに入換えられる。In step knee 5, specify the address of the memory where the data is to be stored. In this case, the pointer PTR
The contents of ;,'(1 is added and the result is the pointer PT
RK6 is stored, then pointer PTR and register sAv
The contents of g are swapped with each other.

ステップエーロでカウ、ンタＤＣＮＴがら１だけ差し引
か才Ｌ、その結果が０になったが否ががステップニー７
でチェックされる。０でない場合はステップニー１に戻
る。以上のようにしてカウンタＤＣＮ　’［’の内容が
０になるまで、りまシＮ個の積分データが所定の、メモ
リに格納されるまでステップｘ”１とニー７の間をフロ
ーは進形する。その結果、第１７図に示ずようにＲＡ　
１／ｉのアドレスＮａ、Ｎａ＋ｌ、Ｎａ＋２．−・−Ｈ
ａ、十ｎ−１には素子ａユ、　　ａ２．　　ａ３．・・
・ａｎの積分データがそれぞれ格納され、またＲＡＭの
アドレスＮＪ　Ｎｂ十１、　　Ｎ　ｂ＋２．　、・−Ｎ
　ｂ＋ｎ−１には素子ｂｌ、ｂ２、ｂ３・・・ｂｎの積
分データがそれぞれ格納される。データの格納が終了す
るとフローはステップニー８）で移り、リターンアドレ
スを次１て続く処理ステップのアドレスに設定してリタ
ーンする。In Step Ero, I subtracted 1 from Nta DCNT, and the result became 0, but Step Knee 7
will be checked. If it is not 0, return to step knee 1. As described above, the flow continues between step As a result, as shown in Figure 17, RA
1/i addresses Na, Na+l, Na+2. -・-H
a, element ayu for tenn-1, a2. a3.・・・
- The integral data of an are stored respectively, and the RAM addresses NJ Nb11, N b+2 . ,・-N
Integral data of elements bl, b2, b3...bn are stored in b+n-1, respectively. When the data storage is completed, the flow moves to step knee 8), sets the return address to the address of the next succeeding processing step, and returns.

目　　的 本発明ぼ、上述したような被写体輝度が高い場合、ピン
ト状態の判定表示がめまぐるしくちらつくように変転す
ると云う現象を抑制して、非合焦状態から合焦状態への
表示の応答性を損うことなく表示装置そのものを安定化
させることを目的とする。こ＼で非合焦がら合焦への表
示の応答性を損うことなくと云うのは、カメラのピント
状態の表示はピント調節が終局の目的であるから、撮影
者は撮影レンズを例えば遠距離から近距離へ向って動か
しており、もし表示に応答おぐれがあると、撮影レンズ
が合焦範囲に入っても表示は非合焦であり、撮影レンズ
が合焦範囲を通過してしまってから表示が合焦１て変わ
ると云うような事態が起り得るから、このよう７ｒ、事
態が起らないようにしてしかも表示の安定化を図ると云
うことである。Purpose of the present invention: To suppress the phenomenon in which the focus state determination display flickers dizzyingly when the subject brightness is high as described above, and to improve the responsiveness of the display from the out-of-focus state to the in-focus state. The purpose is to stabilize the display device itself without damaging it. This is because the ultimate purpose of displaying the camera's focus status is to adjust the focus, so the photographer can move the photographic lens from a distance, for example. When moving from a distance to a short distance, if there is a lag in the response of the display, the display will indicate that the camera is out of focus even if the photographic lens is within the focusing range, and the photographic lens may have passed through the focusing range. Since a situation may occur where the display changes depending on the in-focus state, measures must be taken to prevent such a situation from occurring and to stabilize the display.

構成 本発明はピント検出動作の周期に短い方の限界（周ル」
下限）を設は元センサアレイの積分時間τｎを検出し、
この！１′、！Ｆ間が予め定めた時Ｉｉ、ｉｊτ０より
短かくなるときは、積分時間τｎと積分値を処理する１
語号処理時間Ｔとの和に相当するピン１４出動作周期に
対しさらンて時間を付加してピント検出動作周期を付刀
口時間分だけ長クシ、結果的ｌこピント検出動作島期が
予め定めた下限周期より蝉くならないようにしたカメラ
のピント法Ｗｉ示装宥である。この構成してよるときは
、被写体輝度が成るレベルより低い間はピント検出動作
の周期は光センサアレイの積分時ｍｊに応じて変化して
いるが、被写体ｍＷが上記レベル以上のときは、検出動
作の周期は一定となる。この構成でピント検出動作の周
期が短い方の上限を合焦非合焦の表示の変転が目ざわり
でなく見易い状態で行われる範囲に設定しておくことに
より本発明の目的が実現される。Structure The present invention has a short limit (period) on the period of focus detection operation.
Set the lower limit) to detect the integration time τn of the original sensor array,
this! 1′,! When the interval F becomes shorter than a predetermined time Ii, ijτ0, process the integral time τn and the integral value.
Adding time to the pin 14 output operation period corresponding to the sum of the word processing time T and lengthening the focus detection operation period by the knife opening time, as a result, the focus detection operation period is predetermined. This is a camera focusing method that prevents the focus from falling below a predetermined lower limit cycle. With this configuration, while the subject brightness is lower than the above level, the period of the focus detection operation changes according to the integration time mj of the photosensor array, but when the subject mW is above the above level, the focus detection operation cycle changes according to the integration time mj of the photosensor array. The cycle of operation is constant. In this configuration, the object of the present invention is achieved by setting the upper limit of the shorter period of the focus detection operation to a range in which changes in the in-focus/out-of-focus display are made in an easy-to-see manner without being noticeable.

しかも検出動作の周期は被写体が明るく周期が短かくな
る側に限界を設けるので、この種のピント検出方式本来
の応答性を損うことはないのである。Furthermore, since the cycle of the detection operation is limited to the side where the subject is brighter and the cycle becomes shorter, the responsiveness inherent to this type of focus detection method is not impaired.

実施例 第１図以下に本発明の実施例全示す。まず第１図に示し
た実施例について概要を述べる。第１図で点線２で囲ん
だ部分はピント検出回路で、４が既述の電荷蓄積型光セ
ンサアレイ（ＣＣＤラインセンサと略称）である。ライ
ンセンサ４は撮影レンズ透過光を受光しており、回路２
はラインセンサ４の出力を読出して、撮影レンズのピン
トずれ量及びその方向を検出する。この検出信号がＸｎ
で、前述した誤差を低減するための平均回路２６で平均
化された後、判定回路２８に印加され前ピン、後ピン或
は合焦の判定が行われる。この判定結果によって表示回
路３２が制御され、ファインダー内の表示手段３４が駆
動されて、例えば前ピンであれば三角マークＬ２が点灯
し、後ピンならＬ３が点灯し、合焦なら丸印のＬｌが点
灯する。Embodiments All embodiments of the present invention are shown below in FIG. First, an outline of the embodiment shown in FIG. 1 will be described. The part surrounded by the dotted line 2 in FIG. 1 is a focus detection circuit, and 4 is the previously described charge storage type optical sensor array (abbreviated as CCD line sensor). The line sensor 4 receives the light transmitted through the photographing lens, and the circuit 2
reads the output of the line sensor 4 and detects the amount and direction of out-of-focus of the photographic lens. This detection signal is
After being averaged by the averaging circuit 26 for reducing the above-mentioned error, the signal is applied to the determination circuit 28 to determine whether the front focus is in focus, the rear focus is in focus, or whether the signal is in focus. The display circuit 32 is controlled by this judgment result, and the display means 34 in the finder is driven. For example, if the front focus is on, the triangular mark L2 lights up, if the back focus is on, the triangle mark L3 lights up, and if the focus is on, the circle mark Ll lights up. lights up.

ピント検出回路２内で６はＣＯＤ制御回路であり、ＣＣ
Ｄの積分時ｊＮＪを制ζＡＬＬ、でいる。この積分時間
はＣＣＤ４へ○入射う°Ｃ廿（てＬ６じて４０μ秒から
４００ｉ秒以下の範囲で要化する。ピント検出回路２内
でタイマｉｊｌ賂１Ｓは同回路のＣＣＤの積分時間τｎ
を検出しており、この検出信号は演算回路５４に送られ
る。演算回路５４（では定数貯蔵回路５２によって予め
一定の積分時間τＯＫ相肖するデータが印加されている
。演１ｒ回路５４はτ０−τｎを算出する。カウンタ５
６はシステム制御回路５８知より与えられるクロックパ
ルスをΔτ−τＯ−τｎだけ、ｉ’ｉ？ａ　Ｌ、計数終
了信号全制御回路５日に送−リ、同回路５８はこの信号
を受けてピント検出回路２；（次回のピント検出ｊ＝ｂ
作をスタートさせる。カウンタ５６ンまΔτが０或は負
となる場合、演算回路５４がらΔτのデータを入力され
ると直ちて計数終了の信号を出す。従ってτｎが予め足
めた時間τ０よりしい間はピント検出動作周期は、積分
時間τｎと積分結果のデータを所定のプログラムに従っ
て処理するだめの処理時間Ｔとの和となるがτｎくτ０
となるとその差Δτだけカウンタ５６で遅延されて次回
の検出動作のスタートが制御回路５８がら指令され、そ
の結果、ピント検出動作周期はτＯ＋Ｔで示される一定
値となる。In the focus detection circuit 2, 6 is a COD control circuit, and the CC
When integrating D, jNJ is controlled by ζALL. This integration time is required in the range of 40μ seconds to 400i seconds or less when the incidence is ○°C on the CCD 4.In the focus detection circuit 2, the timer 1S is set to the integration time τn of the CCD of the same circuit.
is detected, and this detection signal is sent to the arithmetic circuit 54. The arithmetic circuit 54 (to which data corresponding to a constant integration time τOK is applied in advance by the constant storage circuit 52. The calculation circuit 54 calculates τ0−τn. The counter 5
6 is a clock pulse given from the system control circuit 58 by Δτ-τO-τn, i'i? a L, the counting end signal is sent to all control circuits on the 5th, and the same circuit 58 receives this signal and detects the focus detection circuit 2; (next focus detection j=b
Start the work. When Δτ becomes 0 or negative, the counter 56 outputs a signal to end counting as soon as the data of Δτ is inputted from the arithmetic circuit 54. Therefore, while τn is longer than the predetermined time τ0, the focus detection operation cycle is the sum of the integration time τn and the processing time T required to process the integration result data according to a predetermined program.
Then, the counter 56 delays by the difference Δτ, and the control circuit 58 commands the start of the next detection operation. As a result, the focus detection operation cycle becomes a constant value indicated by τO+T.

こ＼で注意すべきことはこの実施例では判定回路２８に
よって合焦の判定がなされたとき、その判定結果（２進
コードで００と符号化されている）が記憶回路３６に記
憶され、この記憶信号が演算回路５４に印加されている
間だけ上の動作を行うと云うことである。始めにも述べ
たように、表示が合焦非合焦と変転して撮影者を困惑さ
せる現象は撮影レンズが合焦と非合焦の境界近辺の領域
に入ったときであり、ピントのずれが太きい間は表示が
安定しているので、ピント検出動作の周期に上限を設け
る必要はなく、そのま＼にしておいて合焦領域に入って
から上述動作を行わせることで、ピント検出周期をより
長い方に制限した場合でも非合焦から合焦への判定の切
換わりの応答性７５り損われることがより一層少くな泥
筐た合焦表示状態に於いて瞬時的に非合焦表示が行われ
るという確率も低くおさえられる。第２図及び第３図は
合焦、非合焦のギｊ定１６号及び表示の変化の−９１１
を示しており、第２図で横軸の番号はピント検出動ｆ「
の各サイクル（こつけだ番号である。第３図の○。What should be noted here is that in this embodiment, when the determination circuit 28 makes a determination of focus, the determination result (encoded as 00 in binary code) is stored in the storage circuit 36; This means that the above operation is performed only while the storage signal is applied to the arithmetic circuit 54. As mentioned at the beginning, the phenomenon in which the display changes between in-focus and out-of-focus, which confuses the photographer, occurs when the photographic lens enters an area near the boundary between in-focus and out-of-focus, and the out-of-focus phenomenon occurs. Since the display is stable while the is wide, there is no need to set an upper limit on the period of the focus detection operation, and by leaving it as it is and performing the above operation after entering the in-focus area, the focus detection Even when the cycle is limited to a longer period, the responsiveness of the judgment switching from out-of-focus to in-focus is much less likely to be lost. The probability that a focus display will occur is also kept low. Figures 2 and 3 show the in-focus/out-of-focus gear constant No. 16 and the display change -911.
In Fig. 2, the numbers on the horizontal axis indicate the focus detection movement f'.
Each cycle (this is the correct number. ○ in Figure 3).

×（○は合焦、×は非合焦）の表示は上の横軸に対応さ
せて示しである。サイクル番号で１，２゜３と撮影レン
ズは合焦位置に向けて移動されて来ており、この過程で
は上述した検出周期の市１ｊ限の必要性はないわけであ
る。検出サイクルの３番以降合焦領域内の境界近辺第２
図で２１．Ｚ２で表わされたレベル範囲で検出誤差で判
定が第３図のように変転する。上述動作によってこの変
転の速さが見苦しくない程度に抑制されることになる。× (○: in focus, ×: out of focus) is displayed in correspondence with the upper horizontal axis. The photographing lens has been moved toward the in-focus position with the cycle number 1, 2.degree. 3, and in this process there is no need to limit the detection period to 1j as described above. After the third detection cycle, the second one near the boundary within the in-focus area
Figure 21. The determination changes as shown in FIG. 3 due to detection errors in the level range indicated by Z2. The above-mentioned operation suppresses the speed of this change to an extent that does not make it unsightly.

なお本発明とは直接関係ないが、この実施例ではピント
ずれ量が合焦範囲か否かを判定する基準レベルをＺｌ、
Ｚ２の上下２つ設定してあり、これによっても表示の変
転の安定化を図っている（後述）。尚、上記の１苫号処
理時出ＩＴは、厳密には処理に係わる入力信号に応じて
変動する力；、その変動量は全体的に見れば小さく、し
たカニって信号処理時間は一定と見なすこと７５；でき
る。以上で第１図の実施例〉こついて概略説明を終り、
次に第１図以下の各実施例について詳述する。Although not directly related to the present invention, in this embodiment, the reference level for determining whether the amount of defocus is within the in-focus range is Zl,
There are two positions above and below Z2, which also helps to stabilize the display changes (described later). Strictly speaking, the IT output during signal processing mentioned above is a force that varies depending on the input signal involved in processing; the amount of variation is small overall, and the signal processing time is constant. To consider 75; to be able to do it. This concludes the general explanation of the embodiment shown in Figure 1.
Next, each embodiment shown in FIG. 1 and below will be described in detail.

第１図１こ示す本発明（てよる実施例は、１眼レフカメ
ラに用いられ焦点検出素子２の受光部がミラーボックス
の底部に配され、周知の光学系を介して撮影レンズを通
過した被写体光束が受光束が受光部（て導かれる。焦点
検出素子２には、例えば〕・ネウエ、り社製のＴＣ上と
して知られる公知の装置が用いられるっこの焦点検出装
置は、受光部にラインセンサ４を有し、このラインセン
サは電荷蓄積型の光検出索子ＣＣＤでｈ４成され、成る
積分時間で蓄積された電荷を転送出力し、この出力をも
として所定のアルゴリズム演算処理を施してデフ万一カ
ス＝４イ２よびその方向を検出するようになさｎている
。この検出動作は、繰り返し行われ、デフォーカス偏量
（は間欠的ニ吊力される。The embodiment of the present invention shown in FIG. The light flux of the object is guided by the light receiving section.For the focus detection element 2, for example, a well-known device known as TC manufactured by Neue Re, Inc. is used. It has a line sensor 4, which is composed of a charge storage type photodetection element CCD, which transfers and outputs the charge accumulated during the integration time, and performs a predetermined algorithm calculation process based on this output. This detection operation is repeated, and the defocus deviation is intermittently suspended.

また、−Ｊ点検出索子２ば、積分電荷総量に比例した信
号を時々刻々出力し、この信号が所定レベルに達したと
き自動的に積分動作を停止するＡＧＣ回路が付加されて
いる。つまり、受光面の照度工と積分時間　との積が一
定に保たれ、被写体輝度に依らず出力の平均レベルが後
段の信号処理系に都合のよいように常にはソ一定となる
ようにしである。Further, the -J point detection probe 2 is provided with an AGC circuit which momentarily outputs a signal proportional to the total amount of integrated charge and automatically stops the integration operation when this signal reaches a predetermined level. In other words, the product of the illuminance of the light-receiving surface and the integration time is kept constant, and the average level of the output is always kept constant regardless of the subject brightness so that it is convenient for the subsequent signal processing system. .

同、デフ万一カス量算出のアルゴリズムは例えば特開昭
５’７−４５５１０号あるいは米国特許４゜３３３．０
０’７号において詳細に説明がなされており、これを利
用することができる。被写体のコントラス）Ｃｎにヅｊ
えば次式に基いて算出された値が用いられる。The algorithm for calculating the amount of differential debris is disclosed in, for example, Japanese Patent Application Laid-open No. 5'7-45510 or U.S. Patent No. 4゜333.0.
A detailed explanation is given in No. 0'7, which can be used. Contrast of subject)
For example, a value calculated based on the following formula is used.

Ｃ９、−Σ　Ｉ　Ｇ・−乙７・−暑 −ｔ＝＋　　　４ ここでａｉは素子ａ１の出力を表わす。この式の内容は
、素子群ａｌ、　　Ｃ２，Ｃ３・・・ａｎにおいて互い
に隣合う索子の出力の差の絶対値を合計したもので、被
写体のコントラストが高い程一般的な傾向として合計値
Ｃｎは大きくなる。コントラストが存在しないフラット
な被写体の場合、合計値は０である。ライセンサ４は制
御回路６からの信号により電荷蓄積、転送などの制御を
受ける。ＡＧＣ回路は制御回路６に含まれる。転送動作
が開始されるとラインセンサ４からは、順次各ホトダイ
オードによる蓄積電荷に応じた電圧信号が出刃される。C9, -Σ I G·-Otsu7·-Heat-t=+4 Here, ai represents the output of element a1. The content of this formula is the sum of the absolute values of the differences in the outputs of adjacent cables in the element groups al, C2, C3...an, and as a general tendency, the higher the contrast of the subject, the higher the total value Cn becomes larger. For a flat object with no contrast, the sum is 0. The licensor 4 receives control of charge accumulation, transfer, etc. by signals from the control circuit 6. The AGC circuit is included in the control circuit 6. When the transfer operation is started, the line sensor 4 sequentially outputs voltage signals corresponding to the charges accumulated by each photodiode.

サンプルホールド回路ｓｉ’ｊ：、ライセンサ４からの
′重圧信号を一時的しで保持する。ＡＤ変換回路１０汀
、サンプルホールド回路８で保持されているアナログ電
圧をデジタル値しτ変換する。変伏されたデジタル値ぼ
、Ｊ霞次子め指定された番地の記′醜回路１２に記憶さ
れる。記憶回路１２に記憶された情報ば、演（？、：ｊ
回路１４に与えられ所定のアルゴリズム演４処理がなさ
れて、デフォーカス釦：およびその方向が算出さｎ１デ
ジタルのデフォーカス信号として出力ライン２０に出力
される。Sample and hold circuit si'j: temporarily holds the pressure signal from the licensor 4. The analog voltage held by the AD conversion circuit 10 and the sample hold circuit 8 is converted into a digital value and τ converted. The transformed digital value is stored in the memory circuit 12 at the specified address. If the information stored in the memory circuit 12 is
A predetermined algorithm is applied to the circuit 14, and the defocus button and its direction are calculated and outputted to the output line 20 as an n1 digital defocus signal.

まだ演ｊ月回路１６は記憶回路１２の情報からラインセ
ンサ４が受けている部分の被写体像のコントラストの強
度を示す信号を算出する。さらに、タイマー回路１８１
ｒ：ｉラインセンサ４における電荷蓄積時間て広を各検
出サイクル毎に計時して出力する。The processing circuit 16 calculates, from the information in the memory circuit 12, a signal indicating the intensity of the contrast of the subject image in the portion received by the line sensor 4. Furthermore, the timer circuit 181
r: The charge accumulation time in the i-line sensor 4 is measured and output for each detection cycle.

次に表示安定化回路２２の構成について説明する。焦点
検出素子２の出力ライン２０が人力ライン２４と接続さ
れた演算回路２６は、第ｎ回目の検出サイクルによるデ
フォーカス信号をＸｎとし、この信号Ｘｎに対する演算
回路２６の演算出力をｙｎとすると次式で示される演算
を行う。Next, the configuration of the display stabilization circuit 22 will be explained. The arithmetic circuit 26 in which the output line 20 of the focus detection element 2 is connected to the human power line 24 has the following equation, where Xn is the defocus signal from the n-th detection cycle, and yn is the arithmetic output of the arithmetic circuit 26 for this signal Xn. Performs the operation indicated by the formula.

ｙ　ｎ、−ａｘｎ　＋（１−ａ　）　ｙｎ−１−−−−
−・・−（１１（１）式においてαにはｌあるいｉｊ：
　’Ｌ　／　２のいずれかが後述のようにして用いられ
る。ｙｎ−１は第ｎ−１回目の検出サイクルによるデフ
ォーカス信号Ｘｎ−１；／１４対する演算回路２６の演
算出力である。yn, -axn + (1-a) yn-1---
−・・−(In equation 11(1), α is l or ij:
'L/2 is used as described below. yn-1 is the calculation output of the calculation circuit 26 for the defocus signal Xn-1;/14 in the (n-1)th detection cycle.

尚、第１回目の検出サイクルのデフォーカス信号×１に
対しては上記αがα＝１と初期化されてｙｌ−ｘｌとな
り、そのままｘｌがｙｌとして出力され次段の判定回路
２８と記憶回路３０に与えられる。演算回路２６は、後
述するようにしてα−１／２となる場合、最新の検出サ
イクルのデフ１−カス信号Ｘｎとそれ以前のデフォーカ
ス信号から求められる信号７ｎ−１との平均を求めるも
のである。ここでα−１／２の場合の（１）式を展開す
ると（２）式が得られる。Note that for the defocus signal x1 of the first detection cycle, the above α is initialized to α=1 and becomes yl−xl, and xl is output as yl as it is to the next stage determination circuit 28 and storage circuit. given to 30. The arithmetic circuit 26 calculates the average of the differential 1-cus signal Xn of the latest detection cycle and the signal 7n-1 obtained from the previous defocus signal when α-1/2 is obtained as described later. It is. Here, by expanding equation (1) in the case of α-1/2, equation (2) is obtained.

ｙｎ−”−ｘｎ＋　　（ｘｎ−１＋　　ｙｎ−２）＝ｋ
Ｘｎ十百、、Ｘｎ−１＋交３Ｘｎ−２＋・・・・・・子
方ｘｎ−１−）−：Ｌ−・・（２）（２）式から明らか
なようＫ、演算回路２６の出力は最新のデータに最も重
みを置き、過去のデータに遡るに従って重みを減じた。yn-”-xn+ (xn-1+ yn-2)=k
Xn100, , Xn-1+cross 3 The most recent data was given the most weight, and the weight decreased as the data went back to the past.

複数のデータの加重平均値を求めるものである。これは
、前述したよう）こ同−距ｉ’＋＋εに対して各検出サ
イクルのデフォーカス信号にバラツキがあるので、仮数
のデフォーカス信号の平均値をとること【てよって、誤
差を軽減するグこめでめる。その際、最新のデータに最
も重みを与えて、過去のデータの影響を軽くしであるの
は、次の理由；てよる。撮影レンズがフィルム面に対し
て静止状態にあり、また被写体もカメラ１て対して一定
の距陥ンζある場合ならば、仮数のデフォーカス信号の
平均煩を求める２て隙して、それぞれに重み付けを行う
必要はない。ところが、実際；（は撮影レンズな合焦位
置に向けて手動により移動さ扛るという事情にあシ、ま
た被写体とカメラの間の距離も変化しうるので最新のデ
フオーク２１３号と過去のデフォーカス信号とに対等の
重きを置くと上記のバラツキ以外の誤差の要素が犬さく
彫りしてしまうことになる。このような理由から過去の
データに対しては重みを軽くしである。This method calculates the weighted average value of multiple pieces of data. This is because the defocus signal of each detection cycle varies with respect to the distance i'++ε (as described above), so it is necessary to take the average value of the defocus signal of the mantissa. I'm in love. The reason for giving the most weight to the latest data and reducing the influence of past data is as follows. If the photographing lens is stationary with respect to the film surface, and the subject also has a certain distance ζ with respect to the camera 1, then by calculating the average value of the defocus signal of the mantissa, There is no need to perform weighting. However, in reality, the photographic lens must be manually moved to the focusing position, and the distance between the subject and the camera can also change, so the latest Defocus No. 213 and the past Defocus If equal weight is given to signals, error factors other than the above-mentioned variations will be emphasized.For this reason, past data should be given less weight.

判定回路２Ｂは、演算回路２６からのデフォーカス信号
７ｎを予め定めた合焦閾値２と比較し、合焦、非合焦を
判定してその結果ｄｎを第１表のよって２ビツトの信号
として出力する。この出力に応じて表示用の発光ダイオ
ードＬｌ、Ｌ２．Ｌ５のいずれかが点灯される。向、第
１表においてＣは後述の判定回路５０から出力される１
ピツトの信号で、被写体のコントラストが予め定めたレ
ベルに遜しているか否かを示す。コントラストが所定レ
ベル、・で退していない場合は、合焦検出は不能と見な
し、劃」定回路２８から１−出力ａｎとして１１１”を
出力せしめる。The determination circuit 2B compares the defocus signal 7n from the arithmetic circuit 26 with a predetermined focus threshold 2, determines in-focus or out-of-focus, and outputs the result dn as a 2-bit signal according to Table 1. Output. In response to this output, display light emitting diodes Ll, L2 . Either L5 is lit. In Table 1, C is 1 output from the determination circuit 50, which will be described later.
The pit signal indicates whether the contrast of the object is lower than a predetermined level. If the contrast has not decreased to a predetermined level, it is assumed that focus detection is impossible, and the selection circuit 28 outputs 111'' as the 1-output an.

第１表 ノ ア − − 信号ｄｎを入力とする表示回路３２はファインダ内に設
けられる公知の態様の表示手段３４の発光ダイオードＬ
ｌ、Ｌ２．Ｌ３をｊ駆動する。Table 1 Noah - The display circuit 32 which receives the signal dn is a light emitting diode L of a known display means 34 provided in the viewfinder.
l, L2. Drive L3 by j.

記憶回路３６（は、第ｎ４−１回目の検出サイクルの出
力Ｘ　ｎ　−１−１に対するＣ・ａｌ−回路２６の出力
ｙｎ＋１が判定回路２８に与えられるまで信号ｃｌｎを
一時的して記憶し、その記憶値を選択回路４Ｑ、４４．
４Ｂおよび演算回路５４に与える。選択回路４０、は、
第１〕回ｉ４のデフォ−カス１言号Ｘｎを用いた第１式
の演算の実行のために、第ｎ　−１回目のデフォーカス
信−；：１Ｘｎ−１に対する判定回路２８の出力ａｎ−
％に応じて定数貯蔵回路３８に貯えである二つの定数α
１−１１　α２　＝　ｌ　／　２のいずれかを矩択して
似算回路２６に入力する。信号ｄ１１−１が合煕全示す
“００”の場合、定数α２−１／２が８択さ７ｔ、第２
式で示す最新のデフォーカス信号χｎから消去にｄつだ
デフォーカス信号に対する７ｉ［］重平ユリ処理が行′
２）れる。合焦以外のＪ場合は定数α１−１かり会釈さ
れ、演算回路２６は出力ｙｎとして入力Ｘ、’Ｊ全その
首ま出力する。つまり、非合焦領域では撮影レンズは合
焦領域知同けて移動され、刻々と位置を変えるわけであ
るから、そのような場合に得られた過去に遡る複数のデ
フォーカス信号を平均処理すると、実際にレンズは合焦
領域に達していても平均処理演算結果は過去の非合焦時
のデータにひきずられてしまい合焦判定の応答性が劣化
してしまうことになるから平均処理は行わないのである
。The storage circuit 36 (temporarily stores the signal cln until the output yn+1 of the C.al-circuit 26 for the output X n -1-1 of the n4-1th detection cycle is given to the determination circuit 28, Selecting circuits 4Q, 44 .
4B and the arithmetic circuit 54. The selection circuit 40 is
In order to execute the calculation of the first equation using the defocus 1 word Xn of the 1st] time i4, the output an-
Two constants α are stored in the constant storage circuit 38 according to the percentage.
1-11 α2 = l / 2 is selected and input to the approximation circuit 26. When the signal d11-1 is "00" indicating the total, 8 constants α2-1/2 are selected, 7t, and the second
7i [ ] Juhira Yuri processing is performed on the d defocus signals from the latest defocus signal χn shown by the formula.
2) Receive. In the case of J other than in focus, the constant α1-1 is used, and the arithmetic circuit 26 outputs the entire input X and 'J as the output yn. In other words, in the out-of-focus area, the photographing lens is moved along with the in-focus area and changes its position moment by moment, so if you average multiple defocus signals obtained in such cases going back to the past, Even if the lens actually reaches the in-focus region, the average processing calculation result will be affected by past out-of-focus data, which will deteriorate the responsiveness of focus judgment, so averaging is not performed. There isn't.

次して、定数貯蔵回路４２と選択回路４４は、判定回路
２８にヒステリシス特性を与えるだめの第１のヒステリ
シス回路４５を信成し、以下のように記憶回路３６から
の信号ａｎ−１に応じて定数貯蔵回路４２に貯えられて
いる二つの定数２１と２２のいずれかを判定回路２８に
合焦判定基準値として人力する。二つの定数４１と２２
の関係にあり、撮影レンズが当初非合焦域にあって合焦
域に向けて移動されるような場合、合焦判定基準値とし
て小さい方の定数２１が用いられ、定数２１に対応する
合焦域に撮影レンズが入ったと判定された場合、次の回
の検出サイクルのデフォーカス信号に対する合焦判定基
準値として大きい方の定数２２を用意する。すなわち癲
初合焦城を狭く設定しておき、その狭い領域を目標にし
てピントＤ″ｊ節を行わしめ、一旦目標域に達すると合
焦域を広げることにより、デフォーカス信号のバラツキ
による表示のめ−まぐるしいチラッキを防止するのであ
る。定数Ｚｌ、Ｚ２の値は、実験的に適切値に定められ
る。尚、定数２２を判定回路２８知与える場合、定ｒｃ
！！、Ｚ　ＩＫ両者の差ΔＺを加算するようにしてもよ
いし、あるいは定数２１を与える場合Ｖこ定′ｒｃｙ、
Ｚ２からΔ２を減するようにしてもよい、定数貯蔵回路
４６および選択回路４８１ｄ判定回路５０；（ヒステリ
シス特性を与えるだめの第２のヒステリシス回路４９を
Ｄ４　ｈ”Ｚする。判定回路５０は、焦点検出索子２か
らのコントラスト信号が所定レベルに達しているか否か
を判定する一般的に、焦点検出領域に対応する部分の被
写体のコントラストが低くなるとデフォーカス信号の信
頼性は低くなる傾向にあり、コントラストが存在しない
場合は、デフォーカスの検出は不能となる。そこで予め
コントラストの判定レベルを設定しておき、コントラス
ト信号が判定レベルに達しない場合、デフォーカスの検
出は不能と見なして判定回路２８から、検出不能を示す
”１１”を出力せしめる。コントラストの判定回路５０
にもデフォーカスの判定回路２８と同様にヒステリシス
特性が与えられ判定結果の安定化が図られる。定数貯蔵
回路４６に貯えられる定数ＣＩ、Ｃ２はそれぞれ第１お
よび第２のコントラスト判定値をなし、定数０２はＣ１
より所定値ΔＣだけ大きく設定される。これら定数Ｃ１
，Ｃ２は実験的に定められる。Next, the constant storage circuit 42 and the selection circuit 44 activate the first hysteresis circuit 45 which provides hysteresis characteristics to the determination circuit 28, and responds to the signal an-1 from the storage circuit 36 as follows. One of the two constants 21 and 22 stored in the constant storage circuit 42 is manually input to the determination circuit 28 as a focus determination reference value. two constants 41 and 22
When the photographing lens is initially in the out-of-focus area and is moved toward the in-focus area, the smaller constant 21 is used as the focus judgment reference value, and the in-focus value corresponding to constant 21 is used as the focus judgment reference value. When it is determined that the photographing lens is within the focal range, the larger constant 22 is prepared as the focus determination reference value for the defocus signal of the next detection cycle. In other words, by setting the initial focus point narrowly, focusing on that narrow area, and then widening the focus area once the target area is reached, the display due to variations in the defocus signal can be reduced. This prevents sudden flickering.The values of the constants Zl and Z2 are experimentally determined to appropriate values.In addition, when the constant 22 is given to the judgment circuit 28, the constant rc
! ! , Z IK, the difference ΔZ between both may be added, or when a constant 21 is given, V
Constant storage circuit 46 and selection circuit 481d determination circuit 50, which may be configured to subtract Δ2 from Z2; Determine whether the contrast signal from the detection probe 2 has reached a predetermined level.Generally, the reliability of the defocus signal tends to decrease as the contrast of the object in the portion corresponding to the focus detection area decreases. , if there is no contrast, defocus detection is impossible.Therefore, a contrast judgment level is set in advance, and if the contrast signal does not reach the judgment level, defocus detection is assumed to be impossible and the judgment circuit 28 to output "11" indicating undetectable.Contrast determination circuit 50
Similarly to the defocus determination circuit 28, a hysteresis characteristic is given to the defocus determination circuit 28 to stabilize the determination result. Constants CI and C2 stored in the constant storage circuit 46 constitute first and second contrast determination values, respectively, and constant 02 is equal to C1.
It is set larger by a predetermined value ΔC. These constants C1
, C2 are determined experimentally.

以上において、選択回路４０，４４．４８は、いずれも
記憶回路３６の出力（ｉｎ−１に応じて、それぞれの前
段回路の定数を選択する。つまり、最も新しい検出サイ
クルのデフォーカス信号Ｘｎ２；びコントラスト信号Ｃ
ｎに対して、これより一つ前の検出サイクルの出力に対
する判定回路２８の判定結果ｄｎ−１で選択される定数
が用いられ、演算回路２６、判定回路２　Ｂ、　’５０
で所定の動作が実行される。In the above, each of the selection circuits 40, 44, 48 selects the constant of the respective preceding stage circuit according to the output (in-1) of the storage circuit 36. That is, the defocus signal Xn2 of the latest detection cycle; contrast signal C
For n, a constant selected by the judgment result dn-1 of the judgment circuit 28 for the output of the previous detection cycle is used;
A predetermined operation is executed.

次に、定数貯蔵回路５２、演算回路５４、カウンタ５６
からなる回路は、撮影レンズが合焦位置：である場合に
、単位時間あたりの検出動作の回数が予め定めた回数を
越えないよう（でするだめの検出回数制限回路の要部を
構成する。ライセンサ４は入射光強度に応じて４０μ秒
から４００Ｊｎ秒またはそれ以ヒの積分１寺間で電荷の
蓄積を行う。他方、積分終了時点から所定のデータ処理
を行って合焦判定ｒＢ朱を出力し、表示動作を行うまで
に例えば５０ｍ秒程の一定のデータ処理時間が必要であ
る。ＣＣＤの積分時１ム；を最長４００ｍ秒に制限した
場合、−回の検出サイクルの期間つまり積分時間とデー
タ処理時間との和は、だいだい５０ｍ秒から４５０ｍ秒
となるっしたがって、検出サイクルの期間が５０ｍ秒の
場合、１秒間に２０回の検出動作が行われる。ところが
合焦の場合そのような検出動作が行われると、前述した
ように、各デフォーカス信号Ｆでバラツキがあることが
ら合焦表示素子Ｌｌと非合焦表示素子Ｌ２或はＬ３とが
交互：′こめまぐるしく点灯する場合があられれて、撮
影者に戸惑いを与えてしまう。そこで合焦の場合は、検
出サイクルの期間を最短、例えば１００ｍ秒程度に制限
して表示のチラッキを緩和するのである。このようにす
るだめに、合進時において積分時間τｎが予め定めた一
定時間τ０、例えば５０ｍ秒より短くなる場合、その差
Δτ（＝τ〇−τＤ）だけ検出サイクルを遅延させて次
の検出サイクルを開始させる。回路図に戻って、定数貯
蔵回路５２は一定時間τＯに対応するデータを貯える。Next, a constant storage circuit 52, an arithmetic circuit 54, a counter 56
This circuit constitutes a main part of a circuit for limiting the number of detections to prevent the number of detection operations per unit time from exceeding a predetermined number when the photographic lens is in the in-focus position. The licensor 4 accumulates electric charge for 40μ seconds to 400Jn seconds or more depending on the intensity of the incident light.On the other hand, from the end of the integration, predetermined data processing is performed and a focus judgment rB red is output. However, a certain data processing time of, for example, 50 msec is required before the display operation is performed.If the CCD integration time is limited to a maximum of 400 msec, the period of - detection cycles, that is, the integration time The sum with the data processing time is approximately 50 msec to 450 msec. Therefore, if the detection cycle period is 50 msec, 20 detection operations are performed per second.However, in the case of focusing, such detection When the operation is performed, as mentioned above, since there are variations in each defocus signal F, the in-focus display element Ll and the out-of-focus display element L2 or L3 may alternately light up rapidly. Therefore, when focusing, the detection cycle period is limited to the shortest period, for example, about 100 msec, to reduce display flickering. When the integral time τn becomes shorter than a predetermined constant time τ0, for example, 50 msec, the detection cycle is delayed by the difference Δτ (=τ〇−τD) and the next detection cycle is started. Returning, constant storage circuit 52 stores data corresponding to τO for a certain period of time.

演算回路５４ば、積分終了時にタイマ回路１８からの信
号τｎを受けて、記憶回路３Ｇがらの信号ｄｎ−ＩＫ応
じて第２表に示す信号Δτｎを刀ワンタ５６（で向けて
出力する。The arithmetic circuit 54 receives the signal .tau.n from the timer circuit 18 at the end of the integration, and outputs the signal .DELTA..tau.n shown in Table 2 in response to the signal dn-IK from the memory circuit 3G.

第２表 カウンタ５６は、判定回路２８で判定結果ｄｎ−１が表
示回路３２．記憶回路３６に出力され、そ几それでンく
珂”　＋　：ｊＬ　’１．息−：イカｒ′［４が行わ：
１だ１掟、システムＨｉ制御回路５８から与えられるｉ
−１数開始１言号（てよってΔτｎの計時を行い１，１
１時終了後ンて計時終了信号を出力する。ここで、カウ
ンタ５６　；ｄ　、Δτｎ＝Ｏが与７えられる壜台、：
Ｉｊ　Ｄ　１ｌｉｉ４始信号：て応答して直ちに計時、
終了１ｊ＠を出力するようンて構成きれる。The second table counter 56 indicates that the judgment result dn-1 is displayed by the judgment circuit 28 on the display circuit 32. It is output to the memory circuit 36, and then the output is outputted to the memory circuit 36.
One rule, i given from the system Hi control circuit 58
-1 number start 1 word (accordingly, Δτn is measured and 1,1
After 1 o'clock, a timing end signal is output. Here, the counter 56; d, the bottle stand to which Δτn=O is given:
Ij D 1lii 4 start signal: In response, immediately measure the time,
It can be configured to output the termination 1j@.

システムｊｉｉ４）　７シノ回路５８：コ、計時終了信
号に応答して、新たな回の検出サイクルの開始を焦点検
出素子２に指令する。尚非合焦時ば、検出回数を′ｉ！
］ｌｊ限すると、非合焦表示状態から合焦表示状態への
応答速度を劣ｆヒさせること、てなるので上述のような
検出回数のｆｆｉ：Ｊ限は行われない。System jii 4) 7 Shino circuit 58: In response to the timing end signal, commands the focus detection element 2 to start a new detection cycle. If out of focus, set the number of detections to 'i!
]lj limit, the response speed from the out-of-focus display state to the in-focus display state will be degraded, so the ffi:J limit on the number of detections as described above is not performed.

次に第１図の回路の動作を説明する。今撮影者が検出ス
イッチ６０を押すと、システム制御回路５８は直ちに記
憶回路３６の出力を０１”に初期設定し、焦点検出素子
２にＣＯＤの積分開始を指令する。記憶回路３６の初期
設定がなされるとそれに基づいて表示安定化回路２２の
各部は第３衣のように規定される。Next, the operation of the circuit shown in FIG. 1 will be explained. When the photographer presses the detection switch 60, the system control circuit 58 immediately initializes the output of the memory circuit 36 to 01'' and instructs the focus detection element 2 to start integrating the COD. Based on this, each part of the display stabilizing circuit 22 is defined as shown in the third column.

第３表 さてＣＣＤの積分が開始され、ＣＯＤの受光面照度に応
じた時間が経過すると積分動作が停止され、伝いてＣＯ
Ｄの各セルに蓄積された電荷が転送され電圧信号として
サンプルホールド回路８（て入力されＡ−Ｄ変換回路１
０で順次ディジタル値に変換されて記憶回路１２に格納
される。次いで所要の演算経過後に演算回路１４゜１６
からデフォーカス信号およびコントラスト信号が出力さ
れる。一方、タイマ回路１８は、ＣＣＤｔ７）積分開始
時にリセットされ、積分期間中にクロックパルスを計数
し、積分停止時の計数値τｎを出力する。Table 3 Now, the CCD starts integrating, and when a time period corresponding to the COD light-receiving surface illuminance has elapsed, the integrating operation is stopped, and the CO
The charge accumulated in each cell of D is transferred as a voltage signal to the sample and hold circuit 8 (inputted to the A-D converter circuit 1).
0, it is sequentially converted into a digital value and stored in the storage circuit 12. Then, after the required calculations have passed, the calculation circuits 14 and 16
A defocus signal and a contrast signal are output from. On the other hand, the timer circuit 18 is reset at the start of the CCDt7) integration, counts clock pulses during the integration period, and outputs the count value τn when the integration is stopped.

尚、ＣＣＤの積分が予め定めだ一定時間（例えば２００
ｍ秒）以上を要するような場合は、　ＡＧＣからの停止
命令を待たす（Ｃ〜定時間経過時に強制的に積分停止を
命令する機能をシステム制御回路５日に設けおき、被写
体が暗い場合に積分に長い時間がかけられることを防止
するようにすることが望ましい。Note that the CCD integration is performed over a predetermined period of time (for example, 200
(m seconds) or more, wait for a stop command from the AGC (C ~ The system control circuit has a function that forcibly commands the integration to stop when a certain period of time has elapsed, and when the subject is dark, It is desirable to prevent the integration from taking a long time.

さて、第１回目の検出サイクルによるデフォーカス信号
Ｘ１およびコントラスト信号Ｃｔｌが出力されると、演
算回路２６はα−１と初期化されているので、出力ｙ１
としてそのままｘｌを出力し、判定回路２８および記憶
回路３０に与える。Now, when the defocus signal X1 and the contrast signal Ctl from the first detection cycle are output, since the arithmetic circuit 26 has been initialized to α-1, the output y1
xl is output as is and applied to the determination circuit 28 and storage circuit 30.

他方、判定回路５０では初期設定されたコントラスト比
較基準値Ｃ１とコントラスト信号Ｃｔｌとが比較され、
その結果が判定回路２日に与えられる。被写体のコント
ラストが十分にあってＣ１（Ｃｔｌの場合、判定回路２
８は、合焦判定基準値ｚ１とデフォーカス信号ｙｌ（＝
ｘ１）との比較結果ｄ１を出力し、これを表示回路３２
および記憶回路３６に与える。今、判定の結果として前
ピンであることが検出されたとすると、表示素子Ｌ２が
点灯される。撮影者は、この表示に従って、距離リング
を廻わして合焦位置へ向けて撮影レンズを移動させて行
くことになる。On the other hand, the determination circuit 50 compares the initially set contrast comparison reference value C1 and the contrast signal Ctl,
The result is given to the judgment circuit 2. If the contrast of the subject is sufficient and C1 (Ctl), the judgment circuit 2
8 is the focus judgment reference value z1 and the defocus signal yl (=
x1) and outputs the comparison result d1, which is displayed on the display circuit 32.
and is applied to the memory circuit 36. Now, if the front pin is detected as a result of the determination, the display element L2 is lit. In accordance with this display, the photographer rotates the distance ring to move the photographic lens toward the in-focus position.

ところで演算回路５４ば、その出力Δτｎをカウンタ５
６に与えるが、第１回目の検出サイクルにおいてはΔτ
ｎ＝ｏと初期化されているので、カウンタ５６はシステ
ム制御回路５８からの計数開始信号に応答して直ちに計
数終了信号を送シ返す。かくて、焦点検出素子２は第２
回目の検出サイクルに入る。続いて、システム制御回路
５８は記憶回路３０および３６に記憶内容を出力させる
。By the way, the arithmetic circuit 54 outputs its output Δτn to the counter 5.
6, but in the first detection cycle Δτ
Since n=o, the counter 56 immediately sends back a count end signal in response to the count start signal from the system control circuit 58. Thus, the focus detection element 2
Entering the second detection cycle. Subsequently, system control circuit 58 causes storage circuits 30 and 36 to output the stored contents.

即ち記憶回路３０の出力ばｙ　ｎ−１＝　ｙ　ｌ　（−
ｘｌ）となり記憶回路３６の出力はｃｌ　ｎ　−１＝　
ｄ　１となる。従って信号ａｎ−１によって選択される
各選択回路４０．４４．４８からの定数は第４表のよう
になる。That is, the output of the memory circuit 30 is y n-1= y l (-
xl), and the output of the memory circuit 36 is cl n -1=
d becomes 1. Therefore, the constants from each selection circuit 40, 44, 48 selected by the signal an-1 are as shown in Table 4.

第４表 次いで、第１回目の検出サイクルの場合と同様に焦点検
出系子２は、ＣＯＤの積分終了の後して積分時ＩＦｊデ
ーデー２を演算回路５４ｉｒこ送るととも；て、デフォ
ーカスｊ７Ｘｎを七くめて演算回路２６へ出方すル。５
（５ｉ　回路５４　Ｈ’ｉ　ｒ＝　＝　ｄ　ｎｌ　（−
（ｌ　ｌ　）　Ｋ応じて節Ｊ記第２表のような出力Δτ
ｎ（−Δτ２）を出力する。Table 4 Next, as in the case of the first detection cycle, the focus detection system 2 sends the integration time IFj data 2 to the arithmetic circuit 54ir after the completion of the COD integration; 7 and output to the arithmetic circuit 26. 5
(5i circuit 54 H'i r= = d nl (-
(l l) According to K, output Δτ as shown in Table 2 of Section J
Output n(-Δτ2).

一方、演算回路２６は（１）式ンて基づいて７２、、＝
αＸ２＋（１−α）ｙｌ・・・・・・・・曲（３）で示
される演算を行う。ここで第１回目が合焦であれば、α
−１／２が用いら九出カｙ２として第１回目と第２回目
のデフォーカス址の平均がとられる。第１回目が非合焦
であれはα−１が用いられ前回のｙｌに関係なく出力ｙ
２として第２回目のデフォーカスｊ７Ｘ２が出力される
。判定回路２８′／′ｉ信号ｙ２と選択回路４４の出力
Ｚとを比較して第１表のように判定結果ｄ２を出力する
。この場合、前回第１回目の結果が合焦であれば、Ｚ＝
２２として前回に用いたＺｌよりやや幅の広い合焦ゾー
ンが設定され、前回が非合焦であればより幅の狭い合焦
ゾーンが引き続いて設定されている。On the other hand, the arithmetic circuit 26 is 72, , =
αX2+(1-α)yl... Perform the calculation shown in song (3). If the first focus is here, α
-1/2 is used, and the average of the first and second defocus values is taken as y2. If the first time is out of focus, α-1 is used and the output is y regardless of the previous yl.
2, the second defocus j7X2 is output. The determination circuit 28'/'i signal y2 is compared with the output Z of the selection circuit 44, and a determination result d2 is output as shown in Table 1. In this case, if the first result of the previous time was in focus, Z=
As No. 22, a focusing zone that is slightly wider than Zl used last time is set, and if the previous time was out of focus, a narrower focusing zone is subsequently set.

判定結果ｄ２が得られると、表示回路３２に伝えら一！
′Ｌ第２回目の検出結果の表示が行われ、他方、記憶回
路３６　ｉ’（伝えられて記憶される。次いでカウンタ
５６でΔτ２の計時動作が起動され、計時終了信号が発
されるとシステムたり復回路５８Ｕ第３回目の検出サイ
クルの開始の指令を発する。第３回目以降の検出サイク
ルについては上述第２回目と同様の過程を繰り返ず。When the determination result d2 is obtained, it is transmitted to the display circuit 32!
'L The second detection result is displayed, and on the other hand, it is transmitted to the memory circuit 36 i' and stored. Next, the counter 56 starts the time measurement operation of Δτ2, and when the time measurement end signal is issued, the system The return circuit 58U issues a command to start the third detection cycle.For the third and subsequent detection cycles, the same process as the second detection cycle is repeated.

尚、システム制御回路５８は、常時スイッチ６０の状態
を監視し、スイッチ６０が開かれるとその時点から例え
ば１５秒間後に電源回路を自動的に切って一連の焦点検
出動作を終了するように構成してもよい。以上の動作を
要約すれば、前回の判定結果が非合焦である場合（Ｃは
、Ｅｌ！１回の結果とは無関係シて今回のデフォーカス
量Ｘｎのみを対象とし、狭い目に設定された合焦ゾーン
に入っているか否かを杓１足し、次の検出サイクルｔて
入る。前回の判定結果が合焦である場合には、前回のデ
フォーカス相当ｆｔｙｎ−１との平均処理を施し、その
結果ｙｎ（て対して、広い目に設定された合焦ゾーンに
入っているか否かを一１′ＩＩ定する。この際、比較的
に明るい被写体に対して検出サイクルの期間が短くなる
ことに制限が加えられる。The system control circuit 58 is configured to constantly monitor the state of the switch 60, and when the switch 60 is opened, the power supply circuit is automatically turned off, for example, 15 seconds after the switch 60 is opened, thereby ending the series of focus detection operations. It's okay. To summarize the above operation, if the previous judgment result is out of focus (C is unrelated to the result of El!1 time and targets only the current defocus amount Xn, it is set narrowly) Add 1 to determine whether or not it is in the focused zone, and enter the next detection cycle t.If the previous judgment result is in focus, average processing with the previous defocus equivalent ftyn-1 is performed. , As a result, it is determined whether or not the subject is within the focusing zone set for a wide eye. At this time, the detection cycle period is shortened for a relatively bright subject. There are restrictions on this.

ところで焦点検出素子；ておいて、所定のアルゴニズム
に従ってデフォーカス量Ｘｎが求められる場合、ＣＯＤ
の各セルの出力値によっては十分信頼性のある答が得ら
れない場合がある。例えば被写体のコントラストが低く
、ＣＯＤの各セル出力間の差異が殆んど無いような場合
や被写界が暗すぎてＣＯＤの′眠荷畜積量が少なすぎる
ような場合においては、焦点検出素子は検出能力の域か
ら出てしまっている訳で、このような場合は判定回路５
０の出力に応答して判定回路２日から検出不能を示す信
号が出力され、これに応じて表示素子Ｌ２とＬ３が点滅
され、ル：告表示がなされる。この場合、判定回路５０
にもヒステリシス特性が付けられ、警告表示が通常の表
示と目−まぐるしく入れかわることが防がれる。今、第
ｍ回目の判定結果ａｍが検出不能ではない（ｄｍ？４″
′１１″）場合、即ち十分コントラストがあった場合、
第（ｍ＋１）回目の検出サイクルにおいてはコントラス
トの判定回路５０にコントラスト判定基準値として低目
の判定レベルＣ１が与えられ、焦点検出装置２からのコ
ントラスト信号Ｃｔｍ−）−１と比較される。By the way, when the defocus amount Xn is determined according to a predetermined algorithm using a focus detection element, COD
Depending on the output value of each cell, a sufficiently reliable answer may not be obtained. For example, when the contrast of the subject is low and there is almost no difference between the outputs of each COD cell, or when the subject is too dark and the COD's storage capacity is too small, focus detection may be difficult. The element is out of the range of detection capability, and in such a case, the judgment circuit 5
In response to the output of 0, the determination circuit 2 outputs a signal indicating that detection is not possible, and in response to this, display elements L2 and L3 blink, and a warning is displayed. In this case, the determination circuit 50
A hysteresis characteristic is also added to the warning display to prevent the warning display from rapidly replacing the normal display. Now, the m-th judgment result am is not undetectable (dm?4″
'11''), that is, if there is sufficient contrast,
In the (m+1)th detection cycle, the contrast determination circuit 50 is given a low-eye determination level C1 as a contrast determination reference value, and is compared with the contrast signal Ctm-)-1 from the focus detection device 2.

壕だ、Ｗｒ　”回目の判定結果ｄｍが検出不能である場
合（ａｍ−“ｎ”）、即ちコントラスト不足で警告表示
がなされる場合、第（ｍ＋１　）回目の検出サイクルの
コントラスト信号Ｃ’ｔｍ＋１に対しで、判定回路５０
に高目の判定レベルＣ２が与えられる。このような検出
不能判定レベルのヒステリシス効果が第３図に示される
。このように判定回路５０にヒステリシス特性を付ける
ことにより警告表示判定レベル付近での表示の不安定性
を軽減することができる。It's a moat, Wr. If the ``th judgment result dm is undetectable (am-``n''), that is, if a warning is displayed due to lack of contrast, the contrast signal C'tm+1 of the (m+1)th detection cycle is On the other hand, the determination circuit 50
is given a higher judgment level C2. The hysteresis effect at such an undetectable determination level is shown in FIG. By providing the determination circuit 50 with a hysteresis characteristic in this manner, instability of the display near the warning display determination level can be reduced.

、ｘ　４１ヱＨパ小発明の合焦状態表示挟詮をマ・ｆク
ロコンピユータ（ｊ、ＺｉＪえばインテル社Ｊ１８０Ｃ
４Ｂ）を用いてｔ＋４成した場合の笑施例を示す構成図
である。この装置ｔは、１眼レフカメラ６１のミラーボ
ックスの底部に配されたＣＯＤブロック６２とＣＣＤを
制ｉ凱しかつＣＣＤの出力をデジタル化するＡ−Ｄ変換
回路を含むＣＣＤ制御ブロック６４とマイクロコンどニ
ークロロとこれｉで接続された、ピント４束量を指示す
るだめのＡＦスイッチ＋３０、合焦時）て短時間だけ音
を発せしめるためのブザー６８２、−よびピント状態を
表示するための発光ダイオードＬｌ　］、、、　　Ｌ　
２．　　Ｌ　３等によりＤＪ７成されている。, x 41ヱH Pa's small invention's focus status display pin was installed on a macro computer (for example, Intel J180C).
4B) is a configuration diagram showing an example when t+4 is achieved using 4B). This device t includes a COD block 62 arranged at the bottom of a mirror box of a single-lens reflex camera 61, a CCD control block 64 including an A-D conversion circuit that controls the CCD and digitizes the output of the CCD, and a microcontroller. The AF switch +30, which is connected to the controller and this i, is used to indicate the amount of focus 4, a buzzer 682 to emit a sound for a short time (when in focus), and a buzzer 682 to display the focus status. Light emitting diode Ll],,,L
2. DJ7 is made up of L3 and others.

マ・ｒクロコンピユータ６６のＲＡ　Ｍ領域Ｐこは以下
に述べるフラッグとカウンタが確保されでいる。In the RAM area P of the macrocomputer 66, flags and counters described below are reserved.

フラッグＦ？Ｆは第１回の検出サイクルが始まった初期
シ′こ１ｍ＋でセントされ、第２回の検出サイクル刀）
らはクリアされる。フラッグＬＣＦはコントラストが所
定レベル以下と中」断され／ことＣ１”にセラＦ　８れ
、所定レベル以上と判断されたときは１０”ｔてクリア
される。フラッグＬ　ＬＦは被写体輝度が所定レベル以
下と判断されフヒとさ１′にセットさｔする。フラッグ
ＳＦＸは各検出サイクル毎のデフォーカスｊＡ号が前ビ
ンを示す場合“１″にセットされ、後ピンを示す場合ｌ
こはＩＩ　Ｑ　Ｉｆ　ＩＣクリアされる。フラッグ５Ｆ
Ｙｎはン冗重平均処理された、デフォーカス信号が前ビ
ンの’Ｍ合１１”にセットされ、段ピンの場合シて０″
にクリアされる。フラッグエＦＦｎは最新のデフォーカ
ス信号Ｙｎが合焦ゾーンに入ったと判定されたとき１”
にセントされ、合焦ゾーンからはずれていると判断され
たときは１０”にクリアされる。フラッグエＦＦｎ−１
は前回の合焦判定結果を保持するもので、前回の判定結
果が合焦のときはｌｌ−にセットされ、非合焦のと＠ｒ
１．　＊　□　ｎ　Ｋクリアされる。フラッグＢＦ’は
、コントラスト た場合しで表示用発光ダイオードを点滅させて警告辰示
が行われるが、このチー！台表示動作の制御の過程で用
いられる。Flag F? F is sent at the initial stage of 1m+ when the first detection cycle begins, and the second detection cycle begins)
are cleared. The flag LCF is interrupted when the contrast is below a predetermined level, and is cleared by 10" when it is determined that the contrast is above a predetermined level. The flag LLF is set to 1' when it is determined that the subject brightness is below a predetermined level. The flag SFX is set to "1" when the defocus number jA in each detection cycle indicates the front bin, and is set to "1" when it indicates the rear bin.
This is II Q If IC cleared. Flag 5F
Yn is redundantly averaged, and the defocus signal is set to 11 for the previous bin, and 0 for the double pin.
cleared. Flag FFn becomes 1 when it is determined that the latest defocus signal Yn enters the in-focus zone.
When it is determined that the focus zone is out of focus, it is cleared to 10".Flag FFn-1
is used to hold the previous focus judgment result; when the previous judgment result is in focus, it is set to ll-, and when it is out of focus, it is set to @r.
1. * □ n K is cleared. When the flag BF' is set, a warning is given by flashing the display light emitting diode in case of contrast, but this chee! Used in the process of controlling display operations.

カウンタＴ１１ｔ　　Ｔｅ／’；Ｌ、ＣＣＤの積分最長
時間を定めるために用いられ、上位の１バイトＴｎと下
位の１パイ）Ｔｌｌｌからの合計２ノくイトで構成すれ
る。このカウンタは、ＣＣＤの積分開始と同時シこ予の
セットされた値から減算カウントを始める。The counter T11tTe/';L is used to determine the longest integration time of the CCD, and is composed of a total of 2 notes from the upper 1 byte Tn and the lower 1 byte Tlll. This counter starts counting by subtracting from the set value at the same time as the CCD starts integrating.

セット値の％をカウントする）て要する時間は積分最長
時間に当る。カウンタＢＣＴＲは、警告表示として発光
タイオードＬ２とＬ３を点滅制御する場合に、その点灯
時間と消灯時間を規定するタイマとして用いられ、イニ
シャライズのステップで定数ＮＯｎがセットされる。タ
イマカウンタＴＣＴＲはカウンタとしてマイクロコンピ
ュータに備えらｎたもので、マイクロコンピュータの内
部クロックパルスを人力信号とし、入力部に設けられた
ゲートをタイマカウンタ制御命令によって制御すること
によって自由に計時動作をプログラムすることかでさる
。この内部クロックパルスはマイクロコンピュータの基
本マンノザイクルを分周したものが用いられる。葦だ、
タイマカウンタＴＣＴＨの計数値がオーバーフローする
とタイマフラグＴＦが自動的に′１”にセットされる。The time required to count the percentage of the set value corresponds to the longest integration time. The counter BCTR is used as a timer to define the lighting time and extinguishing time when controlling the light emitting diodes L2 and L3 to blink as a warning display, and a constant NOn is set in the initialization step. The timer counter TCTR is a counter installed in a microcomputer, and can be freely programmed to measure time by using the microcomputer's internal clock pulse as a human input signal and controlling the gate provided at the input section with a timer counter control command. The monkey is the one who does it. This internal clock pulse is a frequency-divided version of the basic mannocycle of the microcomputer. It's a reed.
When the count value of the timer counter TCTH overflows, the timer flag TF is automatically set to '1'.

このタイマフラグＴＦはプログラムによってその同容を
テストすることができ、かつテスト結果によってプログ
ラムを条件分岐することができる。尚、このタイマフラ
グＴＦＶｉプログラムによってテストされると、その時
点で自動的に”０”にクリアされる。このフラグＴＦは
後述のように表示動作の制御に用いられる。This timer flag TF can be tested for the same content by a program, and the program can be conditionally branched based on the test result. Note that when this timer flag is tested by the TFVi program, it is automatically cleared to "0" at that point. This flag TF is used to control the display operation as described later.

第５図は、第４図ンζ示すピント表示装置の全体的な動
作の流れを示すフローチャートである。第５図において
電源スィッチ（不図示）を投入するとステップＳ−２で
マイクロコンピュータのハードウェアによって次のよう
な初期化設定が自動的に行われる。FIG. 5 is a flowchart showing the overall operation flow of the focus display device shown in FIG. In FIG. 5, when a power switch (not shown) is turned on, the following initialization settings are automatically performed by the microcomputer hardware in step S-2.

１、フログラムカウンタを＠ｌＯ″にする２・　外部割
込み禁止状態にする ３、タイマカウンタＴＣＴＲへの入力を阻止する４・　
タイマフラグＴＦを１０”にクリアするまたソフトウェ
アによって次の初期化設定が行われる。1. Set the program counter to @lO'' 2. Disable external interrupts 3. Block input to timer counter TCTR 4.
The timer flag TF is cleared to 10'' and the following initialization settings are performed by software.

１、　　Ｃ　Ｃ　Ｄ　１＋１４＋ブロツク６４へのクロ
ックの供給が開始される ２、カウンタＢＣＴＲに初期値Ｃｏｎをセントする。1. Clock supply to CCD 1+14+ block 64 is started. 2. Initial value Con is placed in counter BCTR.

次にステップＳ−３でピント状態表示の発光ダイオード
Ｌ，Ｌ２，Ｌ３のいずれをも点灯させない操作が行われ
るとともシて後述の表示用サブルーチンを機能させない
ためにタイマフラグＴＦが１０′にクリアされ、タイマ
カウンタＴＣＴＲへの入力クロックパルスを阻止する。Next, in step S-3, an operation is performed that does not turn on any of the light emitting diodes L, L2, and L3 for displaying the focus status, and the timer flag TF is cleared to 10' in order to disable the display subroutine described later. and blocks input clock pulses to timer counter TCTR.

続いてステップＳ−４でフラグＦＰＦに第１回目の検出
サイクルであることを示す°１”がセットされる。ステ
ップＳ−５ではＡＰスイッチ６０がオンになっているか
否とＳ−５を進形してＡ−Ｆスイッチ６０がオンされる
まで待機状態となる。ＡＦスイッチ６０がオンになると
、ステップＳ−ａにおいてＣＯＤの積分を開始する命令
がＣＯＤ制御ブロック６４へ出力され、ＣＯＤの積分が
終了すると，ＣＯＤ制御ブロック６４により発生される
割込み要求信号に応答してステップＳ−”において積分
データがマイクロコンピュータの所定のメモリに取込ま
れる。Subsequently, in step S-4, the flag FPF is set to ``1'' indicating that this is the first detection cycle.In step S-5, it is determined whether the AP switch 60 is turned on or not. The system remains in a standby state until the AF switch 60 is turned on. When the AF switch 60 is turned on, a command to start the COD integration is output to the COD control block 64 in step S-a, and the COD integration starts. When this is completed, in response to an interrupt request signal generated by the COD control block 64, the integral data is taken into a predetermined memory of the microcomputer in step S-''.

尚、ステップＳ−６の詳細な内容は第８図のフローチャ
ートに基づいて後述する。ステップＳ−８では予め定め
られたアルゴリズムによりＣＯＤの出力データが演算処
理され方向を含むデフォーカス量およびコントラストが
求められる。尚この演算処理には例えば５０ｍ秒程鹿の
時間を要するので、演算処理ルーチンの途中に数ケ所表
示用サブルーチン第９図を挿入して、後述する誓合点滅
表示が不自然にならないようにり，でいる。ステップＳ
−９で再びＡＦスイッチ６０のオン、オフ状態がチェッ
クされ、オフの場合はステップＳ−３にツブＳ−８で求
められたコントラストが所定値Ｃと比較される。ステッ
プ５−１０の内容を示すフローチャートを第６図に示す
。このフローチャートを参照して第１回の検出サイクル
ＦＰＦ−１の場合はＣ＝０１　（（Ｃ’２　）が用いら
れ、これを越えているときは、低コントラストフラッグ
ＬＣＦは０″にリセットされ、越えていないときは、Ｌ
ＣＦば１１′にセットされる。第２回目の検出からは第
１回目の検出サイクルの比較結果に基づいて参照値Ｃは
前述のように０１と０２のいずれかソ選択されて用いら
れ、前回の結果を示す低コントラストフラッグＬＣＦが
０″で、コントラストが充分であると判定されていると
きはＣ１が用いられ、反対にｌ”がセットされてコント
ラストが不充分であると判定されているときはＣ２が用
いられる。こうして選択された参照値に対する比較結果
は低コントラストフラッグＬＣＦＫセットされる。この
とき前回の内容は失なわれる。Note that the detailed contents of step S-6 will be described later based on the flowchart of FIG. In step S-8, the output data of the COD is processed by a predetermined algorithm to obtain the defocus amount including direction and contrast. Since this calculation process takes about 50 milliseconds, for example, several display subroutines (Figure 9) are inserted in the middle of the calculation process routine to prevent the oath blinking display described later from becoming unnatural. , I'm here. Step S
At step S-9, the on/off state of the AF switch 60 is checked again, and if it is off, the contrast determined at knob S-8 is compared with a predetermined value C at step S-3. A flowchart showing the contents of steps 5-10 is shown in FIG. Referring to this flowchart, in the case of the first detection cycle FPF-1, C=01 ((C'2) is used, and when it exceeds this, the low contrast flag LCF is reset to 0'', If not, press L.
CF is set to 11'. From the second detection, the reference value C is selected from either 01 or 02 as described above based on the comparison result of the first detection cycle, and the low contrast flag LCF indicating the previous result is used. When the value is 0'' and the contrast is determined to be sufficient, C1 is used; conversely, when the value is set to l'' and the contrast is determined to be insufficient, C2 is used. The low contrast flag LCFK is set as a result of comparison with the reference value thus selected. At this time, the previous contents are lost.

次に、ステップ５−１１において最新のデフォーカス是
Ｘｎと過去のデフォーカスｆｆ”ｎｌとの加重平均Ｙｎ
を求める計算が行われる。続くステップ５−１２ではス
テップ５−１１で計算されたデフォーカス量Ｙｎが所定
の合焦ゾーンに入っているか否かｙ判定される。このス
テップの内容を示すフローチャートを第７図に示す。第
７図のステップ１１−１で当該フローが第１回の検出サ
イクルであるか否かソフラッグＦＰＦを調べてチェック
される。第１回の検出サイクルのときはステップ１１−
３に移って合焦判定値Ｚとして狭い万の値ｚ″Ｅ−が用
意される。第２回の検出サイクルあるいはそれ以後は、
フローはステップ１１−２へ移り合焦フラッグエＦＦｎ
から前回の合焦判定結果がチェックされる。前回の合焦
結果はステップ１１−７あるいは１１−８において合焦
の場合は１１′がまた非合焦の場合は“０”にクリアさ
れている。さて合焦フラッグエＦＦｎのチェックの結果
非合焦の場合はステップ１１−３へ、また合焦の場合は
ステップ１１−４へ移る。ステップ１１−４へ移った場
合は合焦判定値Ｚとして広い方の値ｚ２が用意される。Next, in step 5-11, the weighted average Yn of the latest defocus is Xn and the past defocus ff''nl.
A calculation is performed to find In the subsequent step 5-12, it is determined whether the defocus amount Yn calculated in step 5-11 is within a predetermined focus zone. A flowchart showing the contents of this step is shown in FIG. At step 11-1 in FIG. 7, it is checked by checking the SOFLAG FPF whether the flow in question is the first detection cycle. For the first detection cycle, step 11-
3, a narrow value z''E- is prepared as the focus judgment value Z. In the second detection cycle or thereafter,
The flow moves to step 11-2 and the in-focus flag FFn
The previous focus determination result is checked. As for the previous focusing result, 11' is cleared in step 11-7 or 11-8 if the image is in focus, and to "0" if it is out of focus. Now, if the result of checking the focus flag FFn is that it is out of focus, the process moves to step 11-3, and if it is in focus, the process moves to step 11-4. When the process moves to step 11-4, the wider value z2 is prepared as the focus determination value Z.

ステップ１１−５では、合焦フラッグエＦＦｎの内容が
もう一つの合焦フラン″グｌＦＦｎ−１にセントされる
。このステップ゛け当面の合焦判定動作ンて（寸関係せ
ずセットされだ悄Ｎは後のステップで用いられる。次て
、ステップ１１−６で用意されだ合焦判定値２内（てデ
フォーカス量Ｙｎが入っているか否かｙ判定される。In step 11-5, the contents of the focus flag FFn are placed in another focus flag FFn-1. N is used in a later step.Next, in step 11-6, it is determined whether or not the defocus amount Yn is within the prepared focus determination value 2 (y).

合焦の場合はステップ１１−７に移り、合焦フラッグエ
ＦＦｎ１て“ｌ”がセットされ、非合焦の場合；・廿ス
テップ１１−８　Ｋ移って合焦フラッグＩＦＦｎが′０
″がクリアされる。以上のようにして前回の合焦判定結
果に基づいて、今回の合焦判定のための判定１ｉＩｆｚ
が選出されヒステリシス特性が与えられ石。次にステッ
プ５−１３ではステップ５−１０で低コントラストフラ
ッグＬＣＦにセットされた内容がチェックされ、低コン
トラストでない場合は次のステップ５−１４に進む。ス
テップ５−１４では合焦フラッグエＦＦｎ０内答がチェ
ックされ合焦フラッグの場合（ｒｉ次のステップ５−１
５に進む。ステップ５−１５では当該フローが第１回の
検出サイクルであるか否かソフラッグＦＰＦをチェック
して調べられる。第１回の検出サイクルの場合は、ステ
ップ５−１８に移って合焦表示の発光ダイオードが点灯
される。第１回の検出サイクルでない場合は、ステップ
５−１６に移って合焦フラッグエＦＦｎ−’ｌをチェッ
クして前回の合焦判定結果が調べられる。それが非合焦
のときは、ステップ５−１８に移る。つまシ前回の結果
が非合焦で今回の結果が合焦の場合、ステップ５−１８
で合焦表示がなされる。前回に引きつづいて今回も合焦
の場合は、ステップＳ−１’７に移って高輝度の場合は
検出サイクルの期間の延長がなさｎる。さて、ステップ
Ｂ−１８に続いてステップ５−１９では合焦表示の発光
クーイオードＬｌの点灯とともに短時間（例えば０．２
秒程）ブザーが鳴らされ、合焦ゾーンに入ったことが聴
覚的に示される。続くステップ５−２０ではＡＦスイッ
チ６０が投入されているか否かソチェックされる。In the case of focus, the process moves to step 11-7, where the focus flag FFn1 is set to "l", and in the case of non-focus;
'' is cleared.As described above, based on the previous focus judgment result, the judgment 1iIfz for the current focus judgment is made.
The selected stone is given a hysteresis characteristic. Next, in step 5-13, the content set in the low contrast flag LCF in step 5-10 is checked, and if the contrast is not low, the process proceeds to the next step 5-14. In step 5-14, the in-focus flag FFn0 is checked, and if it is the in-focus flag (ri, the next step 5-1
Proceed to step 5. In step 5-15, it is determined whether the flow is the first detection cycle by checking the SOFLAG FPF. In the case of the first detection cycle, the process moves to step 5-18, and the light emitting diode indicating focus is turned on. If it is not the first detection cycle, the process moves to step 5-16 and the focus flag FFn-'l is checked to check the previous focus determination result. If it is out of focus, move to step 5-18. If the previous result was out of focus and the current result is in focus, step 5-18
The focus will be displayed. If the object is in focus this time as well as the previous time, the process moves to step S-1'7, and if the brightness is high, the period of the detection cycle is not extended. Now, following step B-18, in step 5-19, the light-emitting codiode Ll for in-focus display is turned on and for a short period of time (for example, 0.2
A buzzer sounds (approximately 2 seconds) to provide an audible indication that the camera has entered the focus zone. In the following step 5-20, it is checked whether the AF switch 60 is turned on.

投入されている場合はステップ５−２２に移り、投入さ
れていない場合はステップ５−２１に移る。If it has been inserted, the process moves to step 5-22, and if it has not, the process moves to step 5-21.

ステップ５−２１では点灯されている発元ダイオ−ドを
消灯する。ステップ５−２２ではフラッグＦＰＦを１０
”にクリアする。このステップに続いてフローはステッ
プＳ−６に移る。次に、ＣＯＤの積分ステップＳ−６の
内容を示す第８図のフローチャートについて説明する。In step 5-21, the lit source diode is turned off. In step 5-22, set the flag FPF to 10.
After this step, the flow moves to step S-6. Next, the flowchart of FIG. 8 showing the contents of the COD integration step S-6 will be explained.

ステップ６−１で積分開始を命令する信号が出力され、
次いでステ・ノブ６−２で低輝度フラッグＬＬＦがｌ１
ｏＩＩＫクリアされる。ステップ６−３では、マイクロ
コンピュータを割込み受信は可能状態シで置いて次のス
テップ６−＝１に移る。ステップ６−４では所定の最長
積分時間４００］′Ｉ］秒に対応するパルス計数値がカ
ウンタＴｎ、Ｔｚてセットされる。とのカウンタは前述
のように上位Ｔｎ、下位’ｒ１０２バイトで（湾成畑れ
、当初カウンタＴｎＫ最長積分時間だ対応する計数値Ｔ
　ｎ　ｍ１ｌＸがセットされ、カウンタＴ　、にはＯＦ
ＦＭ（＝２５６　）がセットされる。In step 6-1, a signal instructing the start of integration is output,
Next, the low brightness flag LLF is set to l1 using the steering knob 6-2.
oIIK is cleared. In step 6-3, the microcomputer is placed in a state in which interrupt reception is enabled, and the process moves to the next step 6-=1. In step 6-4, pulse count values corresponding to a predetermined maximum integration time of 400]'I] seconds are set in counters Tn and Tz. As mentioned above, the counter has the upper Tn and the lower 'r102 bytes (initially the counter TnK is the longest integration time and the corresponding count value T
n m1lX is set, and the counter T is OF
FM (=256) is set.

ステップ６−５でＶｉＡＦスイッチ６０が投入されてい
るか否かジチエタンされる。投入されている場合は、以
後、カウンタの内容が減算されて行くが、カウント終了
までにつまりカウンタの内容がＯになる前にＣＣＤの積
分が終了して、これを示す割込みパルスがＣＯＤ制御ブ
ロック６４より発生すると、カウンタの減算動作は停止
され、割込み処理ルーチンへ移る。割込みが発生しない
場合ハ４００　Ｍｒ秒の計時終了時にＣＯＤの積分が強
制的に終了てれ、低輝度フラッグＬＬＦが１”にセット
さ才して次のステップに移る。ステップ６−６から６−
Ｌｏｆではカウンタの減算カウントのフローである。ス
テップ６−６では下位のカウンタＴノの内容から１カウ
ントだけ引かれ、ステップ６−７でカウンタＴｌの内容
が０になったか否かソ調べられる。Ｏでない場合はステ
ップ６−５に戻る。このようにして、カウンタＴ！が０
になるまでステップ６−５と６−７の間を進形する。カ
ウンタＴノがＯになると後述のステップ６−８に移シ、
次いでステップ６−９で上位のカウンタＴｎから１だけ
減じられる。ステップ６−１０でけカウンタＴｎが０に
なったか否かソ調べられ、０でない場合はステップ６−
５に戻る。かくして、割込みが発生しないかぎυカウン
タＴ／、Ｔｎが０になるまでステップ６−５と６−１０
の間をフローは進形する。この巡回に要する時間が約４
００ｍ秒である。ステップ６−１１ではＣＯＤの積分が
強制的に終了され、次いでステップ６−１２で低Ｓａ　
ＦｉフラッグＬＬＣが１”にセットされる。In step 6-5, it is determined whether the ViAF switch 60 is turned on or not. If it is turned on, the contents of the counter will be subtracted from then on, but the CCD integration will be completed before the count ends, that is, before the contents of the counter reach O, and an interrupt pulse indicating this will be sent to the COD control block. 64, the counter subtraction operation is stopped and the process moves to the interrupt processing routine. If an interrupt does not occur, the COD integration is forcibly terminated at the end of 400 Mr seconds, the low luminance flag LLF is set to 1'', and the process moves to the next step. Steps 6-6 to 6-
Lof is a counter subtraction count flow. In step 6-6, one count is subtracted from the contents of the lower counter T, and in step 6-7, it is checked whether the contents of the counter Tl have become zero. If not O, return to step 6-5. In this way, the counter T! is 0
Continue through steps 6-5 and 6-7 until . When the counter T reaches O, proceed to step 6-8, which will be described later.
Next, in step 6-9, the upper counter Tn is decremented by 1. In step 6-10, it is checked whether the counter Tn has become 0 or not, and if it is not 0, step 6-10 is checked.
Return to 5. In this way, steps 6-5 and 6-10 are performed until the interrupt occurs and the υ counters T/ and Tn reach 0.
The flow progresses between. The time required for this tour is approximately 4
00 msec. In step 6-11, the COD integration is forcibly terminated, and then in step 6-12, the low Sa
Fi flag LLC is set to 1''.

これ（’ｉ：　禎写体輝度が低いことを意味する。いず
れにせよ積分が終了されると割込みが発生し、マイクロ
コンピュータ６６は積分データの取込みを行うだめの割
込み処理のステップＳ−’７に入る。ただしステップ６
−５でＡＰスイッチ６０がオフ状態であることが検出さ
れるとマイクロコンピュータ６６は割込み禁止状態とな
り、ＣＣＤの積分を停止させステップＳ−３に戻ル。This ('i: means that the brightness of the subject is low. In any case, when the integration is finished, an interrupt occurs, and the microcomputer 66 executes step S-'7 of the interrupt processing to take in the integral data. Enter Step 6.
When it is detected that the AP switch 60 is in the OFF state at -5, the microcomputer 66 enters the interrupt disabled state, stops the CCD integration, and returns to step S-3.

ステップ６−８は表示動作のためのサブルーチンでその
フローチャートを第９図に示す。この図において、ステ
ップＤ−’ｌでタイマーブラッグＴＦに′１”がセット
されているか否かソ調べられ０”の場合はリターンする
。つまり、タイマーフラッグＴＦが］”にセントされて
いる場合のみ表示動作のサブルーチンは用立てられる。Step 6-8 is a subroutine for display operation, the flowchart of which is shown in FIG. In this figure, in step D-'l, it is checked whether or not the timer Bragg TF is set to '1', and if it is 0', the process returns. In other words, the display operation subroutine is used only when the timer flag TF is set to ".".

タイマーフラッグＴＥはチェックされると自動的に０”
にクリアされる。ステップＤ−２では低コントラストフ
ラッグＬ　ＣＦ’が調べられ、低輝度でない場合はピン
ト状態の表示のルーチンであるステップＤ−３に移る。Timer flag TE is automatically set to 0 when checked.
cleared. In step D-2, the low contrast flag LCF' is checked, and if the brightness is not low, the process moves to step D-3, which is a routine for displaying the focus state.

ステップＤ−３では最新の合焦判定結果がセットされて
いる合焦フラッグエＮ　Ｐｎが調べられ合焦の場合は発
光ダイオードＬ１を点灯するステップＤ　−４”（移る
。非合焦の場合はステップＤ−５でピントの外れた方向
を示すサインフラッグＳＦ’Ｙｎが調べられ、前ピン、
後ピンに応じて発光ダイオードＬ２あるいはＬ３が点灯
される。In step D-3, the focus flag N Pn in which the latest focus judgment result is set is checked, and if the focus is in focus, the light emitting diode L1 is turned on (moves to step D-4"). If the focus is out of focus, step At D-5, the sign flag SF'Yn indicating the direction out of focus is checked, and the front focus,
The light emitting diode L2 or L3 is turned on depending on the rear pin.

低コントラストのる合、フローＵ警告表示のルーチンで
あるステップＤ−８へ移り、点滅フラッグＢＰがチェッ
クされる。このフラッグが１１′の場合、ステップＤ−
１３でカウンタＢＣＴＲから１だけ減じられ、次いでス
テップＤ−１４でカウンタＢＣＴＲがＯになったか否か
ジチエタンされる。カウンタＢＣＴＲはイニシャライズ
のスラップＥｌ−２で定数Ｎｏｎがセットされているか
ら、低コントラスト状態が続くかぎり、フローは連続し
てＮｏｎ回だけステップＤ−１３を通過する。If the contrast is low, the process moves to step D-8, which is a flow U warning display routine, and the flashing flag BP is checked. If this flag is 11', step D-
At step D-13, the counter BCTR is decremented by 1, and then at step D-14, it is determined whether the counter BCTR has reached O or not. Since the counter BCTR is set to the constant Non at the initialization slap El-2, as long as the low contrast state continues, the flow continuously passes through step D-13 Non times.

この間ステップＤ−１５で発光ダイオードＬ２とＬ３が
同時に点灯される。ステップＤ−１３で、カウンタＢＣ
ＴＲが０になったことが検知されると、フローはステッ
プＤ−１６，Ｄ−１７へと進み、フラッグＢＦをクリア
し、カウンタＢＣＴＲに定数Ｎ　Ｏｆ　ｆ　ｆ、（セッ
トする。ここで定数Ｎｏｆｆは発光ダイオードＬ２．Ｔ
Ｊ３を消しておく期間を規定するもので、例えば定数Ｎ
ｏｎの３倍の値に定められる。つまり、発光ダイオード
Ｌ２とＬ３は警告時に点灯と消灯の期間の比が１：３と
される。たソしこの比に限る必要はない。さてフラッグ
ＢＦがクリアされ０”の状態では、フローはステップＤ
−９の方に導かれることになる。低コントラスト状態が
続くかぎりフローはステップＤ−９を定数Ｎｏｆｆ回だ
け連続して通過する。この間発光ダイオードＬ２．Ｌ３
は消灯状態となる。During this time, the light emitting diodes L2 and L3 are turned on simultaneously in step D-15. In step D-13, counter BC
When it is detected that TR has become 0, the flow advances to steps D-16 and D-17, where the flag BF is cleared and the counter BCTR is set to a constant N Off is light emitting diode L2.T
It specifies the period during which J3 is turned off. For example, the constant N
The value is set to three times the on value. That is, the ratio of the lighting and lighting periods of the light emitting diodes L2 and L3 at the time of warning is 1:3. There is no need to limit it to this ratio. Now, when flag BF is cleared and is in the state of 0'', the flow goes to step D.
You will be guided towards -9. As long as the low contrast condition continues, the flow continues to pass through step D-9 a constant Noff times. During this time, the light emitting diode L2. L3
is turned off.

ステップＤ−１０でカウンタＢＣＴＲがＯになったこと
が検知されるとステップＤ−１１で、点滅フラッグＢＰ
が１゛１′にセットされ、Ｄ−１２でカウンタＢＣＴＲ
に定数Ｎｏ、ｎがセットされる。したがって、次回のス
テップＤ−８ではフローはステップＤ−１３の方に導ひ
かれる。このようにＬ２て警告表示として発光ダイオー
ドＬ２とＬ３の点滅点灯制御がなされる。尚、点滅フラ
ッグＢＦは、イニシャライズＳ−２のステップでセット
するようにしてもよいが、蟲初セット状態あるいはクリ
ア状態のいずれであっても支障はない。When it is detected in step D-10 that the counter BCTR has become O, in step D-11, the blinking flag BP is
is set to 1'1', and counter BCTR is set at D-12.
Constants No and n are set in . Therefore, in the next step D-8, the flow is directed to step D-13. In this way, the light emitting diodes L2 and L3 are controlled to blink as a warning display. Incidentally, the blinking flag BF may be set in the initialization step S-2, but there is no problem whether the blinking flag BF is set in the initial setting state or in the cleared state.

以上の表示用のサブルーチンのｍ＝と第５回の全体のフ
ローチャートから表示用サブルーチンの動作を説明する
と、ステップＳ−３においてタイマカウンタＴＣＴＲは
停止状態にまたタイマフラッグＴＦがＯ”に初期化され
ており表示用ＬＥＤもＯＦＦされているため、第１回目
の検出サイクルにおいては表示用サブルーチンにフロー
がジャンプしても第９図のステップＤ−１に２いてＴＦ
−Ｏｎであるから、必ず即刻リターンすることにより表
示動作は行われず発光ダイオードはオフのままである。The operation of the display subroutine will be explained from the above m= of the display subroutine and the fifth overall flowchart. In step S-3, the timer counter TCTR is set to a stopped state and the timer flag TF is initialized to O". , and the display LED is also turned off, so even if the flow jumps to the display subroutine in the first detection cycle, the TF is not activated at step D-1 in FIG.
-On, the display operation is not performed and the light emitting diode remains off by returning immediately.

第１回目の検出サイクルが終了した時点で第５図のステ
ップ５−２２においてタイマカウンタＴＣＴＲへのクロ
ック入力が許可されるから、第２回目以後の検出サイク
ルにおいては所定の時間毎ＶこタイマカウンタＴＣＴＲ
はオーバーフローパルスを発生し、タイマフラグＴＦが
”１″にセットされるから、表示用ザプルーチンヘジャ
ンプした時点でＴＦ−１′となっている場合に前述のよ
うな焦点調節状態の表示あるいけ警告表示を行ってリタ
ーンする。尚ＴＦ−＠１”で表示動作を行ったときけタ
イマフラグＴＦば０′にクリアされるので、次のオーバ
ーフローパルスの発ＩＣより１′にセットされるまで、
フローが表示すブルーチンにジャンプしても表示動作は
行われない。At the end of the first detection cycle, clock input to the timer counter TCTR is permitted in step 5-22 of FIG. TCTR
generates an overflow pulse and the timer flag TF is set to "1", so if it is TF-1' when jumping to the display routine, the focus adjustment state will be displayed as described above. Display a warning and return. Furthermore, when the display operation is performed with TF-@1'', the timer flag TF is cleared to 0', so until it is set to 1' by the next overflow pulse generation IC,
Even if the flow jumps to a displayed blue routine, no display operation is performed.

第１０図は、第５図における加重平均計算のステップ５
−１１の内容を示すフローチャートである。Figure 10 shows step 5 of the weighted average calculation in Figure 5.
It is a flowchart which shows the content of -11.

第１０図のステップＦ’　−Ｏｉ＜おいて、ステップＦ
−１以降の処理に備えてその時点でメモＩＪＹｎが保持
している値が前回の平均値としてメモリＹｎ−１へ移ス
。ステップＦ−１でフラグＦＰＦが調べられ第１回の検
出サイクルを示す′ｌ″がセットされている場合、フロ
ーはステップＦ−２へ移す、フラッグエＦＦｎが調べら
れる。この時点ではフラグエＦＦｎはまだ前回の合焦判
定結果を保持している。前回の判定結果が非合焦の場合
フローはステップＦ−１５へ飛び、合焦の場合はステッ
プＦ−３へ移る。このステップＦ−３では前回の合焦判
定に供されたデフォーカス量ｙｎ−１の符号つ丑り前ビ
ン側のものであるか後ビン側のものであるかがフラグＳ
ＦＹにおいて調べられる。この時点においてフラグＳＦ
Ｙの内容もまたフラグエＦＦｎと同様に、まだ前回の判
定結果が保持されている。尚デフォーカス信号は合焦ゾ
ーンに入っていても前ピンあるいは後ピンを示す極性を
持っていることに変シはない。ステップＦ−３で５ＦＹ
−“１′即ち前ピンｉＭ：ｆの場合、フローはステップ
Ｆ−４へ移り、今回の検出サイクルによるデフォーカス
信号Ｘｎの符号がフラグＳ　ＦＸによって調べら％、　
　Ｓ　Ｆ　Ｘ　＝”ｌ’即ち前ピンの場合、フローはス
テップＦ−５へ移り、ＥＩＦＸ−＠Ｏ″即ち後ピンの場
合はステップＦ−８へ移る。また一方、ステップＦ−３
において５ＦＹ＝”Ｏ”即ち後ビン側の場合にはフロー
はステップＦ−７へ移シ、ステップＦ−４の場合と同様
に今回の検出サイクルによるデフォーカス兄Ｘｎの符号
がフラグＳＦＸによって調べられ、ＳＦＸ、＝＠ｌ’即
ち前ビンの場合、フローはステップＦ−８へ移５　ｓ　
ｙ　ｘ＝＠ｏ’″即ち後ビンの場合は、ステップＦ−５
へ移る。つまりＦ−３，Ｆ−４，？−７の各ステップで
の処理は前回のデフォーカス方向ＳＦＹと今回のデフォ
ーカス方向ＳＦＸを参照してデフォーカス方向が変化し
たか否かをチェックしておシ、デフォーカス方向が変化
しなかった場合、ステップ？−５へ移り、変化した場合
はステップＦ−８へ移るのである。デフォーカス方向が
変化しなかった場合、ステップＦ−５において前回まで
の平均値ｙｎ−１と今回の値Ｘｎ−１とＸｎのみに注目
して足し合わされ、その合計値がステップ？−６におい
て２で割られ新しい平均値Ｙｎが求められる。この場合
デフォーカス方向の変化は無いからフラグＳＦＹの書き
換えは不要である。前回と今回のデフォーカス方向が異
なる場合、ステップＦ−８以降ステップＦ−６に亘って
符号を考慮した平均処理が行われる。まずステップＦ−
８［おいてＸｎがＯに等しいか否かが調べられ、等しい
場合にはステップＦ−１３へ移り、前回の平均値Ｙｎ−
１を前回と今回の合計値Ｙｎとし、続いてステップＦ　
−１４でキャリフラグＣｙを＠ｏ′にクリヤし、次いで
ステップＦ−ｆ３において２で割られ今回の平均は無い
からフラグＳＦＹの書き換えは不要である。At step F'−Oi< in FIG. 10, step F
In preparation for processing after -1, the value held in the memo IJYn at that point is transferred to the memory Yn-1 as the previous average value. If the flag FPF is checked in step F-1 and 'l'' indicating the first detection cycle is set, the flow moves to step F-2, where the flag FFn is checked.At this point, the flag FFn is not yet set. The previous focus judgment result is held. If the previous judgment result is out of focus, the flow jumps to step F-15, and if it is in focus, it moves to step F-3. In this step F-3, the previous The flag S indicates whether the sign of the defocus amount yn-1 used for the focus judgment is on the front bin side or the rear bin side.
This will be investigated in FY. At this point, the flag SF
Similarly to flag FFn, the content of Y still holds the previous determination result. Note that even if the defocus signal is within the in-focus zone, it still has a polarity indicating front focus or back focus. 5FY in step F-3
- "1', that is, in the case of front pin iM:f, the flow moves to step F-4, and the sign of the defocus signal Xn from the current detection cycle is checked by the flag SFX.
If S F X = "l', ie, front pin, the flow moves to step F-5; if EIFX-@O", ie, back pin, the flow moves to step F-8. On the other hand, step F-3
In 5FY="O", that is, in the case of the rear bin side, the flow moves to step F-7, where the sign of the defocused older brother Xn in the current detection cycle is checked using the flag SFX, as in the case of step F-4. , SFX, = @l', that is, the previous bin, the flow moves to step F-85 s
If y
Move to. In other words, F-3, F-4,? - In each step of step 7, check whether the defocus direction has changed by referring to the previous defocus direction SFY and the current defocus direction SFX, and the defocus direction has not changed. If step? -5, and if it has changed, the process moves to step F-8. If the defocus direction has not changed, in step F-5, only the average value yn-1 up to the previous time and the current values Xn-1 and Xn are added together, and the total value is the step? -6 is divided by 2 to obtain a new average value Yn. In this case, there is no change in the defocus direction, so there is no need to rewrite the flag SFY. If the previous and current defocus directions are different, averaging processing is performed in consideration of the sign from step F-8 to step F-6. First step F-
8[, it is checked whether or not Xn is equal to O. If it is equal, the process moves to step F-13 and the previous average value Yn-
1 is the total value Yn of the previous and current time, and then step F
-14, the carry flag Cy is cleared to @o', and then in step F-f3, it is divided by 2, and there is no average this time, so there is no need to rewrite the flag SFY.

ステップＦ−８においてＩｎ≠００場合、ステップＦ−
９で前回のデフォーカスの平均値の絶対値Ｙｎ−１（＝
　１ｙｎ−１ｊ）から今回のデフォーカス量の絶対値Ｘ
ｎ（＝ｊｘｎｌ）だけ減じ、その結果をＹｎとして次の
ステップＦ−１０においてキャリフラグＣ７の如何によ
ってＹｎ−１とＸｎの大小関係を判別している。これは
、前回と今回とでピント方向が変わったので、前回と今
回とのデフォーカスの大きさのみを足し合わせだのでは
平均値を求めることはできないためである。尚、減算は
実際ては９（＜数の補数をとって加算演算により行われ
る。加算の結果、桁上げＫよりキャリーフラッグＹがセ
ットされた場合は加算の結果はそのまま減算結果として
用いられる。この場合フローはステップＦ−１４を介し
てステップＦ−６に移る。キャリーフラッグＣＹがクリ
アされた場合は、；ＩＪＬＩ　＞７の結果の補数が′Ｉ
ｊ２算結果に相当する。ただし、このときのみ符号が反
転するので、ステップＦ−１２において符号フラッグＳ
ＦＹの前回の内容が反転される。次いでステップＦ−６
に移り平均値が求めらｒ、る。以上のようにして前回の
判定結果が合焦である場合、今回の検出サイクルによる
デフォーカス量Ｘｎば１／２の重みが与えられ過去のデ
フォーカス量との平均値が求められる。If In≠00 in step F-8, step F-
9, the absolute value Yn-1 (=
1yn-1j) to the absolute value of the current defocus amount
By subtracting n (=jxnl), the result is set as Yn, and in the next step F-10, the magnitude relationship between Yn-1 and Xn is determined based on the carry flag C7. This is because the focus direction has changed between the previous time and this time, so it is not possible to obtain an average value by adding only the magnitude of defocus between the previous time and this time. Note that subtraction is actually performed by taking the complement of the number 9 (<) and performing an addition operation. If the carry flag Y is set by carry K as a result of addition, the result of addition is used as is as the result of subtraction. In this case, the flow moves to step F-6 via step F-14. If the carry flag CY is cleared, the complement of the result of ;IJLI >7 is 'I
This corresponds to the j2 calculation result. However, since the sign is inverted only at this time, the sign flag S
The previous contents of FY are reversed. Then step F-6
The average value is calculated by moving to r. As described above, when the previous determination result is in focus, a weight of 1/2 is given to the defocus amount Xn of the current detection cycle, and the average value with the past defocus amount is calculated.

この結果（２）式で示した加重平均ｙｎ即ちＹｎとＳＦ
Ｙが４９られ、ステップＳ−１２０合焦判定室に供せら
れる。また一方第１回目の検出サイクルあるいは６ｉＪ
回の判定結果が非合焦であった場合、ステップＦ−１５
，Ｆ−１６においで今回の測定値Ｘｎ即ち絶対値Ｘｎ及
びデフォーカス方向ＳＦＸがそれぞれ今回の処理値ｙｎ
としてメモリＹｎ及びフラグＳＦＸへ移しかえられ、ス
テップ５＝１２の合焦判定シて供せられる。As a result, the weighted average yn shown in equation (2), that is, Yn and SF
Y is 49 and sent to the focus determination chamber in step S-120. On the other hand, the first detection cycle or 6iJ
If the determination result is out of focus, step F-15
, F-16, the current measured value Xn, that is, the absolute value Xn, and the defocus direction SFX are the current processed value yn, respectively.
The image is transferred to the memory Yn and the flag SFX, and is used for focus determination in step 5=12.

以上の説明を安約すると、第１回目の検出サイクルある
いは前回の判定結果が非合焦であった場合、加重平均を
行わず今回の測定値をそのまま採用して合焦判定に供し
、前回の判定結果が合焦であった場合には前回の平均処
理１直ｙ１１−１と今回の測定値Ｘｎとの間で符号を考
慮した平均処理を行うのでるる。このような処理により
非合焦状態においては平均処理は行われないので、過去
の測定値に引きずられることなりム、ν々刻々の最新測
定データを表示にかけることができるので非合焦から合
焦への表示の移行の時間遅れを取手にすることができ、
かつ合焦状態においては、毎回の測定値のバラツキによ
る表示の不安定性を改善することができる。またこの平
均処理を繰り返せば最新の平均値Ｙ　ｎに対する過去の
測定値Ｙｎ−１（ｉは整数）の比重は２１に比例して減
少し、いわゆる加重平均処理が行われていることになる
。尚、この加重平均処理は、被写体が移動したり手プレ
等により、カメラと被写体との位置的条件が変動するよ
うな場合に有効となる。To simplify the above explanation, if the first detection cycle or the previous judgment result is out of focus, the current measurement value is used as is without weighted averaging and used for the focus judgment, and the previous judgment result is If the determination result is that the lens is in focus, averaging processing is performed taking into account the sign between the previous averaging processing 1st shift y11-1 and the current measured value Xn. Due to this processing, averaging processing is not performed in the out-of-focus state, so you will not be dragged down by past measurement values, and you can display the latest measurement data moment by moment, so you can change from out-of-focus to in-focus. You can take advantage of the time delay in the transition of the display to
In addition, in the focused state, display instability due to variations in measured values each time can be improved. If this averaging process is repeated, the weight of the past measured value Yn-1 (i is an integer) relative to the latest average value Yn will decrease in proportion to 21, and so-called weighted averaging process will be performed. Note that this weighted average processing is effective when the positional conditions between the camera and the subject change due to movement of the subject, hand movements, etc.

第１１図は第５図のステップＳ−１’ｉ’による高輝度
時における表示のチラッキを抑制するルーチンを示すフ
ローチャートである。前述したように被写体が高輝度の
場合ＣＯＤの積分時間は数十ｍ秒以下の短い時間となり
、単位時間当りの検出サイクルの回数は多くなる。した
がって、単位時間当りの表示動作回数も増加し、表示の
チラッキが目ざわりとなりやすくなる。そこで、ＣＯＤ
の積分時間τｎが予め定めた時間τｏ（＝５０ｍ秒）よ
りも短くなる場合には待ち時間Δτをつくシ、検出サイ
クルの時間を待ち時間分だけ延長することにより単位時
間当りの検出サイクル数が大きくなることに制限を加え
、表示のチラッキを抑制するのである。第１１図におい
てステップＨ−４で低輝度フラグＬＬＦがチェックされ
、被写体が低輝度であって＠１”がセットされている場
合、フローはステ・ノブ５−２２ヘジヤンプする。′ｏ
１にクリアされている場合はステップＨ−２へ移り、チ
ラッキ抑制の処理が進められる。尚、ＣＯＤの積分時間
の情報は第８図の積分ルーチンで求められている。第８
図においてＣ０Ｄ（７）積分中、カウンタＴｎけ減算カ
ウントされ、途中でＣＯＤの積分が終了するとＣＯＤ制
御ブロック６４からの割込み要求信号に応答してフロー
は割込みルーチンヘジャンプし、カウンタＴｎの減算カ
ウント動作は中止される。したがって、カウンタＴｎに
は、初期値Ｔ　ｎ　ｍａｘから積分中の計数値だけ減じ
だ値Ｔｎが残さる。ここで、第１２図のグラフを参照し
て、待ち時間がちょうどＯＫなる積分特産τＯを考え、
この積分時間τＯに相当するカウンタＴｎの残余をＴｏ
とする。FIG. 11 is a flowchart showing a routine for suppressing display flicker at high brightness in step S-1'i' of FIG. As described above, when the subject is of high brightness, the COD integration time is short, several tens of milliseconds or less, and the number of detection cycles per unit time is large. Therefore, the number of display operations per unit time also increases, and flickering of the display tends to become a nuisance. Therefore, COD
If the integration time τn becomes shorter than the predetermined time τo (=50 msec), add a waiting time Δτ, and by extending the detection cycle time by the waiting time, the number of detection cycles per unit time can be increased. This limits the size of the screen and suppresses display flickering. In FIG. 11, the low brightness flag LLF is checked in step H-4, and if the subject is low brightness and @1'' is set, the flow jumps to the step knob 5-22.'o
If the flag is cleared to 1, the process moves to step H-2, and flicker suppression processing is proceeded. Note that the information on the COD integration time is obtained by the integration routine shown in FIG. 8th
In the figure, during C0D(7) integration, the counter Tn is subtracted and counted, and when the COD integration ends midway, the flow jumps to the interrupt routine in response to an interrupt request signal from the COD control block 64, and the counter Tn is subtracted. The operation is aborted. Therefore, a value Tn that is subtracted from the initial value T n max by the count value during integration remains in the counter Tn. Now, referring to the graph in Figure 12, consider the integral special product τO for which the waiting time is just OK,
The remainder of the counter Tn corresponding to this integration time τO is To
shall be.

τ０の値についてはカメラの操作性を考慮して表示のチ
ラッキが抑制度合いと表示応答性との両者を勘案して検
出サイクルの最短値を決め、その値から演算時間を差し
引いた値として求められる。The value of τ0 is determined by determining the shortest detection cycle by taking into account both the degree of display flicker suppression and display responsiveness, taking into account the operability of the camera, and then subtracting the calculation time from that value. .

ステップＨ−２においてはカウンタＴｎに記憶されてい
る計数値残余Ｔｎよシ上記τＯに相当する値Ｔｏを差し
引さ、七の結果ΔＴを改めてカウンタＴｎに格納する。In step H-2, the value To corresponding to the above τO is subtracted from the count value remainder Tn stored in the counter Tn, and the result ΔT of step 7 is stored anew in the counter Tn.

ステップＨ−３で引算結果が０か否かをチェックし、０
の場合はステップ５−２２へ、Ｏでない場合は次のステ
ップＨ−４においてステップＨ−２での引算（補数の加
算）の結果発生したキャリフラグｃｙがチェックされる
。In step H-3, check whether the subtraction result is 0 or not, and
If so, the process goes to step 5-22, and if not O, then in the next step H-4, the carry flag cy generated as a result of the subtraction (addition of complements) in step H-2 is checked.

ステ・ノブＨ−２での’６０ｍ結果が負ΔＴ（Ｏつまり
ｃ　ｙ＝ｏの場合これは待ち時間を要しないことを意味
し）ローｉ−ｔステップ５−２２ヘジャノプする。The '60m result at Step Nob H-2 is negative ΔT (if O, cy=o, this means that no waiting time is required) and goes to low it step 5-22.

Ｃｙ＝１の−１ｉＡ合即ちステップｌｌ−２での引算結
果が止ΔＴ）Ｏの場合は恢出時間サイクルが短かすぎる
ことになり、ステップＨ−５からＨ−１０を経でＨ−５
に戻るループを一周期としてステップＨ２で新しくカウ
ンタＴｎに格納された計数値ΔＴ相当時間、つまりΔＴ
同周期けＡＰスイッチ６０の状態をチェックしながら、
かつ表示制御を行いながら時間経過待ちをする。If -1iA of Cy=1, that is, if the subtraction result in step ll-2 is ΔT)O, the extraction time cycle is too short, and H- 5
The loop returning to is one cycle, and the time corresponding to the count value ΔT newly stored in the counter Tn in step H2, that is, ΔT
While checking the status of the AP switch 60 at the same period,
Then, it waits for time to elapse while controlling the display.

ステップＨ−５においてＡＦスイッチ６０の状態をチェ
ックし、オフとなっている場合はステップＳ−３へ４多
る。オンの場合はステップＨ−６へ移シカウンタＴＪか
ら１だけ減する。次いでステップＨ−’７へ杉シカウン
タＴＩの内容がＯになったか否かを調べる。０になって
いない場合、ステップＨ−Ｊて戻り、ＴＩ＝Ｏになるま
でフローはステップＨ−５とＨ−７の間を進形する。Ｔ
／＝ｏｌＣなるとステップＨ−８へ移る。ステップＨ−
８は第９図に示しだ表示用のザブルーチンである。In step H-5, the state of the AF switch 60 is checked, and if it is off, the process advances to step S-3 by 4. If it is on, the process moves to step H-6, and the counter TJ is decremented by 1. Next, the process goes to step H-'7 to check whether the content of the Sugishi counter TI has become O. If not, the process returns to step H-J and the flow advances between steps H-5 and H-7 until TI=O. T
When /=olC, the process moves to step H-8. Step H-
8 is a subroutine for display as shown in FIG.

ステップＨ−８に次いでステップＨ−９に移るとカウン
タＴｎの内容Ｔｎから１だけ駅じられ、ステップＨ−１
０でＴ　ｎ　＝　Ｏか否が′１：調べられる。When the process moves to step H-9 following step H-8, the content Tn of the counter Tn is decremented by 1, and step H-1
'1: Checks whether T n = O at 0.

Ｔｎ≠０でない場合、フローはステップＨ−５に戻るつ
こうしてＴ　ｎ　＝　ＯとなるまでフローはステップＨ
−５とＨ−１０の間を、上述のステップＨ−５とＨ−Ｌ
　Ｏとの間の進形を含めて進形する。If T n ≠ 0, the flow returns to step H-5, and the flow continues to step H until T n = 0.
-5 and H-10 as described above in steps H-5 and H-L.
Convert the base form including the base form between O and O.

ステップＨ−１０においてＴ　ｎ　＝　Ｏとなるとフロ
ーはステップ５−２２へ移る。以上のようにして第１１
図のルーチンでは待ち時間に対応する計数値ΔＴが求め
られこの計数値がＯになるまで減算するに要する時間が
待ち時間に当てられる。When T n = O in step H-10, the flow moves to step 5-22. As above, the 11th
In the routine shown in the figure, a count value ΔT corresponding to the waiting time is obtained, and the time required to subtract this count value until it becomes O is applied to the waiting time.

効果 本発明によればピント状態の表示が合焦域でピント検出
の誤差で変転するのを、ピント検出動作の周期の短い方
に制限を設け、変転の速さが見苦しくない範囲に抑えた
から、撮影者がピントを合わせる操作を行う上での表示
の応答性（非合焦から合焦表示への応答性）を損うこと
なく撮影者がピント状態表示のめまぐるしい変転に驚か
され困惑するといった事態が避けられる。Effects According to the present invention, changes in the focus state display due to errors in focus detection in the in-focus area are limited to the shorter cycle of the focus detection operation, and the speed of change is suppressed within a range that does not make it unsightly. A situation in which the photographer is surprised and confused by the dizzying changes in the focus status display without compromising the responsiveness of the display (responsiveness from out-of-focus to in-focus display) when the photographer performs focusing operations. can be avoided.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例のブロック図、第２図はピン
ト検出信号の変化の一例を示すグラフ、第３図は合焦非
合焦の判定の変転の一例を示すグラフ、第４図は本発明
の他の実施例のブロック図、第５図乃至第１１図は上記
実施例の動作を示すフローチャート、第１２図はＣＣＤ
ラインセンサの積分時間の最短を制限する動作を説明す
るだめのグラフで、第１３図Ａ、Ｂは公知のピント検出
装置の光学的部分の側面図、第１４図はＣＯＤ受光部の
構成例を示す平面図、第１５図はＣＯＤの積分時間のモ
ニタ回路の一例の回路図、第１６図は同回路における割
込み処理のフローチャート、第１′７図は同動作で用い
られるＲ　Ａ　Ｍ上のエリヤのメモリマツプである。 代理人　弁理士　　胱　　　浩　　介 第す図 第７図 第閂図 オ ｂ−７が 第１ｚ図 （ａつFIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a graph showing an example of changes in a focus detection signal, FIG. 3 is a graph showing an example of changes in focus/out-of-focus determination, and FIG. The figure is a block diagram of another embodiment of the present invention, FIGS. 5 to 11 are flowcharts showing the operation of the above embodiment, and FIG. 12 is a CCD
These are graphs used to explain the operation of limiting the minimum integration time of the line sensor. Figures 13A and 13B are side views of the optical part of a known focus detection device, and Figure 14 shows an example of the configuration of a COD light receiving section. 15 is a circuit diagram of an example of a COD integration time monitor circuit, FIG. 16 is a flowchart of interrupt processing in the same circuit, and FIG. 1'7 is an area on RAM used in the same operation. This is the memory map of Representative Patent Attorney Hiroshi Ushi Figure 7 Figure 7 Bar Figure O b-7 is Figure 1Z (a)

Claims (3)

【特許請求の範囲】[Claims] （１）電荷蓄積型光センサアレイを用い、被写体輝度に
応じた同党センザの積分時間τｎと積分出力を処理する
に要する信号処理時間Ｔとの和に基く周期で撮影レンズ
のピント状態を周期的に検出するピント検出’ｈ装置と
、検出されたピント状態を表示する表示装置とよりなり
、上記積分時間τｎを予め定めだ時間τ０と比較し、τ
ｎ〈τ○のとき上記ピント状態検出の動作周期を予め定
めだ下限周期にする制御回路を設けたことを特徴とする
カメラのピント状態表示装置。(1) Using a charge storage type optical sensor array, the focus state of the photographing lens is changed at a cycle based on the sum of the integration time τn of the same sensor according to the subject brightness and the signal processing time T required to process the integral output. It consists of a focus detection 'h device that detects the focus state and a display device that displays the detected focus state, and compares the integration time τn with a predetermined time τ0,
A focus state display device for a camera, characterized in that a control circuit is provided to set the operating cycle of the focus state detection to a predetermined lower limit cycle when n<τ○. （２）制御回路が光センサの積分時間τｎと予め定めだ
時間τ０との関係がτｎくτＯであってかつ、ピント検
出装置による判定が非合焦から合焦に変った後に限って
ピント検出動作周期を予め定めだ下限周期とするように
構成されていることを特徴とする特許請求の範囲（１）
記載のカメラのピント状態表示装置。(2) The control circuit detects focus only when the relationship between the optical sensor's integration time τn and the predetermined time τ0 is τn - τO, and the determination by the focus detection device changes from out of focus to in focus. Claim (1) characterized in that the operating cycle is configured to be a predetermined lower limit cycle.
Focus status display device of the camera described. （３）上記制御回路は上記予め定めた下限周期を上記予
め定めた時［ｄ］τＯと信号処理時間Ｔとの和とするよ
うに制御動作を行うことを特徴とする特許請求の範囲第
（１）項記載のカメラのピント状態表示装置。(3) The control circuit performs a control operation such that the predetermined lower limit period is the sum of the predetermined time [d]τO and the signal processing time T. 1) The camera focus state display device described in item 1).