JPS59121322A - Focus detector of camera - Google Patents

Abstract

PURPOSE:To stabilize the focusing control and display with high accuracy by discriminating the focusing by using a narrow focusing zone in the process when a photographing lens approaches to a focusing position from a non-focusing state and discriminating the same by widening the focusing zone after a focusing signal is outputted. CONSTITUTION:A focus detecting element 2 outputs the defocusing quantity of a photographing lens at a certain time interval, outputs also the data and contrast signals in the defocusing direction and applies these signals to a display stabilizing circuit 22. An arithmetic circuit 26 in the circuit 22 averages the defocusing quantity, supplies the same to a discrimination circuit 28 and compares the same with the set levels Z1, Z2 stored in a constant storage circuit 42. A selecting circuit 44 selects initially a level Z1 and a narrow focusing zone is set. When a focusing zone is entered, the circuit 28 outputs a focusing signal and a display circuit 32 displays the focusing; at the same time, the focusing is stored in a storage circuit 36. The circuit 36 feeds a signal to the circuit 44. The circuit 44 selects a level Z2, and applies the same to the circuit 28, by which the focusing zone is set. The focusing control with high accuracy and the stable display are thus accomplished.

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は撮影レンズの合焦状態を検出して表示するよう
になっている手動焦点合せ式カメラの焦点検出装置に関
する。 撮影レンズの合焦状態を検出し、ファインタ゛一視野内
において、撮影レンズ位置が予め定めである合焦ゾーン
に入っているときは合焦の表示をなし、合焦ゾーンから
外れているときは酸ピンか後ピンかに応じてレンズ鏡筒
の距離リングを回わすべき方向を指示するようにした一
眼レフカメラが提案されている。このカメラを用いて撮
影をする場合、使用者はファインダー内に現れる指示に
従って手動的に距離調節を行っていると、合焦の表示が
現れるから、カメラのピント合せがやり易くなる。本発
明はこのような合焦表示手段を備えたカメラの焦点検出
装置の改良に関するものである。 上述したカメラの焦点検出装置は、受光素子としてＣＣ
Ｄを備え周期的に光電流の積分を行ない、その積分出力
を予め定めた計算式に基づいて演算処理して間欠的に合
焦位置からの撮影レンズのずれ方向およびその大きさを
示すデフオーカズ信号を出力する。このデフォーカス信
号は、被写体距離か一定でも、出力される毎にある分布
「１コを持ったバラツキを見せる。これは、カメラを持
っている手の動きによって焦点検出装置かにらんでいる
被写体上の点が揺動し、また被写体も動くこと、さらThe present invention relates to a focus detection device for a manual focusing camera that detects and displays the in-focus state of a photographic lens. The focus status of the photographic lens is detected, and when the photographic lens position is within a predetermined focusing zone within the field of view of the fine lens, an in-focus display is displayed, and when it is outside the focusing zone, an acid is displayed. A single-lens reflex camera has been proposed in which the direction in which the distance ring on the lens barrel should be rotated is indicated depending on whether the camera is focusing or rear-focusing. When taking a picture using this camera, the user manually adjusts the distance according to instructions that appear in the finder, and then a focus display appears, making it easier to focus the camera. The present invention relates to an improvement of a focus detection device for a camera equipped with such a focus display means. The camera focus detection device described above uses CC as a light receiving element.
D, which periodically integrates the photocurrent and processes the integral output based on a predetermined formula to intermittently indicate the direction and magnitude of deviation of the photographing lens from the in-focus position. Output. Even if the subject distance is constant, this defocus signal exhibits a certain distribution of variation each time it is output. The dot above oscillates, and the subject also moves.

【
こけ焦点検出装置自身が発生するノイズやその性能的限
界から生ずる現象であると考えられる。 このようにデフォーカス信号にバラツキがあると、デフ
ォーカス信号が予め定めた合焦ゾーン内に入ったか否か
を判定して、その結果を表示するようにした場合、次の
ような好ましくない現象が生ずる。撮影レンズを調節し
た結果、合焦ソーンの中央部にその合焦点が位置するよ
うな場合は、出力される毎のデフォーカス信号がバラン
いても、それは合焦ゾーン［１」内でのバラ゛ツキに終
始するので、合焦判定結果は、いつも合焦ということに
なり問題はない。ところが手動によりピント合わせを行
う場合、常に合焦ソーンの中央部に撮影レンズの合焦点
が位置するようになるとは限きらず、ある場合には、合
焦ゾーン内に入っているのではあるが、その中央部では
なく、非合焦ゾーンとの境界に近いところに位置するよ
うｔこなる。このような場合、ある検出サイクルのデフ
ォーカス信号は合焦ンーンに入るが、別の検出サイクル
のものは、合焦ゾーンに入らず非合焦と判定されてしま
うというようなことがおこる。こうして、合焦と非合焦
の両者の表示が交互的に現われることとなり、撮影者に
とっては不安定な表示として受けとめられ、戸惑を与え
てしまう。このような結果、ピント合わせの操作が大へ
んむづかしく時間がかかるものとなる。 本発明は、カメラの焦点検出装置における」一連した問
題点を解消し、表示の安定性を図り、ピント合わせのや
り易いカメラを提供することを目的とするものである。 本発明は次のような焦点検出装置を提供するものである
。即ち撮影レンズが焦点位置から外れている量（デフォ
ーカス量）を検出する手段と、同手段によって出力され
るデフォーカス量の値と設定レベルとを比較する判定回
路と、デフォーカス量が設定レベルより低いとき上記判
定回路から出力される合焦信号によって合焦表示を行い
、デフォーカス量が設定レベルより高いとき上記判定回
路から出力される信号によって撮影レンズの移動方向を
指示する表示を行う表示手段を有し、上記判定回路に設
定される設定レベルに大小２種類を設け、撮影レンズが
非合焦状態から合焦位置に近づく過程においては、小さ
い方の設定レベルを判定回路に印加し、合焦信号が出力
されると大きい方の設定レベルを判定回路に印加する選
択回路を設けたことを特徴とするカメラの焦点検出装置
を提供する。 本発明焦点検出装置は換言すれば、合焦ゾーン番こ広い
のとせまいのと２種類用意し、ピンＩ・合せの操作で撮
影レンズが非合焦から合焦に近づく過程ではぜまい合焦
ソーンを用いて合焦判定を行い、−月合焦と判定された
ら合焦ゾーンを広くして、焦点検出装置から出力される
デフォーカス量がノイズによってバラついたり手が動い
たり被写体が動いても直ぐには焦点外れと判定しないよ
うにしし、いわは判定動作にヒステリシスを持たぜたも
のであり、このようにすれば１影レンズを非合焦から合
焦に近づけて行く過程では合焦ソーンがぜまくて高い精
度でピント合せが行われ、そのま＼では表示が不安定で
使用者が戸まどうので、以後合焦範囲を広くして表示の
安定化を図っているのである。 次に実施例によって本発明を詳述する。第１図に本発明
の一実施例を示す。まずこの実施例の概要を説明する。 この図で点線で囲まれたブロック２は焦点検出素子で成
る時間間隔で撮影レンズのデフォーカス量をディジタル
信号で出力するもので併せてデフォーカスの方向（前ピ
ンか後ピンか）のデータ及びコントラストのディジタル
信号をも出力する。デフーカス信号は信号用ライン２０
１こ出力される。点線ブロック２２が本発明の中心をな
す表示安定化回路である。３４は表示手段で３個のＬＥ
ＤＬＩ、Ｌ２．Ｌ３よりなり、撮影レンズ位置が合焦ゾ
ーン門番こあるときは中央のＬｌが点灯し、丸い形の表
示を表わす。撮影レンズが合焦ゾーン外にあるときは前
ピンか後ピンかに応じてＬ　２或はＩ２：３の何れかが
点灯せられて三角形の表示を表わし、その側方頂点の向
き番こよって撮影レンズの距離リングを回イつすべき方
向を指示する。 これらの表示はファインタ゛−内に現れるように構成さ
れている。表示安定化回路２２内で演算回路２Ｇは複数
個のデフォーカス量のデータを平均化する回路で原理」
二は不要であり、今の場合入力信号ライン２４は直接に
判定回路２８）こ接続されていると考え′Ｃよい。入力
信号ライン２４には信号ライン２０を介して焦点検出素
子２から出力されるデフォーカス量のデータが入力され
て、これが判定回路２８で合焦ゾーンを決める設定レベ
ルと比較される。この設定レベルのデータで定数貯蔵回
路４２に予め記憶させてあり、Ｚｌと７２の２種の値が
用意されており、選択回路４４によってＺｌ、Ｚ２のう
ち何れかが選択されて判定回路２８に設定レベルとして
印加される。当初選択回路４４はＺｌ（Ｚｌ＜Ｚ２）の
方を選択している。 即ちせまい合焦ゾーンが設定されている。撮影レンズを
動かしてこの合焦ゾーンに入ると判定回路２８から合焦
の信号が出力され、表示回路３２が制御されてＬｌが点
灯し曲述した合焦の表示がなされる。この信号は同時（
こ記憶回路３６１こ記憶される。記憶回路３Ｇは合焦の
信号を記憶すると選択回路４４に信号を送り、この信号
を受取ると選択回路４４はＺ２の方を選択して判定回路
２８に印加するので、今度は広い合焦ゾーンが設定され
たこ七になる。従って撮影レンズは一且ぜまい合焦ゾー
ンに入ると、手ぶれその他があっても容易に合焦ゾーン
から外れることなく、表示が安定する。この状態で撮影
レンズを動かすと広い合焦ソーンを脱出した所で判定回
路２８から非合焦の信号が出力され、デフォーカスの方
向【こ応じてＬ　２或はＬ３が点灯せられ、同時番こ記
憶回路３６はこの非合焦信号を記憶し、選択回路４４は
Ｚｌの方を選択するように切換えられる。 第２図のグラフは上述実施例の効果を説明する図である
。横軸の番号は焦点検出素子２から出力されるデフォー
カス量の信号の出力順番号であり、縦軸のｙｎは焦点検
出素子２から出力されるデフォーカス量を示し、折線で
示すように変化している。このグラフで１番から４番ま
では撮影レンズを合焦位置番こ向けて動かしている過程
である。Ｚｌはぜまい合焦ソーンを与える設定レベノペ
Ｚ２は広い合焦ゾーンを与える設定レベルである。第２
図Ｂで○印は合焦表示が現れている場合、Ｘ印は非合焦
の表示で、これらは上のグラフの横軸の番号と対応させ
である。当初合焦ソーンはせまいから３番目までは非合
焦４番目で合焦ゾーンに入り、こ＼で合焦ゾーンは広い
方に切換えられる。 ５番目以降８番目まではデフォーカス量は自然に変動し
ており、８番目で広い合焦ゾーンを脱出し、４番から７
番までは合焦表示が出ている。８番目で合焦ゾーンは再
びせまい方に切換えられる。第２図Ａは合焦ゾーンをＺ
またけに固定した場合の合焦表示の点滅を第２図Ｂと同
じ形式で示したものであり、Ｂと比較すると合焦表示の
点滅の頻度が増しており、本発明によって合焦表示の安
定化の効果が得られることが示されている。以上で第１
図の実施例の概略説明を終り、以下同実施例について更
ｌこ詳述する。 このようにすれば、非合焦状態から合焦状態へ撮影レン
ズを調節する場合まず狭い合焦ゾーンを目標にして調節
がなされるから、ピント調節精度が確保される。次いで
合焦ゾーンに入ると合焦ソーン幅が広げられるので、検
出サイクル毎のデフォーカス信号のバラツキによる合焦
表示のヂラッキは避けられる。こうして、ピント調節精
度が保証されるとともに合焦表示の安定が計られ、表示
状態に従ってスムーズにピント調節を行うことができる
。 実施例 第１図に示す本発明による実施例は、１眼し７カメラに
用いられ焦点検出素子２の受光部がミラーボックスの底
部番こ配され、周知の光学系を介して撮影レンズを通過
した被写体光束が受光部に導かれる。焦点検出素子２に
は、例えばハネウェル社製のＴＣ上として知られる公知
の装置が用いられる。この焦点検出装置は、受光部にラ
インセンサ４を有し、このラインセンサは電荷蓄積型の
光検出素子ＣＣＤで構成され、成る積分時間　で蓄積さ
れた電荷を転送出力し、この出力をもとに所定のアルゴ
リズム演算処理を施してデフォーカス量およびその方向
を検出するようになされている。 この検出動作は、繰り返し行われ、デフォーカス信号は
間欠的に出力される。 また、焦点検出素子２は、積分電荷総量に比例］−だ信
号を時々刻々出力し、この信号が所定レベルに達したと
き自動的番こ積分動作を停止するＡＧＣ回路が付加され
ている。つまり、受光面の照度Ｉと積分時間τとの積が
一定に保たれ、被写体輝度に依らず出力の平均レベルが
後段の信号処理系に都合のよいように常にほぼ一定とな
るようにしである。ラインセンサ４は制御回路６からの
信号により電荷蓄積、転送などの制御を受ける。ＡＧＣ
回路は制御回路６に含まれる。転送動作が開始されると
ラインセンサ４からは、順次各ホトタ゛イオードによる
蓄積電荷に応じた電圧信号が出力される。サンプルホー
ルド回路８は、ラインセンサ４からの電圧信号を一時的
に保持する。ＡＤ変換回路１０は、サンプルホールド回
路８で保持されているアナログ電圧をデジタル値に変換
する。変換されたデジタル値は、順次子め指定された番
地の記憶回路１２に記憶される。記憶回路１２に記憶さ
れた情報は、演算回路１４に与えられ所定のアルコリズ
ム演算処理がなされて、デフォーカス量およびその方向
が算出され、ディジタルのデフォーカス信号として出力
ライン２０に出力される。 また、演算回路１６は記憶回路１２の情報からラインセ
ンサ４が受けている部分の被写体像のコントラストの強
度を示す信号を算出する。さらに、タイマー回路１８は
ラインセンサ４における電荷蓄積時間τｎを各検出サイ
クル毎に計時して出力する。 次に表示安定化回路２２の構成について説明する。焦点
検出素子２の出力ライン２０が入力ライン２４と接続さ
れた演算回路２６は、第ｎ回目の検出サイクルによるデ
フォーカス信号をＸｎとし、この信号Ｘｎに対する演算
回路２６の演算出力をｙｎとすると次式で示される演算
を行う。 ｙｎ＝αｘｎ＋（１−α）ｙｎ−１−−−−・Ｉｔｌ（
１）式においてα−こは１あるいはｌ／２のいずれがか
後述のようにして用いられる。ｙｎ−１は第ｎ−１回目
の検出サイクルによるデフォーカス信号ｘ　ｎ　−１に
対する演算回路２６の演算出方である。 尚、第１回目の検出サイクルのデフォーカス（１ｘ１に
対しては」二記αがα−１と初期化されてｙ１＝ｘｌと
なり、そのままｘｉがｙｔとして出力され次段の判定回
路２８と記憶回路３ｏに与えられる。演算回路２６は、
後述するようにしてα−１／２となる場合、最新の検出
サイクルのテ゛フォーカス信号ｘｎとそれ以前のデフォ
ーカス信号がら求められる信号ｙ　ｎ　−１との平均を
求めるものである。ここで　α−１／２の場合のｉｌ１
式を展開すると（２）式が得られる。 ・・・・・・・・・（２） （２）式から明らかなように、演算回路２６の出方は最
新のデータに最も重みを置き、過去のデータにるに従っ
て重みを減じた複数のデータの加重平均値を求めるもの
である。これは、前述したように同一距離に対して各検
出サイクルのデフォーカス信号にバラツキがあるので、
複数のデフォーカス信号の平均値をとること番こよって
、誤差を軽減するためである。その際、最新のデータに
最も重みを与えて、過去のデータの影響を軽くしである
のは、次の理由による。撮影レンズがフィルム面に対し
て静止状態にあり、また被写体もカメラに対して一定の
距離にある場合ならば、複数のデフォーカス信号の平均
値を求めるに際して、それぞれに重み付けを行う必要は
ない。ところが、実際には、撮影レンズは合焦位置に向
けて手動により移動されるという事情にあり、また被写
体とカメラ間の距離も変化しうるので最新のデフォーカ
ス信号と過去のデフォーカス信号とに対等の重きを置く
と、上記のバラツキ以外の誤差の要素が大きく影響して
しまうことになる。このような理由から過去のデータに
対しては重みを軽くしである。 判定回路２８は、演算回路２６からのデフォーカス信号
ｙｎを予め定めた合焦閾値Ｚと比較し、合焦、非合焦を
判定してその結果ｄｎを第１表のように２ピントの信号
として出力する。この出力に応じて表示用の発光り゛イ
オードＬｌ、　　Ｌ２．　　Ｌ：３のいずれかが点灯さ
れる。尚、第１表において、Ｃは後述の判定回路５０か
ら出力される１ビツトの信−１で、被写体のコントラス
トが予め定めたレベルに達しているか否かを示す。コン
トラストが所定レベルに達していない場合は合焦検出は
不能と見なし、判定回路２８からは出力ｄ　ｎとしてパ
ｌ］″を出力せしめる。 第　　　１　　　表 信号ｄｎを入力とする表示回路３２はファインタ゛内に
設けられる公知の態様の表示手段３４の発光布゛イオー
ドＬＬ、Ｌ２．Ｌ３を駆動する。 記憶回路３６は、第ｎ　＋　１回目の検出サイクルの出
力ｘ　ｎ　＋　１に対する演算回路２６の出力ｙｎ＋１
が判定回路２８に与えられるまで信号ｄ　ｎを一時的に
記憶し、その記憶値を選択回路４０，４４．４８および
演算回路５４に与える。選択回路４０は、第ｎ回目のデ
フォーカス信号ｘｎを用いた第１式の演算の実行のため
に、第ｎ　−１回目のデフォーカス信号ｘｎ−１に対す
る判定回路２８の出力ｄｎ−１に応じて定数貯蔵回路３
８に貯えである二つの定数α１＝１．α２　＝　１．　
／　２のいずれかを選択して演算回路２６に入力する。 信号ｄｎ　−１が合焦を示す”　ｏ　ｏ　’″の場合、
定数α２−１／２が選択され、第２式で示す最新のデフ
ォーカス信号ｘｎから過去に　ったデフォーカス信号に
対する加重平均処理が行われる。合焦以外の場合は定数
αｌ＝１が選択され、演算回路２６は出力ｙｎとして入
力ｘｎをそのまま出力する。′つまり、非合焦領域では
撮影レンズは合焦領域に向けて移動され、刻々と位置を
変えるわけであるから、　　：そのような場合に得られ
た過去に　る複数のテフ゛オーカス信号を平均処理する
と、実際にレンズは　　　・合焦領域番こ達していても
平均処理演算結果は過去の非合焦時のデータにひきずら
れてしまい合焦側　　　′定の応答性が劣化してしまう
こと番こなるから平均処理は行わないのである。 次に、定数貯蔵回路４２と選択回路４４は、判　　　″
定回路２８にヒステリシス特性を与えるための第１のヒ
ステリシス回路４５を構成し、以下のように記憶回路３
Ｇからの信号ｄｎ−１に応じて定数貯蔵回路４２に貯え
られている二つの定数Ｚ”１とＺ２のいずれかを判定回
路２８に合焦判定基準値として入力する。二つの定数Ｚ
１とＺ２はＺｌ〈Ｚ２の関係にあり、撮影レンズが当初
非合焦域にあって合焦域に向けて移動されるような場合
、合焦判定基準値として小さい方の定数２１が用いられ
、定数Ｚ１に対応する合焦域に撮影レンズが入ったと判
定された場合、次の回の検出サイクルのデフォーカス信
号に対する合焦判定基準値として大きい方の定数Ｚ２を
用意する。すなわち、当初合焦域を狭く設定しておき、
その狭い領域を目標域にしてピント調節４行わしめ、一
旦目標域番こ達すると合焦域を広げることにより、デフ
ォーカス［信号のバラツキによる表示のめまぐるしＧ）
チラ゛ンキを防止するのである。定数Ｚｌ、Ｚ２の値（
才、実験的に適切値に定められる。尚、定数Ｚ２を判定
回路２８に与える場合、定数Ｚ１に両者の差ΔＺを加算
するようにしてもよいし、あるし）は定数７１を与える
場合に定数Ｚ２からΔＺを減するようにしてもよい。定
数貯蔵回路４６および選択回路４８は判定回路５０にヒ
ステリシス特性を与えるための第２のヒステリシス回路
４９を構成する。 判定回路５０は、焦点検出素子２からのコントラスト信
号が所定レベルに達しているか否かを判定する。一般的
に、焦点検出領域に対応する部分の被写体のコントラス
トが低くなるデフォーカス信号の信頼性は低くなる傾向
にあり、コントラストが存在しない場合は、デフォーカ
スの検出ば不能とｌぶる。そこで、予めコントラストの
判定レベルを設定しておき、コントラスト信号が判定レ
ベルに達しない場合、デフォーカスの検出は不能と見な
して判定回路２８から検出不能を示す１１″′を出力せ
しめる。コントラストの判定回路５０にもデフォーカス
の判定回路２８と同様にヒステリシス特性が勾えられ判
定結果の安定化が図られる。 定数貯蔵回路４６に貯えられる定数Ｃ１，Ｃ２はそれぞ
れ第１および第２のコントラスト判定値をなし、定数０
２はＣ１より所定値ΔＣだけ大きく設定される。これら
定数Ｃ１，Ｃ２は実験的に定めらノコ、る。 以上において、選択回路４０，４４．４８は、いずれも
゛記憶回路３６の出力ｄ　ｎ　−１に応じて、それぞれ
の前段回路の定数を選択する。つまり、最も新しい検出
サイクルのデフォーカス信号ｘｎおよびコントラスト信
号Ｃｎに刻して、これより１つ曲の検出サイクルの出力
に対する判定回路２８の判定結果ｄｎ−１で選択される
定数が用いられ、演算回路２６、判定回路２８．５０で
所定の動作が実行される。 次に定数貯蔵回路５２、演算回路５４、カウンタ５６か
らなる回路は、撮影レンズが合焦位置にある場合に、単
位時間あたりの検出動作の回数が予め定めた回数を越え
ないようにするための検出回数制限回路の要部を構成す
る。ラインセン日ノ−４は入射光強度に応じて４０μ秒
から４００ｍ秒またはそれ以上の積分時間で電荷の蓄積
を行う。他方、積分終了時点から所定のデータ処理を行
って合焦判定結果を出力し、表示動作を行うまでに例え
ば５０ｍ秒程０御定のデータ処理時間が必要である。Ｃ
ＣＤの積分時間を最長４００ｍ秒に制限した場合、−回
の検出サイクルの期間つまり積分時間とデータ処理時間
との和は、たいたい５０ｎ］秒から４５０ｍ秒となる。 したがって、検出サイクルの期間が５０ｍ秒の場合、１
秒間に２０回の検出動作が行われる。ところが合焦の場
合そのような検出動作が行われると、前述したよう１こ
、各デフォーカス、信号にバラツキがあることから合焦
表示素子Ｌ１と非合焦表示素子Ｌ２或はＬ　３’とが交
互にめまぐるしく点灯する場合があられれて、撮影者番
こ戸惑いを与えてしまう。そこで合焦の場合は、検出サ
イクルの期間を最短、例えば１００ｎ１秒程度に制限し
て表示のチラツキを緩和するのである。このようにする
ために、合焦時（こお０て積分時間τｎが予め定めた一
定時間τ０１例えは５０ｍ秒より短くなる場合、その差
Δτ（−τＯ−τｎ）たけ検出サイクルを遅延させて次
の検出サイクルを開始させる。回路図に戻って、定数貯
蔵回路５２は一定時間τ０に対応するデータを貯える。 演算回路５４は、積分終了時にタイマ回路１８からの信
号τＩ】を受けて、記憶回路３Ｇからの信号ｄ　ｎ　−
１に応じて第２表に示す信号ΔτＩ】をカウンタ５６に
向けて出力する。 第　　　２　　　表 カウンタ５６は、判定回路２８で判定結果ｄｎ−１が表
示回路３２、記憶回路３２に出力され、それぞれで表示
、記憶動作が行われた後、システム制御回路５８から与
えられる計数開始信号によってΔτｎの計時を行い、計
時終了後に計時終了信号を出力する。ここで、カラン“
り５６は、Δτ１１−０が与えられる場合、計数開始信
号に応答して直ちに計時終了信号を出力するように構成
されるシステム制御回路５８は、計時終了信号番こ応答
して、新たな回の検出サイクルの開始を焦点検出素子２
に精舎する。 尚、非合焦時は検出回数を制限すると、非合焦表示状態
から合焦表示状態への応答速度を劣化させることになる
ので、」二連のような検出回数の制限は行われない。 次に第１図の回路の動作を説明する。今、撮影者が検出
スイ゛ノチ６０を押すと、システム制御回路５８は直ち
に記憶回路３６の出力を”　０１　”　ｌこ初期設定し
、焦点検出素子２にＣＣＩ）の積分開始を指令する。記
憶回路３６の初期設定がなされると、それに基づい゛Ｃ
表示安定化回路２２の各間は第３表のように規定される
。 第　　　３　　　表 さて、ＣＣＩ）の積分が開始され、ＣＣＤの受光面照度
に応じた時間が経過すると積分動作が停止され、続いて
ＣＣＩ）の各セル番こ蓄積された電荷が転送され、電圧
信号としてサンプルホールド回路８に入力されＡ−Ｄ変
換回路ｌＯで順次ディジタル値に変換されて記憶回路１
２に格納される。次いで所要の演算経過後に演算回路１
４．１６からデフォーカス信号およＶコントラスト信号
が出力される。一方、タイマ回路１８は、ＣＣＤの積分
開始時【こりセントされ、積分期間中にクロツクパルス
を計数し、積分停止時の計数値τｎを出力する。尚、Ｃ
ＣＤの積分が予め定めた一定時間（例えば２００ｍ秒）
以上を要するような場合は、八ＧＣからの停止命令を待
たずに一定時間経過時に強制的に積分停止を命令する機
能をシステム制御回路５８に設けおき、被写体が暗い場
合に積分に長い時間がかけられることを防止するように
することが望ましい１） さて、第１回目の検出サイクルによるデフォーカス信号
Ｘ１およびコントラスト信号Ｃｔｌが出力されると、演
算回路２６は、α−１と初期化されているので、出力ｙ
１としてそのままＸｌを出力し、判定回路２８および記
憶回路３０に与える。 他方、判定回路５０では初期設定されたコントラスト比
較基準値Ｃ１とコントラスト信号Ｃｔｌとが比較され、
その結果が判定回路２８に与えられる。被写体のコント
ラストが十分にあってＣ１くＣｔｌの場合、判定回路２
８は、合焦判定基準値Ｚ１とデフォーカス信号ｙｌ（＝
ｘｌ）との比較結果ｄ１を出力し、これを表示回路３２
およ′ひ記憶回路３６に勾える。今、判定の結果として
前ピンであることが検出されたとすると、表示素子Ｌ２
が点灯される。撮影者はこの表示に従って距離リングを
廻わして合焦位置へ向けて撮影レンズを移動させて行く
ことになる。 ところで演算回路５４は、その出力Δτｎをカウンタ５
６に与えるが、第１回目の検出サイクルにおいては、Δ
τｎ＝０と初期化されているの雫、カウンタ５６はシス
テム制御回路５８からの計数終了信号に応答して直ちに
計数終了信号を送り返す。かくて焦点検出素子２は第２
回目の検出サイクルに入る。続いて、システム制御回路
５８は記憶回路３０および３６に記憶内容を出力させる
。 即ち記憶回路３０の出力はｙｎ−１＝ｙｌ（＝ｘ１）と
なり記憶回路３Ｇの出力はｄｎ−１＝ｄｌ七なる。従っ
て信号ｃｌ　ｎ−１によって選択される各選択回路４０
，４．４．４８からの定数は第４表の、ようになる。 第　　　４　　　表 次いで、第１回目の検出サイクルの場合と同様に焦点検
出子置２は、ＣＣＤの積分終了の後に積分時間データτ
２を演算回路５４に送るとともに、デフォーカスｉｘｎ
を求めて演算回路２６へ出力する。演算回路５ａは信号
ｄｎ−１（＝ｄｌ）に応じて曲記第２表のような出力Δ
τｎ（−Δτ２）を出力する。 一方、演算回路２６は１１１式に基づいてｙ２−αｘ２
＋（１−α）ｙｌ　　・・・・・・（３）で示される演
算を行う。ここで第１回目が合焦であれば、α−１／２
が用いられ出力ｙ２として第１回目と第２回目のデフォ
ーカス量の平均がとられる。第１回目が非合焦であれば
α−１が用いられ前回のｙｌｌこ関係なく出力ｙ２とし
て第２回目のデフォーカス量ｘ　２が出力される。判定
回路２８は信号ｙ２と選択回路４４の出力２とを比較し
て第１表のように判定結果ｄ２を出力する。この場合、
前回第１回目の結果が合焦であれば、ｚ＝２２として前
回に用いたｚｌよりやや幅の広い合焦ゾーンが設定され
、前回が非合焦であれば、より幅の狭い合焦ゾーンが引
き続いて設定されている。判定結果ｄ２が得られると、
表示回路３２に伝えられ第２回目の検出結果の表示が行
われ、他方、記憶回路３６に伝えられて記憶される。次
いでカウンタ５６でΔτ２の計時動作が起１され、計時
終了信号が発されるとシステム制御回路５８は第３回目
の検出サイクルの開始の指令を発する。 第３回目以降の検出サイクルについては上述第２回目と
同様の過程を繰り返す。 尚、システム制御回路５８は、常時スイッチ６０の状態
を監視し、スイッチ６０が開かれるとその時点から例え
は１５秒間後に電源回路を自動的に切って一連の焦点検
出動作を終了するように構成してもよい。 以上の動作を要約すれは、前回の判定結果が非合焦であ
゛る場合番こけ、曲回の結果とは無関係に今回のデフォ
ーカス量Ｘ、　＋１のみを対象とし、狭い目に設定され
た合焦ゾーンに入っているか否かを判定し、次の検出サ
イクルに入る。前回の判定結果が合焦である場合には、
前回のデフォーカス相当量ｙ　ｎ　−１との平均処理を
施し、その結果ｙ１１に対して、広い目に設定された合
焦ゾーンに入っているか否かを判定する。この際、比較
的に明るい被写体に対して検出サイクルの期間が短くな
ることに制限が加えられる。 ところで焦点検出素子において、所定のアルゴニズムに
従ってデフォーカスｐＸ　ｎが求められる場合、ＣＣＤ
の各セルの出力値によっては十分信頼性のある答が得ら
れない場合がある。例えは被写体のコントラストが低く
、ＣＣＤの各セル出力間の差異が殆んど無いような場合
や被写界が暗すぎてＣＣＤの電荷蓄積量が少なすぎるよ
うな場合においては、焦点検出素子は検出能力の域から
出てしまっている訳で、このような場合は判定回路５０
の出力に応答して判定回路２８から検出不能を示す信号
が出力され、これに応じて表示素子Ｌ２とＬ３が点滅さ
れ、警告表示がなされる。この場合、判定回路５０にも
ヒステリシス特性が付けられ、警告表示が通常の表示と
目まぐるしく入れかわることが防がれる。 今、第ｍ回目の判定結果ｄｍが検出不能ではない（ｄ　
ｍ−）”　ｌ　ｌ　”　）場合、即ち十分コントラスト
があった場合、第（ｍ＋１）回目の検出サイクルにおい
てはコントラストの判定回路５０にコントラスト判定基
準値として低目の判定レベルＣ１が与えられ、焦点検出
装置２からのコントラスト信号Ｃｔｍ−１−１と比較さ
れる。また、第１ＴＩ回目の判定結果ｄｍが検出不能で
ある場合（ｄｍ＝”１１″）、即ちコントラスト不足で
警告表示がなされる場合、第（ｍ＋１．）回目の検出サ
イクルのコントラスト信号ＣＩ：　ｍ＋　１　＋こ対し
て、判定回路５０に高目の判定レベルＣ２が与えられる
。このような検出不能判定レベルのヒステリシス効果が
第３図に示される。このように判定回路５０にヒステリ
シス特性を付けることにより警告表示判定レベル付近で
の表示の不安定性を軽減することができる。 第４図は、本発明の合焦状態表示装置をマイクロコンピ
ュータ（例えばインテル社９８０Ｃ４８）を用いて構成
した場合の実施例を示す構成図である。この装置は、１
眼レフカメラ６１のミラーボックスの底部に配されたＣ
ＣＤブロック６２とＣＣＤを制御しかつＣＣＤの出力を
デジタル化するＡ−Ｄ変換回路を含むＣＣＤ制御ブロッ
ク６４とマイクロコンピュータ６６とこれに接続された
、ピント検出を指示するためのＡＦスイッチ６０、合焦
時に短時間たけ音を発せしめるためのブザー６８および
ピント状態を表示するための発光タ゛イオードＬＬ、Ｌ
２．Ｌ３等により構成されている。 マイクロコンピュータ６６のＲＡＭ領域には以下に述べ
るフラッグとカウンタが確保されている。 フラッグＦＰＦは第１回の検出サイクルが始′まつた初
期番こ′１″にセ゛ノドされ、第２回の検出サイクルか
らはクリアされる。７ラングＬＣＦはコントラストが所
定レベル以下と判断されたとき１″にセットされ、所定
レベル以上と判断されたときは０″にクリアされる。フ
ラッグＬＬＦは被写体輝度が所定レベル以下と判断され
たとき”１″にセントされる。フラッグＳＦＸは各検出
サイクル毎のデフォーカス信号が前ピンを示す場合＋１
１１１にセットされ、後ピンを示す場合番こは“°Ｏ′
′にクリアされる。フラッグ５ＦＹｎは加重平均処理さ
れた、デフォーカス信号が前ピンの場合“１°′にセッ
トされ、後ピンの場合に′Ｏ”′にクリアされる。フラ
ッグＩＦＦｎは最新のデフォーカス信号Ｙｎが合焦ゾー
ンに入ったと判定されたとき”　ｌ　”にセットされ、
合焦ゾーンからはずれていると判定されたときは“′０
°′にクリアされる。フラッグＩ　Ｆ　Ｆ　ｎ　−１は
前回の合焦判定結果を保持するもので、前回の判定結果
が合焦のときはｕ　］、　Ｉ＋にセットされ、非合焦の
ときは“０′″【こクリアされる。 フラッグＢ　Ｆは、コントラストが不十分でピント検出
不能と判定された場合に表示用発光夕゛イオードを点滅
させて警告表示か行われるか、この警告表示動作の制御
の過程で用いられる。 カウンタＴｎ、Ｔｅは、ＣＣＤの積分最長時間を定める
ために用いられ、上位の１パイ）　Ｔ　１１と下位の１
バイトＴｅからの合計２バイトで構成される。このカウ
ンタは、ＣＣＩ）の積分開始と同時に予めセントされた
値から減算カウントを始める。 セント値の全数をカウントするに要する時Ｉｆ４１は積
分最長時間番こ当る。カウンタＢ　ＣＴ　Ｒは、警告表
示として発光グイオードＬ２とＬ３を点滅制御する場合
【こ、その点灯時間と消灯時間を規定するタイマとして
用いられ、イニシャライズのステップで定数Ｎｃｎがセ
ットされる。タイマカウンタＴＣＴＲはカウンタとして
マイクロコンピュータに備えられたもので、マイクロコ
ンピュータの内部クロツクパルスを入力信号とし、入力
部番こ設けられたゲートをタイマカウンタ制御命令によ
って制御することによって自由に計時動作をプログラム
することができる。この内部クロ゛ツクパルスはマイク
ロコンピュータの基本マシンサイクルを分周したものが
用いられる。また、タイマカウンタＴＣＴＲの計数値が
オーバー７０−するとタイマフラグＴＦが自動的に”１
″にセントされる。このタイマフラグＴＰはプログラム
によってその内容をテストすることができ、かつテスト
結果によってプログラムを条件分岐することができる。 尚、このタイマフラグＴＦはプログラムによってテスト
されると、その時点で自動的に”　ｏ　”にクリアされ
る。このフラグＴＦは後述のように表示動作の制御に用
いられる。 第５図は、第４図に示すピント表示装置の全体的な動作
の流れを示すフローチャートである。第５図において電
源スィッチ（不図示）を投入するとステップＳ−２でマ
イクロコンピュータのハードウェアによって次のような
初期化設定が自動的に行われる。 １、フログラムカウンタを°゛０″にする。 ２、外部割込み禁止状態にする。 ３、タイマカウンタＴＣＴＲへの入力を阻止する。 ４タイマフラグＴＦを０″にクリアする。 またソフトウェアによって次の初期化設定が行われる。 １、　ＣＣＤ制御プロ゛ツク６４へのフロックの供給が
開始される。 ２カウンタＢＣＴＲＩこ初期値ＣＯｎをセントする０ 次にステップＳ−３でピント状態表示の発光グイオード
Ｌ、Ｌ２．Ｌ３のいずれをも点灯させない操作が行われ
るとともに後述の表示用サブルーチンを機能させないた
めにタイマフラグＴ　Ｆ　カ”０″にクリアされ、タイ
マカウンタＴＣＴＲへの入力クロックパルスを阻止する
。続いてステップＳ−４で７ラグＦＰＦに第１回目の検
出サイクルであることを示す”　１　”がセットされる
。ステツ’７’Ｓ−５ではＡＦスイッチ６０がオンにな
っているか否かがチェックされ、オフの場合はステップ
Ｓ−４とＳ−５を巡廻してＡＦスイッチ６０がオンされ
るまで待機状態となる。ＡＦスイッチ６０がオンになる
と、ステップＳ−６においてごＣＤの積分を開始する命
令がＣＣＤＣＤ制御プロクック６４力され、ＣＣＤの積
分が終了すると、ＣＣＤ１１！Ｉ　御−ｙロ゛ツク６４
により発生される割込み要求信号に応答してステップＳ
−７において積分データがマイクロコンピュータの所定
のメモリに取込まれる。尚、ステップＳ　−６の詳細な
内容は第８図のフローチャートに基づいて後述するステ
ップＳ−８では予め定められたアルゴリズムによりＣＣ
■）の出力データが演算処理され方向を含むデフォーカ
ス量およびコントラストが求められる。 尚、この演算処理には例えば５０ｍ秒程０の時間を要す
るので、演算処理ルーチンの途中に数ケ所表示用サブル
ーチン第９図を挿入して、後述する警告点滅表示が不自
然にならないようにしている。ステップＳ−９で再ひＡ
Ｆスイッチ６０のオン・オフ状態がチェックされ、オフ
の場合はステ゛ノブＳ−３に戻る。オンの場合はステッ
プ５−１０に（クリステツブＳ−８で求められたコント
ラストが所定値Ｃと比較される。ステップ５−１０の内
容を示すフローチャートを第６図に示す。このフローチ
ャートを参照して、第１回の検出サイクルＦＰＦ＝　１
の場合はＣ＝Ｃ１，（Ｃ２）が用いられ、これを越えて
いるときは、低コントラストフラッグＬＣＦは”′Ｏ″
゛にリセットされ、越えていないときは、ＬＣＦは’　
ｉ　”　ｉこセントされる。 第２回目の検出からは第１回目の検出サイクルの比較結
果に基づいて参照値Ｃは、前述のように０１と０２のい
ずれかが選択されて用いられ、前回の結果を示す低コン
トラストフラッグＬＣＦが“Ｏ″で、コントラストが充
分である出判定されているときはＣ１が用いられ、反対
にパ１″′がセントされてコントラストが不充分である
と判定されているときはＣ２が用いられる。こうしてノ
ス択された参照値に対する比較結果は低コントラストフ
ランクＬＣＦにセントされる。このとき前回の内容は失
なわれる。 次に、ステップ５−１１において最新のデフォーカスｆ
ｆ１Ｘｎと過去のデフォーカス量Ｙｎ−１との加重平均
Ｙｎを求める計算が行われる。続くステップ５−１２で
はステップ５−１１で計算されたデフォーカスｉＹｎが
所定の合焦ゾーンに入っているか否かが判定される。こ
のステップの内容を示すフローチャートを第７図に示す
。第７図のステップ１１−１で当該７０−が第１回の検
出サイクルであるか否かがフラッグＦ　Ｐ　Ｆを調べて
チェックされる。第１回の検出サイクルのときはステッ
プＩＪ−３１こ移って合焦判定値Ｚとして狭い方の値Ｚ
１が用意される。第２回の検出サイクルあるいはそれ以
後は、フローはステップ１１−２へ移り合焦フラッグＩ
　Ｆ　Ｆ　ｎから曲回の合焦判定結果がチェックされる
。前回の合焦結果はステップ１１−７あるいは１１−８
において合焦の場合は“′１′″がまた非合焦の場合は
＋＋　０１１に合焦７う′ノブＩ　Ｊ’　Ｊ’　ｎにク
リアされている。さて、合焦フラッグＩＦＦｎのチェッ
クの結果非合焦の場合はステップ１１−３へ、また合焦
の場合はステップ１１−４へ移る。ステップ１１−４へ
移って、場合は合焦判定値Ｚとして広い方の値Ｚ２が用
意される。ステップ１１−５では、合焦７ランブＩＦＩ
？１１の内容がもう一つの合焦フラッグｌＦＦｎ−１に
セントされる。このステップは当面の合焦判定動作をこ
は関係せずセントされた情報は後のステップ５−１６で
用いられる。次に、ステップ１１−６で用意された合焦
判定値Ｚ内【こデフォーカス量Ｙ　ｎが入っているか否
かが判定される。合焦の場合はステップ１１−７に移り
、合焦フランク月ＦＦｎに“１″がセットされ、非合焦
の場合はステップ１１−８に移って合焦フラッグＩ　Ｆ
　Ｆ　ｎが”　ｏ　″がクリアされる。以上のようにし
て前回の合焦判定結果に基づいて、今回の合焦判定のた
めの判定値Ｚが選出されヒステリシス特性が与えられる
。 次にステ゛ノブ５−１３ではステップ５−１０で（氏コ
ントラストフラッグＬＣＦＩこセントされた内容がチェ
ックされ、低コントラストでない場合は次のステップ５
−１４に進む。ステップ５−１４では合焦フラッグＩＦ
Ｆｎの内容がチェックされ合焦フラッグの場合は次のス
テップ５−１５に進む。ステップ５−１５では当該フロ
ーがＩｇ　１回の検出サイクルであるか否かがフラッグ
Ｆ　Ｐ　Ｆ’をチニックして調べられる。第１回の検出
サイクルの場合は、ステップ５−１８に移って合焦表示
の発光々゛イオード点灯される。第１回の検出サイクル
でない場合は、ステップ５−１６に移って、合焦フラッ
グＩ　Ｆ　Ｆ　ｎ　−１をチェックして前回の合焦判定
結果が調べられる。それが非合焦のときはステップＳ−
］８に移る。つまり前回の結果が非合焦で今回の結果が
合焦の場合、ステップ５−１８で合焦表示がなされる。 ＠回に引きつづいて今回も合焦の場合は、ステップ５−
１７に移って高輝度の場合は検出サイクルの期間の延長
がなされる。さて、ステップ５−ｉｓに続いてステップ
５−１９では合焦表示の発光り゛イオードＬ１の点灯と
ともに短時間（例えは０．２秒程）ブザーが鳴らされ、
合焦ゾーンに入ったことが聴覚的に示される。続くステ
ップ５−２０ではＡ　Ｆスフィンチロが投入されている
か否かがチェックされる。投入されている場合はステッ
プ５−２２に移り、投入されていない場合はステップ５
−２１に移る。ステップ５−２１では点灯されている発
光夕“イオードを消灯する。ステップ５−２２ではフラ
ッグＦＰＦをＯ′”にクリアする。このステ′ノブに続
いてフローはステップＳ　−６に移る。 次に、ＣＣＤの積分ステップＳ−６の内容を示す第８図
のフローチャートについて説明する。ステップ６−１で
積分開始を命令する信号が出力され、次いでステップ６
−２で低輝度フラッグＩ−Ｉ−Ｆが′０″にクリアされ
る。ステップ６−３では、マイクロコンピュータを割込
み受付は可能状ｆ〃に置いて次のステップ６−４に移る
。ステ゛ノブ６−４では所定の最長積分時間４００ｍ秒
に対応するパルス計数値がカウンタＴｎ、Ｔｅにセット
される。このカウンタは前述のように」二位Ｔ　ｎ、下
位Ｔｅの２バイトで構成され、当初カウンタＴ　ｎに最
長積分時間に対応する計数値Ｔ　ｎ　ｍ　ａ　ｘがセン
トされ、カウンタＴ　ｅには　ＦＦ　　（＝２５６）が
セントされる。ステップ６−５ではＡ　Ｆスイッチ６０
が投入されているか否かがチェックされる。 投入されている場合は、以後、カウンタの内容が減算さ
れて行くが、カウント終了まで【こ、つまりカウンタの
内容が０になる前にＣＣＤの積分が終了してこれを示す
割込みパルスがＣＣＤ制御ブロック６４より発生すると
、カウンタの減算動作は停止され、割込み処理ルーチン
へ移る。割込みが発生しない場合は４００ｍ秒の計時終
了特番こＣＣＤの積分が強制的に終了され、低輝度フラ
ッグしＬＦが１″にセットされて次のステップ番こ移る
。 ステップ６−６から６−１０まではカウンタの減算カウ
ントのフローである。ステ゛ノブ６−６では下位のカウ
ンタＴｅの内容から１カウントだけ引かれ、ステップ６
−７でカウンタＴｅの内容がＯになったか否かが調べら
れる。Ｏでない場合はステップ６−５に戻る。このよう
にして、カウンタＴｅが０になるまでステップ６−５と
６−７の間を巡廻する。カウンタＴｅがＯになると後述
のステップ６−８に移り、次いでステップ６−９で上位
のカウンタＴ　ｎから１だけ減じられる。ステップ６−
１０ではカウンタＴｎが０になったか否かが調べられ、
０でない場合はステップ６−５に戻る。かくして、割込
みが発生しないかきりカウンタＴｅ、ＴｎがＯになるま
でステップ６−５と６−１０の間を７０−は巡廻する。 この巡廻に要する時間が約４００ｍ秒である。ステップ
６−］１ではＣＣＤの積分が強制的に終了され、次いで
ステップ６−１２で低輝度フラッグＬＬＣが”１″′に
セットされる。これは被写体輝度が低いことを意味する
。いずれにせよ積分が終了されると割込みが発生し、マ
イクロコンピュータ６６は積分データの取込みを行うた
めの割込み処理のステップＳ−７に入る。ただし、ステ
ップ６−５でＡ　Ｆスイッチ６０がオフ状態であること
が検出されるとマイクロコンピュータ６６は割込み禁止
状態となり、ＣＣＤの積分を停止させスランプＳ　−：
３に戻る。 ステップ６−８は表示動作のためのサブルーチンでその
７０−チャートを第９図に示す。この図において、ステ
ップＤ−１でタイマーフラッグＴＦｌこ１″がセントさ
れているか否かが調べられ”　ｏ　”の場合はリターン
する。つまり、タイマー７ラツグＴＦが“１″にセット
されている場′合のみ表示動作のサブルーチンは州立て
られる。タイマーフラッグＴＥはチェックされると自動
的に“０″にクリアされる。ステップＤ−２では低コン
トラスト７ラングＬＣＦが調べられ、低輝度でない場合
はピント状態の表示　ルーチンであるステップＤ−３に
移る。ステップＤ−３では最新の合焦判定結果がセント
されている合焦フラッグＩＮＦｎが調べられ合焦の場合
は発光夕゛イオードＬ１を点灯するステップＤ−４に移
る。非合焦の場合は、ステップＤ−５でピントの外れた
方向を示すサインフラッグ５ＦＹｎが調べられ、前ピン
、後ピンに応じて発光ダイオードＬ２あるいはＬ３が点
灯される。 低コントラストの場合、７０−は警告表示のルーチンで
あるステップＤ−８へ移り、点滅フラッグＢＦがチェッ
クされる。このフラッグが“′ｌ″′の場合、ステップ
Ｄ−１３でカウンタＢＣＴＲから１だけ減じられ、次い
でステップＤ−１４でカウンタＢＣＴＲが０になったか
否かがチェックされる。カウンタＢＣＴＲはイニシャラ
イズのスランプＳ−２で定数Ｎｏｎがセットされている
から、低コントラスト状態が続くかきり、フローは連続
してＮｏｎ回だけステップＤ−１３を通過する。 この間ステップ−Ｄ−１５で発光ダイオードＬ２とＬ３
が同時に点灯される。ステップＤ−１３でカウンタＢＣ
ＴＲが０になったことが検知されると、フローはステッ
プＤ−１６，Ｄ−１７へと進み、フラッグＢＦをクリア
し、カウンタＢＣＴＲに定数Ｎｏｆｆをセントする。こ
こで定数Ｎｏｆｆは発光ダイオードＬ２．Ｌ３を消して
おく期間を規定するもので、例えば定数Ｎｏｎの３倍の
値番こ定められる。つまり、発光ダイオードＬ２とＬ　
３は警告時に点灯と消灯の期間の比がｌ：３とされる。 ただし、この比に限る必要はない。さて、フラッグＢＦ
がクリアされて“０″の状態では、フローはステップＤ
−９の方に導かれること番こなる。低コントラスト状態
が続くかぎりフローはステップＤ−９を定数Ｎｏｆｆ回
だけ連続して通過する。 この間、発光ダイオードＬ２．Ｌ３は消灯状態となる。 ステップＤ−１０でカウンタＢ　ＣＴ　Ｒ’が０になっ
たことが検知されるとステ゛ノブＤ−１１で点滅フラッ
グＢＦが“ビにセットされ、Ｄ−１２でカウンタＢＣＴ
Ｒに定数Ｎｏｎがセ゛ン卜される。したがって、次回の
ステップＤ−８ではフローはステップＤ−１３の方に導
かれる。このようにして警告表示として発光夕゛イオー
ドＬ２とＬ３の点滅点灯制御がなされる。尚、点滅フラ
゛ングＢＦは、イニシャライズ５−２のステップでセ゛
ントするようにしてもよいが、当初セット状態あるＧ１
はクリア状態のいずれであっても支障はなし）。 以上の表示用のサブルーチンの説明と第５回の全体のフ
ローチャートから表示用サブル−チンノ動作を説明する
と、ステップ５−３（こお１７）でタイマカウンタＴＣ
ＴＲは停止状態にまたタイマフラッグＴＦが“Ｏ゛′に
初期化されており表示用ＬＥＤもＯＦＦされているため
、第１回目の検出サイクルにおいては表示用サブルーチ
’７　ｉｎ　７０−　カシャンプしても第９図のステッ
プＤ−１においてＴＦ　−”　Ｏ”であるから、必ず即
刻リターンすることにより表示動作は行われず発光夕゛
イオードは′オフのままである。第１回目の検出サイク
ルか終了した時点で第５図のステップ５−２２にお０て
タイマカウンタＴＣＴＲへのクロック入力が許可される
から、第２回目以後の検出サイクルにおいては所定の時
間毎にタイマカウンタＴＣＴＲはオーバーフローパルス
を発生し、タイマフラグＴＦが′°１”にセットされる
から、表示用ザブル−チンヘジャンプした時点でＴＦ＝
”１”となっている場合に前述のような焦点調節状態の
表示あるし）は警告表示を行ってリターンする。尚、’
Ｉ’　Ｆ−“１′″で表示動作を行ったときはタイマフ
ラグＴＦは“０′″番こクリアされるので、次のオーツ
く−フローノぐルスの発生により“′１″にセットされ
るまで、フローが表示すブルーチンにジャンプしても表
示動作は行われない。 第１０図は、第５図における加重平均計算のステップ５
−１１の内容を示すフローチャートである。第１０図の
ステップＦ−０において、ステ゛ンプＦ−１以降の処理
に備えてその時点でメモ’ＪＹｎが保持している値を前
回の平均値としてメ°モリＹ　ｎ　−１へ移す。ステッ
プＦ−１で７ラグＦＰＦが調べられ第１回の検出サイク
ルを示す１″′がセットされている場合、フローはステ
ップＦ−２へ移り、７う゛ノグＩＦＦｎが調べられる。 この時点ではプログＩＦＦｎはまだ前回の合焦判定結果
を保持している。前回の判定結果が非合焦の場合フロー
はステップＦ−１５へ飛び、合焦の場合はステップＦ−
３へ移る。このステップＦ−３では前回の合焦判定に供
されたデフォーカス量ｙｎ−１の符号、つまり前ピン側
のものであるが後ピン側のものであるかがフラグＳＦＹ
において調べられる。この時点においてフラグＳＦＹの
内容もまた７ラグＩ　Ｆ　Ｆ　ｎと同様に、まだ前回の
判定結果が保持されている。尚、デフォーカス信号は合
焦ソーンに入っていても前ピンあるいは後ピンを示す極
性を持っていることに変りはない。ステップＦ−３で５
ＦＹ＝”１″即ち前ピン側の場合、フローはステップＦ
−４へ移り、今回の検出サイクルによるデフォーカス信
号ｘ、ｎの符号がフラグＳＦＸによって調べられ、５Ｆ
Ｘ−“１″即ち面ピンの場合、７０−はステップＦ−５
へ移り、ＳＦｘ　＝　”　ｏ　”即ち後ピンの場合はス
テップＦ−８へ移る。また一方、ステップＦ−３におい
て５ＦＹ−“′０”即ち後ピン側の場合にはフローはス
テツ７’Ｆ−７へ移り、ステップＦ−４の場合と同様に
今回の検出サイクルによるデフォーカス量ｘｎの符号が
フラグＳＦＸによって調べられ、５ＦＸ＝“１′′即ち
前ピンの場合、フローはステップＦ　−８へ移りＳ　Ｆ
　Ｘ　−”　０　”即ち後ピンの場合は、ステップＦ−
５へ移る。つまりＦ−３，Ｆ−４，Ｆ−７の各ステップ
での処理は曲回のデフォーカス方向ＳＦＹと今回のデフ
ォーカス方向ＳＦＸを参照して、デフォーカス方向が変
化したか否かをチェックしており、デフォーカス方向が
変化しなかった場合、ステップＦ−５へ移り、変化した
場合はステップＦ−８へ移るのである。デフォーカス方
向が変化しなかった場合、ステップＦ−５において前回
までの平均値ｙｎ−１と今回の値ｘｎの絶対値Ｙ　ｎ　
−１とＸｎのみに注目して足し合わされ、その合計値が
ステップＦ−６において２′で割られ新しい平均値Ｙｎ
が求められる。この場合デフォーカス方向の変化は無い
からフラグＳＦＹの書き換えは不要である。前回と今回
のデフォーカス方向が異なる場合、ステップＦ−８以降
ステップＦ−６に亘って符号を考慮した平均処理が行わ
れる。まずステップＦ−８においてｘｎがＯに等しいか
否かが調べられ、等しい場合にはステップＦ−１３へ移
り、前回の平均値Ｙｎ−１を前回と今回の合計値Ｙｎと
し、続いてステップＦ−１４でキャリフラグＣｙを０”
にクリヤし、次いでステップＦ　−６において２で割ら
れ今回の平均値Ｙｎを求められる。この場合も、前回と
今回の平均値ｙ　ｎ　−１とｙｎのデフォーカス方向の
平化は無いからフラグＳＦＹの書き換えは不要である。 ステップＦ−８においてｘ　ｎ　％　０場合、ステップ
Ｆ−９で前回のデフォーカスの平均値の絶対値Ｙｎ−１
（＝ｌ　ｙｎ−１１）から今回のデフォーカス量の絶対
値）（１（＝ｌｘｎｌ）だけ減じ、その結果をＹ　ｎと
して次のステップＦ−１０においてキャリフラグＣｙの
如何によってＹ　ｎ　−１とＸｎの大小関係を判別して
いる。これは、前回と今回とでピント方向が変わったの
で、前回と今回とのデフォーカスの太きのみを足し合わ
せたのでは平均値を求めることはできないためである。 尚、減算は実際には引く数の補数をとって加算演算によ
り行われる。加算の結果、桁上げによりキャリー７ラツ
タ゛Ｃｙがセントされた場合は加算の結果はそのまま減
算結果として用いられる。この場合１７０−はステップ
Ｆ−１４を介してステップＦ−６に移る。キャリーフラ
ッグＣｙがクリアされた場合は、加算の結果の補数が、
減算結果に相当する。ただし、このときのみ符号が反転
するので、ステップＦ−１２において符号フラッグＳＦ
Ｙの曲回の内容が反転される。次いでステップＦ−６に
移り平均値が求められる。以上のようにして前回の判定
結果が合焦である場合、今回の検出サイクルによるデフ
ォーカス量ｘｎはｉ／２の重みが与えられ過去のデフォ
ーカス量との平均値が求められる。この結果（２）式で
示した加重平均Ｙｎ即ちＹｎとＳＦＹが得られ、ステッ
プＳ’−１２の合焦判定に供ぜられる。また一方、第１
回目の検出サイクルあるいは前回の判定結果が非合焦で
あった場合、ステ′ノブＦ’１５．Ｆ−１６において今
回の測定値Ｘ　ｎ即ち絶対値Ｘｎ及びデフォーカス方向
ＳＦＸがそれぞれ今回の処理Ｙｎとしてメモ’Ｊ　Ｙ　
ｎ及Ｏ・フラグＳＦＸへ移しかえられ、ステップ５−１
２の合焦判定に供せられる。 以上の説明を要約すると、第１回目の検出サイクルある
いは前回の判定結果が非合焦であった場合、加重平均を
行わず今回の測定値をそのまま採用して合焦判定に供し
、前回の判定結果が合焦であった場合には前回の平均処
理値Ｙ　ｎ　−１と今回の測定値Ｘ　ｎとの間で符号を
考慮した平均処理を行うのである。このような処理によ
り非合焦状態においては平−均処理は行われないので、
過去の測定値に引きずられることなく時々刻々の最新測
定データを表示にかけることができるので、非合焦から
合焦への表示の移行の時間遅れを最小にすることができ
、かつ合焦状態においては、毎回の測定値のバラツキに
よる表示の不安定性を改善することができる。またこの
平均処理を繰り返ぜは最新の平均値Ｙｎに対する過去の
測定値Ｙｎ−ｉ（ｉは整数）の比重は２１に比例して況
４少腰いわゆる加重平均処理が行われていることになる
。尚、この加重平均処理は、被写体が移動したり手ブレ
等によりカメラと被写体との位置的条件が変動するよう
な場合に有効となる。 第１１図は、第５図のステップ５−１７による高輝度時
における表示のチラッキを抑制するルーチンを示す７０
−チャートである。 前述したように被写体が高輝度の場合、ＣＣＩ）の積分
時間は数＋ｍ秒以下の短い時間となり、単位時間当りの
検出サイクルの回数は多くなる。したがって、単位時間
当りの表示動作回数も増加し、表示のチラッキが目ざわ
りとなりやすくなる。そこで、ＣＣＤの積分時間τｎが
予め定めた時間τｏ（＝５０ｍ秒）よりも短くなる場合
には”′待ち時間Δτ″をつくり、検出サイクルの時間
を待ち時間分だけ延長することにより単位時間当りの検
出サイクル数が大きくなるこ七ｌこＩ！ｌ１ｆｆを加え
、表示のチラッキを抑制するのである。第１１図におい
てステップ１１−１で低輝度フラグＬＬＦがチェックさ
れ、被写体か低輝度であって１゛′がセラ）・されてい
る場合、フローはステップ５−２２ヘジヤンプする。ｕ
　Ｏ＋＋にクリアされている場合はステップＩＩ　−２
へ移り、チラッキ抑制の処理が進められる。尚、ＣＣＤ
の積分時間の情報は第８図の積分ルーチンで求められて
いる。 第８図においてＣＣＩ）の積分中、カウンタＴｎ。 は減算カウントされ、途中でＣＣＤの積分が終了すると
、ＣＣＤ制御ブロンクロ４からの割込み要求信号に応答
して７０−は割込みルーチンヘンヤンプし、カウンタＴ
ｎの減算カウント動作は中止される。Ｌ、たがって、カ
ウンタＴ　＋〕ｌこは、初期値−Ｆｎ　　ｍ　ａｘから
積分中の計数値たけ減じた値Ｔｎが残きる。ここで、第
１２図のグラフを参照して、待ち時間がぢようとＯにな
る積分時間τ０を考え、この積分時間τ（Ｊに＋１４当
するカウンタＴ　１１の残余をＴＯとする。 τ０の値についてはカメラの操作性を考慮して表示のチ
ラッキが抑制度合いと表示応答性との両者を勘案して検
出サイクルの最短値を決め、その値から演算時間を差し
引いた値として求められる。 ステップＨ−１−２においてはカウンタＴ　ｎに記憶さ
れている計数値残余Ｔｎより上記τＯに相当する値Ｔｏ
を差し引き、その結果ΔＴを改めてカウンタＴｎに格納
する。ステップＨ−３で引算結果が０か否かをチェック
し、０の場合はステップＳ　−２２へ、０でない場合は
次のステップＨ−４において、ステップＨ−２での引算
（補数の加算）の結果発生したキャリフラグＣｙがチェ
ックされる。 ステップＨ−２での演算結果が負、ΔＴ＜Ｏつまりｃｙ
＝ｏの場合これは待ち時間を要しないことを意味しフロ
ーはステ゛ノブ５−２２ヘジャンプする。ｃｙ−ｔの場
合、即ちステップＩ］−２での引算結果が正ΔＴ＞Ｏの
場合は検出時間サイクルが短かすぎること【こなり、ス
テップＨ−５からＨ−１０を経てＨ−５に戻るループを
一周期とじでステ゛ノブＨ−２で新しくカウンタＴｎに
格納された計数値ΔＴ相当時間、つまりΔＴ周期だけＡ
＝　Ｆスインチ６０の状態をチェックしながら、かつ表
示制御を行いながら時間経過待ちをする。 ステ゛ノブ■１−５において、ＡＦスイッチ６０の状態
をチェックし、オフとなっている場合はステップＳ−３
へ移る。オンの場合はステップＨ−６へ移りカウンタＴ
ｅから１だけ減する。次いでステップ）（−７へ移りカ
ウンタＴｅの内容が０になったか否かを調べる。０にな
っていない場合、ステップＨ−５に戻り、Ｔｅ＝０にな
るまで７０−はステップＨ−５とＨ−７の間を巡廻する
。Ｔｅ＝０＋こなるとステップ１１−８へ移る。ステッ
プＨ−８は第９図に示した表示用のサブルーチンである
。ステップ１１−８に次いでステップＨ，−９に移ると
カウンタＴ　ｎの内容Ｔｎからまたけ減じられ、ステッ
プＨ−１０でＴｎ＝０か否かが調べられる。 Ｔｎ　Ｓ　Ｏでない場合、７０−はステップＨ−５に戻
る。こうしてＴｎ＝０となるまでフローはステップＩ］
−５とＨ−１０の間を、上述のステップＨ−５とＨ−１
０との間の巡廻を含めて巡廻する。 ステップＨ’　−１０においてＴｎ＝０となるとフロー
はステップ５−２２へ移る。以］−のようにして第１１
図のルーチンでは待ち時間に対応する計数値ΔＴが求め
られこの計数値が０になるまで減算するしこ要する時間
が待ち時間に当てられる。 以上詳細に説明したように本発明によれは、合焦状態の
表示番こおいて、表示がめまぐるしく変転することが軽
減され、かつ焦点合せの精度か保証され、操作性の良い
焦点検出装置を備えたカメラを提供することができる。[
This phenomenon is thought to be caused by the noise generated by the moss focus detection device itself and its performance limitations. If there are variations in the defocus signal in this way, if it is determined whether the defocus signal falls within a predetermined focusing zone and the result is displayed, the following undesirable phenomena may occur. occurs. If, as a result of adjusting the photographic lens, the in-focus point is located in the center of the in-focus zone, even if the defocus signal output each time is unbalanced, it is due to the variation within the in-focus zone [1]. Since the focus is determined from start to finish, the focus judgment result is always in focus, so there is no problem. However, when focusing manually, the focal point of the photographing lens is not always located in the center of the focal zone, and in some cases, it may be within the focal zone, but It is arranged so that it is not located in the center but close to the border with the out-of-focus zone. In such a case, a defocus signal of one detection cycle is in focus, but a defocus signal of another detection cycle is not in the focus zone and is determined to be out of focus. In this way, the in-focus and out-of-focus indications appear alternately, which the photographer perceives as an unstable display, which confuses the photographer. As a result, focusing operations become extremely difficult and time consuming. SUMMARY OF THE INVENTION An object of the present invention is to solve a series of problems in a camera focus detection device, to improve display stability, and to provide a camera that is easy to focus. The present invention provides the following focus detection device. That is, a means for detecting the amount by which the photographic lens is out of focus (defocus amount), a determination circuit for comparing the value of the defocus amount outputted by the means with a set level, and a determination circuit for comparing the defocus amount value outputted by the means with a set level, When the amount of defocus is lower than the set level, an in-focus display is performed using a focus signal output from the determination circuit, and when the amount of defocus is higher than a set level, a display indicating the moving direction of the photographic lens is performed using a signal output from the determination circuit. having means, providing two types of setting levels, large and small, to be set in the judgment circuit, and applying the smaller setting level to the judgment circuit in the process of the photographing lens approaching the in-focus position from an out-of-focus state, A focus detection device for a camera is provided, characterized in that it includes a selection circuit that applies a larger setting level to a determination circuit when a focus signal is output. In other words, the focus detection device of the present invention has two types of focusing zone, one wide and one narrow, and when the photographing lens approaches focus from out of focus by the focus I/alignment operation, the focusing zone is narrow. Use the sensor to determine focus, and if it is determined that the moon is in focus, widen the focus zone to avoid variations in the amount of defocus output from the focus detection device due to noise, movement of the hand, or movement of the subject. In other words, hysteresis is added to the judgment operation so that it does not immediately judge that the lens is out of focus.In this way, in the process of moving the 1-shade lens from out of focus to near focus, the in-focus point Focusing is performed quickly and with high precision, but if the display remains as it is, the display will be unstable and the user will be confused, so the focus range is subsequently widened to stabilize the display. Next, the present invention will be explained in detail by way of examples. FIG. 1 shows an embodiment of the present invention. First, an outline of this embodiment will be explained. Block 2 surrounded by a dotted line in this figure is a focus detection element that outputs the amount of defocus of the photographic lens as a digital signal at time intervals, and also contains data on the direction of defocus (front focus or rear focus). It also outputs a contrast digital signal. Defocus signal is signal line 20
One item is output. A dotted line block 22 is a display stabilization circuit that is the center of the present invention. 34 is a display means and three LEs
DLI, L2. When the photographic lens position is at the focal point of the focusing zone, Ll in the center lights up and a round-shaped display is displayed. When the photographic lens is outside the focusing zone, either L2 or I2:3 lights up depending on whether it is front or rear focus, indicating a triangular display, depending on the orientation of its side vertices. Indicates the direction in which to turn the distance ring on the photographic lens. These displays are configured to appear within the finder. The arithmetic circuit 2G in the display stabilization circuit 22 is a circuit that averages data of multiple defocus amounts.
2 is unnecessary, and in this case it is better to consider that the input signal line 24 is directly connected to the determination circuit 28). Defocus amount data output from the focus detection element 2 is inputted to the input signal line 24 via the signal line 20, and this data is compared with a setting level for determining a focus zone in a determination circuit 28. This set level data is stored in the constant storage circuit 42 in advance, and two types of values, Zl and 72, are prepared, and either Zl or Z2 is selected by the selection circuit 44 and sent to the determination circuit 28. Applied as a set level. Initially, the selection circuit 44 selects Zl (Zl<Z2). That is, a narrow focus zone is set. When the photographic lens is moved to enter this in-focus zone, a focus signal is output from the determination circuit 28, and the display circuit 32 is controlled to turn on Ll to display the focus as described above. This signal is simultaneous (
This is stored in the storage circuit 361. When the memory circuit 3G stores the focus signal, it sends the signal to the selection circuit 44, and upon receiving this signal, the selection circuit 44 selects Z2 and applies it to the determination circuit 28, so that a wide focus zone is now set. Become the set child. Therefore, once the photographic lens enters the in-focus zone, it will not easily deviate from the in-focus zone even if there is camera shake or the like, and the display will be stabilized. When the photographic lens is moved in this state, an out-of-focus signal is output from the determination circuit 28 when it escapes from a wide in-focus zone, and L 2 or L 3 lights up in the defocus direction [according to this, the simultaneous number The storage circuit 36 stores this out-of-focus signal, and the selection circuit 44 is switched to select Zl. The graph in FIG. 2 is a diagram illustrating the effects of the above embodiment. The number on the horizontal axis is the output order number of the defocus amount signal output from the focus detection element 2, and yn on the vertical axis represents the defocus amount output from the focus detection element 2, which changes as shown by the broken line. are doing. In this graph, numbers 1 to 4 represent the process of moving the photographic lens toward the in-focus position. Zl is a setting level that provides a wide focusing zone, and Z2 is a setting level that provides a wide focusing zone. Second
In Figure B, the ○ mark indicates an in-focus display, and the X mark indicates an out-of-focus display, and these correspond to the numbers on the horizontal axis of the graph above. Initially, the in-focus zone ranges from the narrowest to the third, and the fourth out-of-focus zone enters the in-focus zone, and the in-focus zone is then switched to the wide one. The amount of defocus naturally fluctuates from the 5th to the 8th position, and the 8th position escapes the wide focusing zone, and the 4th to 7th position
The focus display is displayed until the end. At the 8th point, the focus zone is switched to narrow again. Figure 2 A shows the focusing zone as Z.
This figure shows the flashing of the focus display in the same manner as in Figure 2B when the focus display is fixed at the same angle. It has been shown that stabilizing effects can be obtained. Above is the first
Having finished the general description of the embodiment shown in the figure, the same embodiment will be described in more detail below. In this way, when adjusting the photographic lens from an out-of-focus state to a focused state, the adjustment is first aimed at a narrow in-focus zone, so that focus adjustment accuracy is ensured. Then, when entering the focus zone, the width of the focus zone is widened, so that fluctuations in focus display due to variations in defocus signals for each detection cycle can be avoided. In this way, focus adjustment accuracy is guaranteed, and the focus display is stabilized, allowing smooth focus adjustment according to the display state. Embodiment The embodiment according to the present invention shown in FIG. 1 is used in a single-lens seven-lens camera, and the light receiving part of the focus detection element 2 is located at the bottom of the mirror box, and the light is passed through the photographing lens through a well-known optical system. The subject light flux is guided to the light receiving section. As the focus detection element 2, for example, a known device known as TC top manufactured by Honeywell is used. This focus detection device has a line sensor 4 in the light receiving section, and this line sensor is composed of a charge accumulation type photodetection element CCD, transfers and outputs the charge accumulated in the integral time, and uses this output as the basis. A predetermined algorithm calculation process is performed on the defocus amount and its direction to be detected. This detection operation is performed repeatedly, and the defocus signal is output intermittently. Further, the focus detection element 2 is provided with an AGC circuit which momentarily outputs a signal proportional to the total amount of integrated charge and automatically stops the integral operation when this signal reaches a predetermined level. In other words, the product of the illuminance I on the light-receiving surface and the integration time τ is kept constant, and the average level of the output is always kept almost constant regardless of the subject brightness so that it is convenient for the subsequent signal processing system. . The line sensor 4 receives control of charge accumulation, transfer, etc. by signals from the control circuit 6. AGC
The circuit is included in the control circuit 6. When the transfer operation is started, the line sensor 4 sequentially outputs a voltage signal corresponding to the charge accumulated by each photodiode. The sample hold circuit 8 temporarily holds the voltage signal from the line sensor 4. The AD conversion circuit 10 converts the analog voltage held by the sample hold circuit 8 into a digital value. The converted digital values are sequentially stored in the storage circuit 12 at addresses designated as children. The information stored in the memory circuit 12 is given to the arithmetic circuit 14, where it undergoes a predetermined algorithm arithmetic processing to calculate the amount of defocus and its direction, and is output to the output line 20 as a digital defocus signal. Further, the arithmetic circuit 16 calculates a signal indicating the contrast intensity of the subject image in the portion received by the line sensor 4 from the information in the memory circuit 12. Further, the timer circuit 18 measures and outputs the charge accumulation time τn in the line sensor 4 for each detection cycle. Next, the configuration of the display stabilization circuit 22 will be explained. The arithmetic circuit 26 in which the output line 20 of the focus detection element 2 is connected to the input line 24 has the following equation, where Xn is the defocus signal from the nth detection cycle, and yn is the arithmetic output of the arithmetic circuit 26 for this signal Xn. Performs the operation indicated by the formula. yn=αxn+(1−α)yn−1−−−・Itl(
In equation 1), α-k is either 1 or l/2, as will be described later. yn-1 is the calculation result of the calculation circuit 26 for the defocus signal x n -1 in the (n-1)th detection cycle. Note that for the first detection cycle defocus (for 1x1), α is initialized to α-1 and y1=xl, and xi is output as yt and stored in the next stage judgment circuit 28. The calculation circuit 26 is given to the circuit 3o.
As will be described later, when α-1/2 is obtained, the average of the focus signal xn of the latest detection cycle and the signal y n -1 obtained from the previous defocus signals is calculated. Here, il1 in the case of α-1/2
Expanding the equation yields equation (2). ...... (2) As is clear from equation (2), the calculation circuit 26 gives the most weight to the latest data, and assigns multiple pieces of data with less weight according to the past data. This is to find the weighted average value of the data. This is because, as mentioned above, there are variations in the defocus signal of each detection cycle for the same distance.
This is to reduce errors by taking the average value of a plurality of defocus signals. At this time, the reason why the most weight is given to the latest data and the influence of past data is lightened is as follows. If the photographing lens is stationary with respect to the film surface and the subject is also at a constant distance from the camera, there is no need to weight each of the multiple defocus signals when calculating the average value. However, in reality, the photographing lens is manually moved toward the in-focus position, and the distance between the subject and camera can change, so it is difficult to match the latest defocus signal with the past defocus signal. If equal weight is given, error factors other than the above-mentioned variations will have a large influence. For this reason, past data should be given less weight. The determination circuit 28 compares the defocus signal yn from the arithmetic circuit 26 with a predetermined focus threshold Z, determines in-focus or out-of-focus, and converts the result dn into a 2-focus signal as shown in Table 1. Output as . In response to this output, display light emitting diodes Ll, L2. L: Either one of 3 is lit. In Table 1, C is a 1-bit signal outputted from a determination circuit 50, which will be described later, and indicates whether or not the contrast of the subject has reached a predetermined level. If the contrast has not reached a predetermined level, it is assumed that focus detection is impossible, and the determination circuit 28 outputs a signal dn as the output dn. The memory circuit 36 drives the output yn+1 of the arithmetic circuit 26 for the output x n +1 of the (n+1)th detection cycle.
The signal d n is temporarily stored until the signal d n is applied to the determination circuit 28 , and the stored value is applied to the selection circuits 40 , 44 , 48 and the arithmetic circuit 54 . The selection circuit 40 operates according to the output dn-1 of the determination circuit 28 for the (n-1)th defocus signal xn-1 in order to execute the calculation of the first equation using the n-th defocus signal xn. Constant storage circuit 3
Two constants α1 = 1. α2 = 1.
/2 is selected and input to the arithmetic circuit 26. When the signal dn-1 is "o o '" indicating focus,
A constant α2-1/2 is selected, and a weighted average process is performed on the past defocus signals from the latest defocus signal xn shown in the second equation. In cases other than focusing, the constant αl=1 is selected, and the arithmetic circuit 26 outputs the input xn as it is as the output yn. ′In other words, in the out-of-focus area, the photographing lens is moved toward the in-focus area and changes its position moment by moment; In reality, the lens has the following problems: - Even if the in-focus area has been reached, the average processing calculation result will be influenced by past out-of-focus data, resulting in a deterioration of the focusing response. Therefore, no averaging is performed. Next, the constant storage circuit 42 and the selection circuit 44 determine
A first hysteresis circuit 45 for providing hysteresis characteristics to the constant circuit 28 is constructed, and the memory circuit 3 is configured as follows.
In response to the signal dn-1 from G, either of the two constants Z''1 and Z2 stored in the constant storage circuit 42 is input to the determination circuit 28 as a focus determination reference value.The two constants Z
1 and Z2 have the relationship Zl<Z2, and when the photographing lens is initially in the out-of-focus area and is moved toward the in-focus area, the smaller constant 21 is used as the focus judgment reference value. , when it is determined that the photographing lens has entered the focus range corresponding to the constant Z1, the larger constant Z2 is prepared as the focus determination reference value for the defocus signal of the next detection cycle. In other words, initially set the focus area narrowly,
The narrow area is set as the target area and the focus is adjusted 4. Once the target area is reached, the focus area is widened to defocus [the display is dizzying due to signal fluctuations G]
This prevents flickering. Values of constants Zl and Z2 (
It is determined experimentally to an appropriate value. Note that when the constant Z2 is given to the determination circuit 28, the difference ΔZ between the two may be added to the constant Z1, or when the constant 71 is given, ΔZ may be subtracted from the constant Z2. good. Constant storage circuit 46 and selection circuit 48 constitute a second hysteresis circuit 49 for providing hysteresis characteristics to determination circuit 50. The determination circuit 50 determines whether the contrast signal from the focus detection element 2 has reached a predetermined level. Generally, the reliability of a defocus signal tends to decrease as the contrast of the object in the portion corresponding to the focus detection area decreases, and if there is no contrast, defocus detection becomes impossible. Therefore, a contrast judgment level is set in advance, and if the contrast signal does not reach the judgment level, it is assumed that defocus detection is impossible, and the judgment circuit 28 outputs 11'', which indicates that detection is impossible.Contrast judgment Similarly to the defocus determination circuit 28, the circuit 50 also has hysteresis characteristics to stabilize the determination results.The constants C1 and C2 stored in the constant storage circuit 46 are the first and second contrast determination values, respectively. , constant 0
2 is set larger than C1 by a predetermined value ΔC. These constants C1 and C2 are determined experimentally. In the above, each of the selection circuits 40, 44, and 48 selects the constant of each preceding stage circuit in accordance with the output d n -1 of the memory circuit 36. That is, the defocus signal xn and the contrast signal Cn of the latest detection cycle are carved, and the constant selected by the judgment result dn-1 of the judgment circuit 28 for the output of the detection cycle of one song is used, and the calculation is performed. Predetermined operations are performed in the circuit 26 and the determination circuits 28 and 50. Next, a circuit consisting of a constant storage circuit 52, an arithmetic circuit 54, and a counter 56 is configured to prevent the number of detection operations per unit time from exceeding a predetermined number when the photographing lens is in the in-focus position. It constitutes the main part of the detection number limit circuit. The Rhinesen Hi-no-4 accumulates charge over an integration time of 40 μsec to 400 msec or more depending on the intensity of the incident light. On the other hand, a predetermined data processing time of, for example, about 50 milliseconds is required from the time point at which the integration is completed, to performing predetermined data processing, outputting a focus determination result, and performing a display operation. C
If the CD integration time is limited to a maximum of 400 msec, the period of - detection cycles, that is, the sum of the integration time and the data processing time, is approximately 50n] to 450 msec. Therefore, if the duration of the detection cycle is 50 msec, then 1
Detection operations are performed 20 times per second. However, when such a detection operation is performed in the case of focusing, as described above, there are variations in each defocus and signal, so the in-focus display element L1 and the non-focus display element L2 or L3' are different. The lights may turn on in rapid succession, which confuses the photographer. Therefore, in the case of focusing, the period of the detection cycle is limited to the shortest period, for example, about 100n1 seconds, to alleviate display flickering. In order to do this, when the integration time τn becomes shorter than a predetermined fixed time τ01 (for example, 50 msec), the detection cycle is delayed by the difference Δτ(−τO−τn). The next detection cycle is started.Returning to the circuit diagram, the constant storage circuit 52 stores data corresponding to a certain period of time τ0.The arithmetic circuit 54 receives the signal τI] from the timer circuit 18 at the end of the integration, and stores the data. Signal d n − from circuit 3G
1, a signal ΔτI shown in Table 2 is outputted to the counter 56. The second table counter 56 outputs the judgment result dn-1 from the judgment circuit 28 to the display circuit 32 and the storage circuit 32, and after display and storage operations are performed in each, a counting start signal is given from the system control circuit 58. A time measurement of Δτn is carried out by the following, and a time measurement end signal is outputted after the time measurement is completed. Here, Karan “
When Δτ11-0 is given, the system control circuit 58, which is configured to immediately output a timing end signal in response to the counting start signal, starts a new round in response to the timing end signal number. Focus detection element 2 starts the detection cycle.
to worship. Note that if the number of detections is limited when out of focus, the response speed from the out-of-focus display state to the in-focus display state will be degraded, so the number of detections is not limited as in the case of two series. Next, the operation of the circuit shown in FIG. 1 will be explained. Now, when the photographer presses the detection switch 60, the system control circuit 58 immediately initializes the output of the memory circuit 36 to "01" and instructs the focus detection element 2 to start integrating CCI). Once the memory circuit 36 has been initialized, the
Each interval of the display stabilizing circuit 22 is defined as shown in Table 3. Table 3 Now, the integration of CCI) is started, and when a time corresponding to the light-receiving surface illuminance of the CCD has elapsed, the integration operation is stopped.Then, the charge accumulated in each cell of CCI) is transferred, and the voltage signal is is inputted to the sample hold circuit 8, sequentially converted into digital values by the A-D conversion circuit 1O, and stored in the storage circuit 1.
2. Then, after the required calculations have passed, the calculation circuit 1
A defocus signal and a V contrast signal are output from 4.16. On the other hand, the timer circuit 18 is clocked at the start of the CCD integration, counts clock pulses during the integration period, and outputs a count value τn when the integration is stopped. Furthermore, C
CD integration is a predetermined period of time (for example, 200 msec)
If the above is required, the system control circuit 58 should be provided with a function that forcibly commands the integration to stop after a certain period of time without waiting for a stop command from the GC, so that the integration can take a long time when the subject is dark. 1) Now, when the defocus signal X1 and the contrast signal Ctl from the first detection cycle are output, the arithmetic circuit 26 is initialized to α-1. Therefore, the output y
1 and outputs Xl as it is, and supplies it to the determination circuit 28 and the storage circuit 30. On the other hand, the determination circuit 50 compares the initially set contrast comparison reference value C1 and the contrast signal Ctl,
The result is given to the determination circuit 28. If the contrast of the subject is sufficient and C1 is Ctl, the judgment circuit 2
8 is the focus judgment reference value Z1 and the defocus signal yl (=
xl) and outputs the comparison result d1, which is displayed on the display circuit 32.
It is also connected to the memory circuit 36. Now, if the front pin is detected as a result of the determination, display element L2
is lit. The photographer turns the distance ring in accordance with this display and moves the photographic lens toward the in-focus position. By the way, the arithmetic circuit 54 outputs the output Δτn to the counter 5.
6, but in the first detection cycle, Δ
The counter 56, which has been initialized to τn=0, immediately sends back a count end signal in response to the count end signal from the system control circuit 58. Thus, the focus detection element 2
Entering the second detection cycle. Subsequently, system control circuit 58 causes storage circuits 30 and 36 to output the stored contents. That is, the output of the memory circuit 30 is yn-1=yl (=x1), and the output of the memory circuit 3G is dn-1=dl7. Therefore, each selection circuit 40 selected by the signal cl n-1
, 4.4.48 are as shown in Table 4. Table 4 Next, as in the case of the first detection cycle, the focus detector position 2 records the integral time data τ after the completion of the CCD integration.
2 to the arithmetic circuit 54, and defocus ixn
is determined and output to the arithmetic circuit 26. The arithmetic circuit 5a outputs an output Δ as shown in Table 2 in response to the signal dn-1 (=dl).
Output τn (-Δτ2). On the other hand, the arithmetic circuit 26 calculates y2−αx2 based on formula 111.
+(1-α)yl... Perform the calculation shown in (3). Here, if the first time is in focus, α-1/2
is used, and the average of the first and second defocus amounts is taken as the output y2. If the first time is out of focus, α-1 is used, and the second defocus amount x2 is output as the output y2, regardless of the previous time. The determination circuit 28 compares the signal y2 and the output 2 of the selection circuit 44 and outputs the determination result d2 as shown in Table 1. in this case,
If the first result of the previous time was in focus, a slightly wider in-focus zone than the zl used last time is set with z = 22, and if the previous time was out of focus, a narrower in-focus zone is set. continues to be set. When the determination result d2 is obtained,
The result is transmitted to the display circuit 32, where the second detection result is displayed, and on the other hand, transmitted to the memory circuit 36, where it is stored. Next, the counter 56 starts a timing operation of Δτ2, and when a timing end signal is issued, the system control circuit 58 issues a command to start the third detection cycle. For the third and subsequent detection cycles, the same process as the second time described above is repeated. The system control circuit 58 is configured to constantly monitor the state of the switch 60, and when the switch 60 is opened, the power supply circuit is automatically turned off, for example, 15 seconds after the switch 60 is opened, thereby ending the series of focus detection operations. You may. To summarize the above operation, if the previous judgment result is out of focus, the current defocus amount (X, +1) is targeted, regardless of the result of the turn, and it is set narrowly. It is determined whether or not the camera is in the focused zone, and the next detection cycle begins. If the previous judgment result was in focus,
An average process is performed with the previous defocus equivalent amount y n -1, and as a result, it is determined whether or not y11 is within a focus zone set for a wide eye. At this time, a restriction is placed on the shortening of the detection cycle period for relatively bright objects. By the way, in the focus detection element, when the defocus pX n is determined according to a predetermined algorithm, the CCD
Depending on the output value of each cell, a sufficiently reliable answer may not be obtained. For example, when the contrast of the subject is low and there is almost no difference between the outputs of each cell of the CCD, or when the subject is too dark and the amount of charge accumulated in the CCD is too small, the focus detection element is It is out of the range of detection ability, and in such a case, the judgment circuit 50
In response to the output, the determination circuit 28 outputs a signal indicating that detection is not possible, and in response, display elements L2 and L3 blink to display a warning. In this case, the determination circuit 50 is also provided with a hysteresis characteristic to prevent the warning display from rapidly replacing the normal display. Now, the m-th judgment result dm is not undetectable (d
m−)"l l"), that is, when there is sufficient contrast, in the (m+1)th detection cycle, the low judgment level C1 is given to the contrast judgment circuit 50 as the contrast judgment reference value, and the focus It is compared with the contrast signal Ctm-1-1 from the detection device 2. Furthermore, if the judgment result dm of the first TI is undetectable (dm=“11”), that is, if a warning is displayed due to insufficient contrast, the contrast signal CI of the (m+1.)th detection cycle is: m+1. In contrast, a higher judgment level C2 is given to the judgment circuit 50. The hysteresis effect at such an undetectable determination level is shown in FIG. By providing the determination circuit 50 with a hysteresis characteristic in this manner, instability of the display near the warning display determination level can be reduced. FIG. 4 is a configuration diagram showing an embodiment in which the focus state display device of the present invention is configured using a microcomputer (for example, Intel Corporation 980C48). This device has 1
C placed at the bottom of the mirror box of the eye reflex camera 61
A CD block 62, a CCD control block 64 including an A-D conversion circuit that controls the CCD and digitizes the output of the CCD, a microcomputer 66, and an AF switch 60 connected thereto for instructing focus detection. A buzzer 68 for emitting a short sound when focusing, and light emitting diodes LL, L for displaying the focus state.
2. It is composed of L3 and the like. The following flags and counters are secured in the RAM area of the microcomputer 66. The flag FPF is read at the initial number ``1'' when the first detection cycle begins, and is cleared from the second detection cycle.The 7-run LCF is set when the contrast is determined to be below a predetermined level. The flag LLF is set to 1'', and is cleared to 0'' when it is determined that the brightness is above a predetermined level.Flag LLF is set to 1'' when the subject brightness is determined to be below a predetermined level. +1 if each defocus signal indicates the front focus
When set to 111 and indicates the rear pin, the number is "°O'
’ is cleared. The flag 5FYn is set to "1°" when the weighted average defocus signal is the front focus, and is cleared to "O" when the defocus signal is the rear focus. The flag IFFn is set to "l" when it is determined that the latest defocus signal Yn has entered the in-focus zone,
When it is determined that the focus zone is out of focus, “’0” is displayed.
Cleared at °′. The flag IFFn-1 holds the previous focus judgment result, and when the previous judgment result was in focus, it is set to u] and I+, and when it is out of focus, it is set to “0'”. cleared. The flag BF is used in the process of controlling the warning display operation, such as displaying a warning by flashing the display light emitting diode when it is determined that the focus cannot be detected due to insufficient contrast. The counters Tn and Te are used to determine the longest integration time of the CCD, and the upper one (1) T11 and the lower one
It consists of a total of 2 bytes starting from byte Te. This counter starts counting by subtracting from a pre-cented value at the same time as the integration of CCI starts. The time required to count all cent values If41 corresponds to the longest integration time. The counter BCTR is used as a timer to define the lighting time and extinguishing time when controlling the light emitting diodes L2 and L3 to blink as a warning display, and a constant Ncn is set in the initialization step. The timer counter TCTR is provided as a counter in the microcomputer, and uses the microcomputer's internal clock pulse as an input signal, and by controlling the gate provided with the input section number with the timer counter control command, the time measurement operation can be freely programmed. be able to. This internal clock pulse is a frequency-divided version of the microcomputer's basic machine cycle. Also, when the count value of the timer counter TCTR exceeds 70-, the timer flag TF is automatically set to "1".
This timer flag TP can be tested by a program, and the program can be conditionally branched depending on the test result. Furthermore, when this timer flag TF is tested by a program, its contents can be tested by a program. The flag TF is automatically cleared to "o" at this point in time. This flag TF is used to control the display operation as described below. Figure 5 shows the overall operation flow of the focus display device shown in Figure 4. 5. When the power switch (not shown) is turned on in FIG. 5, the following initialization settings are automatically performed by the microcomputer hardware in step S-2. 1. Set it to 0''. 2. Disable external interrupts. 3. Prevent input to timer counter TCTR. 4 Clear the timer flag TF to 0''. The following initialization settings are also performed by the software. 1. Supply of flocks to the CCD control program 64 is started. 2. The counter BCTRI sets the initial value CON. 0 Next, in step S-3, an operation is performed that does not light any of the light emitting guides L, L2, and L3 for displaying the focus status, and the timer flag T F is set to "0" in order to disable the display subroutine described later. It is cleared and blocks the input clock pulse to the timer counter TCTR.Subsequently, in step S-4, "1" indicating that it is the first detection cycle is set in the 7-lag FPF. -5, it is checked whether or not the AF switch 60 is on, and if it is off, steps S-4 and S-5 are repeated and the state is in standby until the AF switch 60 is turned on.AF switch 60 When turned on, a command to start integration of the CD is input to the CCD control block 64 in step S-6, and when the CCD integration is completed, the CCD 11!I control block 64 is input.
Step S in response to the interrupt request signal generated by
-7, the integral data is taken into a predetermined memory of the microcomputer. The detailed contents of step S-6 will be described later based on the flowchart of FIG. 8. In step S-8, CC is
The output data of (2) is arithmetic processed to determine the defocus amount and contrast including direction. Since this arithmetic processing requires a zero time of about 50 msec, for example, several display subroutines (Fig. 9) are inserted in the middle of the arithmetic processing routine to prevent the warning flashing display described later from becoming unnatural. There is. A again in step S-9.
The on/off state of the F switch 60 is checked, and if it is off, the process returns to the step knob S-3. If it is on, step 5-10 is performed (the contrast determined in step S-8 is compared with a predetermined value C. A flowchart showing the contents of step 5-10 is shown in FIG. 6. Referring to this flowchart, , first detection cycle FPF=1
In the case of C=C1, (C2) is used, and when it exceeds this, the low contrast flag LCF is "'O"
If the LCF is reset to ' and has not exceeded ', the LCF is '
From the second detection, either 01 or 02 is selected and used as the reference value C based on the comparison result of the first detection cycle. When the low contrast flag LCF indicating the result is "O" and it is determined that the contrast is sufficient, C1 is used; on the other hand, C1 is used and the contrast is determined to be insufficient. C2 is used when The comparison result against the reference value thus selected is sent to the low contrast flank LCF. At this time, the previous contents are lost. Next, in step 5-11, the latest defocus f
A calculation is performed to find the weighted average Yn of f1Xn and the past defocus amount Yn-1. In the following step 5-12, it is determined whether the defocus iYn calculated in step 5-11 is within a predetermined focus zone. A flowchart showing the contents of this step is shown in FIG. At step 11-1 in FIG. 7, it is checked by checking the flag FPF whether or not the current cycle 70- is the first detection cycle. During the first detection cycle, the process moves to step IJ-31 and uses the narrower value Z as the focus judgment value Z.
1 is prepared. At or after the second detection cycle, the flow moves to step 11-2 and the focus flag I
The focus determination result for each song is checked from F F n. The previous focusing result is in step 11-7 or 11-8.
In the case of in-focus, "1" is cleared, and in the case of out-of-focus, it is set to ++011. Now, if the result of checking the focus flag IFFn is that it is out of focus, the process moves to step 11-3, and if it is in focus, the process moves to step 11-4. Proceeding to step 11-4, the wider value Z2 is prepared as the focus determination value Z. In step 11-5, focus 7 lamp IFI
? The contents of 11 are sent to another focus flag lFFn-1. This step is not related to the current focus determination operation, and the focused information is used in the subsequent step 5-16. Next, it is determined whether or not the defocus amount Yn is within the focus determination value Z prepared in step 11-6. If it is in focus, the process moves to step 11-7, and the focus flag FFn is set to "1"; if it is out of focus, the process moves to step 11-8, where the focus flag IFn is set.
Fn is cleared as "o". As described above, the determination value Z for the current focus determination is selected based on the previous focus determination result, and a hysteresis characteristic is provided. Next, the step knob 5-13 checks the contents of the contrast flag LCFI (contrast flag LCFI) in step 5-10, and if the contrast is not low, the next step 5
Proceed to -14. In step 5-14, the focus flag IF
The contents of Fn are checked, and if it is a focus flag, the process proceeds to the next step 5-15. In step 5-15, it is checked whether the flow is one detection cycle of Ig by checking the flag FPF'. In the case of the first detection cycle, the process moves to step 5-18, and the light emitting diode to indicate focus is turned on. If it is not the first detection cycle, the process moves to step 5-16, where the focus flag IFFn-1 is checked and the previous focus determination result is examined. If it is out of focus, step S-
]Move to 8. That is, if the previous result was out of focus and the current result was in focus, focus is displayed in step 5-18. If the camera is in focus this time as well, step 5-
Moving on to step 17, in the case of high brightness, the period of the detection cycle is extended. Now, following step 5-is, in step 5-19, the light emitting diode L1 to indicate the focus is lit and a buzzer sounds for a short time (for example, about 0.2 seconds).
There is an audible indication that the focus zone has been entered. In the following step 5-20, it is checked whether or not the AF Sfinchiro is inserted. If it has been inserted, proceed to step 5-22; if not, proceed to step 5.
Move to -21. In step 5-21, the lit light emitting diode is turned off. In step 5-22, the flag FPF is cleared to O'. Following this step, the flow moves to step S-6. Next, the flowchart of FIG. 8 showing the contents of the CCD integration step S-6 will be explained. A signal instructing the start of integration is output in step 6-1, and then in step 6
-2, the low brightness flag I-I-F is cleared to '0''. In step 6-3, the microcomputer is placed in the interrupt acceptance enabled state f, and the process moves to the next step 6-4. -4, the pulse count value corresponding to the predetermined longest integration time of 400 msec is set in the counters Tn and Te.As mentioned above, this counter consists of 2 bytes, 2nd place Tn and lower order Te. The count value Tnmax corresponding to the longest integration time is written to Tn, and FF (=256) is written to the counter Te. In step 6-5, the AF switch 60
It is checked whether or not it has been input. If the counter is turned on, the contents of the counter will be decremented from then on, but until the count ends, [this means that the CCD integration will be completed before the counter contents reach 0, and an interrupt pulse will be sent to the CCD to indicate this. When the block 64 occurs, the counter subtraction operation is stopped and the process moves to the interrupt handling routine. If no interrupt occurs, the CCD integration is forcibly terminated using the 400 msec time measurement end special code, a low brightness flag is set, LF is set to 1'', and the next step is moved. Steps 6-6 to 6-10 The flow up to this point is a subtraction count flow of the counter.The step knob 6-6 subtracts one count from the contents of the lower counter Te, and the step 6-6 subtracts one count.
At -7, it is checked whether the contents of the counter Te have become O or not. If not O, return to step 6-5. In this way, steps 6-5 and 6-7 are repeated until the counter Te becomes 0. When the counter Te reaches O, the process moves to step 6-8, which will be described later, and then in step 6-9, the upper counter Tn is decremented by 1. Step 6-
At step 10, it is checked whether the counter Tn has reached 0 or not.
If it is not 0, return to step 6-5. In this way, the step 70- cycles between steps 6-5 and 6-10 until the scraping counters Te and Tn reach O, at which no interrupt occurs. The time required for this tour is about 400 msec. In step 6-]1, the CCD integration is forcibly terminated, and then in step 6-12, the low brightness flag LLC is set to "1". This means that the subject brightness is low. In any case, when the integration is completed, an interrupt occurs, and the microcomputer 66 enters step S-7 of interrupt processing to take in the integrated data. However, if it is detected in step 6-5 that the AF switch 60 is in the OFF state, the microcomputer 66 enters the interrupt disabled state, stops the CCD integration, and slumps S-:
Return to 3. Step 6-8 is a subroutine for display operation, and its 70-chart is shown in FIG. In this figure, in step D-1, it is checked whether or not the timer flag TF1'' is set, and if it is ``o'', the process returns.In other words, if the timer flag TF is set to ``1'', ', the display operation subroutine is set up. When the timer flag TE is checked, it is automatically cleared to "0". In step D-2, the low contrast 7 rung LCF is checked, and if the brightness is not low, the display operation subroutine is set. The focus status display routine moves to step D-3. In step D-3, the focus flag INFn, in which the latest focus determination result is set, is checked, and if the focus is in focus, the light emitting diode L1 is turned on. Proceed to step D-4. If the focus is out of focus, the sign flag 5FYn indicating the direction out of focus is checked in step D-5, and the light emitting diode L2 or L3 is lit depending on the front focus or rear focus. If the contrast is low, 70- moves to step D-8, which is a warning display routine, and the blinking flag BF is checked.If this flag is "'l"', 1 is decremented from the counter BCTR in step D-13. Then, in step D-14, it is checked whether the counter BCTR has become 0.Since the counter BCTR is set to a constant Non in the initialization slump S-2, the low contrast state will continue. , the flow passes through step D-13 consecutively Non times. During this time, in step D-15, the light emitting diodes L2 and L3 are
are lit at the same time. In step D-13, counter BC
When it is detected that TR has become 0, the flow advances to steps D-16 and D-17, where the flag BF is cleared and a constant Noff is placed in the counter BCTR. Here, the constant Noff is the light emitting diode L2. It defines the period during which L3 is turned off, and is set to a value three times the constant Non, for example. That is, light emitting diodes L2 and L
3, the ratio of the lighting period to the lighting period at the time of warning is 1:3. However, it is not necessary to be limited to this ratio. Now, Flag BF
is cleared and is “0”, the flow goes to step D
It is your turn to be guided towards -9. As long as the low contrast condition continues, the flow continues to pass through step D-9 a constant Noff times. During this time, the light emitting diode L2. L3 is turned off. When it is detected in step D-10 that the counter BCT R' has become 0, the blinking flag BF is set to "B" with the step knob D-11, and the counter BCT
A constant Non is assigned to R. Therefore, in the next step D-8, the flow is directed to step D-13. In this way, the flashing lighting control of the light emitting diodes L2 and L3 is performed as a warning display. Incidentally, the blinking flag BF may be set at the step of initialization 5-2, but G1, which is initially in the set state,
There is no problem even if it is in a clear state). To explain the operation of the display subroutine based on the above explanation of the display subroutine and the overall flowchart in the fifth section, in step 5-3 (box 17), the timer counter TC is
Since TR is in a stopped state and the timer flag TF is initialized to "O゛'" and the display LED is also turned off, in the first detection cycle, even if the display subroutine '7 in 70- is activated, Since TF is "O" in step D-1 of Fig. 9, by returning immediately, the display operation is not performed and the light emitting diode remains off.The first detection cycle is completed. At this point, the clock input to the timer counter TCTR is permitted at step 5-22 in FIG. , the timer flag TF is set to '°1', so when jumping to the display blueprint, TF=
If the value is "1", the focus adjustment state as described above is displayed or a warning is displayed and the process returns. still,'
When the display operation is performed with I'F-"1'", the timer flag TF is cleared to "0'", so it is set to "'1" when the next automatic flow nozzle occurs. Until then, no display operation is performed even if the flow jumps to the blue routine displayed. Figure 10 shows step 5 of the weighted average calculation in Figure 5.
It is a flowchart which shows the content of -11. In step F-0 of FIG. 10, the value currently held in the memo 'JYn is transferred to the memory Yn-1 as the previous average value in preparation for the processing after step F-1. If the 7-lag FPF is checked in step F-1 and 1'' is set indicating the first detection cycle, the flow moves to step F-2 and the 7-lag IFFn is checked. IFFn still holds the previous focus judgment result. If the previous judgment result is out of focus, the flow jumps to step F-15, and if in focus, the flow jumps to step F-
Move on to 3. In this step F-3, the sign of the defocus amount yn-1 used for the previous focus judgment, that is, whether it is on the front focus side or on the rear focus side, is flagged as SFY.
It can be investigated in . At this point, the content of the flag SFY still holds the previous determination result, similar to the 7-lag IFFn. Note that even if the defocus signal enters the in-focus zone, it still has a polarity indicating front focus or rear focus. 5 in step F-3
If FY="1", that is, the front pin side, the flow is step F
-4, the signs of the defocus signals x and n from the current detection cycle are checked by the flag SFX, and the 5F
For X-“1” or face pin, 70- is step F-5
If SFx = "o", that is, if it is a back pin, the process moves to step F-8. On the other hand, in step F-3, if 5FY-"'0", that is, the rear focus side, the flow moves to step 7'F-7, and as in step F-4, the defocus amount by this detection cycle is The sign of xn is checked by the flag SFX, and if 5FX="1", that is, the front pin, the flow moves to step F-8.
In the case of X-"0", that is, the rear pin, step F-
Move on to 5. In other words, the processing in each step of F-3, F-4, and F-7 refers to the defocus direction SFY of the song and the current defocus direction SFX to check whether the defocus direction has changed. If the defocus direction has not changed, the process moves to step F-5, and if it has changed, the process moves to step F-8. If the defocus direction has not changed, in step F-5, the absolute value Y n of the average value yn-1 up to the previous time and the current value xn
-1 and Xn are added together, and the total value is divided by 2' in step F-6 to create a new average value Yn.
is required. In this case, there is no change in the defocus direction, so there is no need to rewrite the flag SFY. If the previous and current defocus directions are different, averaging processing is performed in consideration of the sign from step F-8 to step F-6. First, in step F-8, it is checked whether xn is equal to O, and if it is, the process moves to step F-13, where the previous average value Yn-1 is set as the previous and current total value Yn, and then in step F-8. -14 sets carry flag Cy to 0”
Then, in step F-6, the current average value Yn is obtained by dividing by 2. In this case as well, there is no need to rewrite the flag SFY since there is no smoothing of the previous and current average values y n -1 and yn in the defocus direction. If x n % is 0 in step F-8, the absolute value Yn-1 of the average value of the previous defocus is determined in step F-9.
(=lyn-11) minus the absolute value of the current defocus amount) (1 (=lxnl), the result is set as Yn, and in the next step F-10, it is determined as Yn-1 depending on the carry flag Cy. The relationship between the magnitudes of Note that subtraction is actually performed by taking the complement of the number to be subtracted and performing an addition operation.As a result of addition, if a carry of 7 digits Cy is sent due to a carry, the result of addition is used as is as the result of subtraction. In this case, 170- moves to step F-6 via step F-14.If the carry flag Cy is cleared, the complement of the addition result is
Corresponds to the result of subtraction. However, since the sign is inverted only at this time, the sign flag SF is set in step F-12.
The contents of the Y track are inverted. Next, the process moves to step F-6 and an average value is determined. As described above, when the previous determination result is in focus, the defocus amount xn from the current detection cycle is given a weight of i/2, and the average value with the past defocus amount is calculated. As a result, the weighted average Yn, that is, Yn and SFY shown in equation (2) is obtained, which is used for the focus determination in step S'-12. On the other hand, the first
If the second detection cycle or the previous judgment result is out of focus, step 'knob F'15. In F-16, the current measurement value Xn, that is, the absolute value Xn and the defocus direction SFX are respectively recorded in the memo 'J Y
Transferred to n and O flag SFX, step 5-1
It is used for focus determination in step 2. To summarize the above explanation, if the first detection cycle or the previous judgment result is out of focus, the current measured value is used as is without weighted averaging and used for the focus judgment, and the previous judgment If the result is that the image is in focus, an average process is performed between the previous average process value Y n -1 and the current measured value X n in consideration of the sign. Due to this processing, average processing is not performed in the out-of-focus state, so
Since the latest measurement data can be displayed moment by moment without being influenced by past measurement values, the time delay in transitioning the display from out of focus to in focus can be minimized, and the in focus state In this case, it is possible to improve display instability caused by variations in measured values each time. Also, if this averaging process is repeated, the ratio of the past measured value Yn-i (i is an integer) to the latest average value Yn will be proportional to 21, and so-called weighted averaging process will be performed. Become. Note that this weighted average processing is effective when the positional conditions between the camera and the subject change due to movement of the subject, camera shake, or the like. FIG. 11 shows a routine 70 for suppressing display flicker at high brightness according to step 5-17 in FIG.
-It is a chart. As mentioned above, when the object is of high brightness, the integration time of CCI is short, several milliseconds or less, and the number of detection cycles per unit time is large. Therefore, the number of display operations per unit time also increases, and flickering of the display tends to become a nuisance. Therefore, if the CCD integration time τn becomes shorter than the predetermined time τo (=50 msec), a "'waiting time Δτ" is created and the detection cycle time is extended by the waiting time, so that the detection cycle time is increased by the waiting time. The number of detection cycles increases! l1ff is added to suppress display flicker. In FIG. 11, the low luminance flag LLF is checked in step 11-1, and if the subject is low luminance and 1'' is set (SEL), the flow jumps to step 5-22. u
If cleared to O++, step II-2
The process moves on to flicker suppression processing. Furthermore, CCD
The information on the integration time of is obtained by the integration routine shown in FIG. During the integration of CCI in FIG. 8, the counter Tn. is subtracted and counted, and when the CCD integration ends midway, 70- jumps to the interrupt routine in response to an interrupt request signal from the CCD control block 4, and the counter T
The n subtraction counting operation is aborted. Therefore, for the counter T+]l, a value Tn that is obtained by subtracting the count value during integration from the initial value -Fnmax remains. Here, with reference to the graph of FIG. 12, consider the integral time τ0 that becomes O regardless of the waiting time, and let the remainder of the counter T11 corresponding to +14 to J be TO. The value is determined by determining the shortest detection cycle by taking into account both the degree of display flicker suppression and display responsiveness, taking into account the operability of the camera, and then subtracting the calculation time from that value.Step In H-1-2, the value To corresponding to the above τO is obtained from the count value residual Tn stored in the counter Tn.
is subtracted, and the result ΔT is stored anew in the counter Tn. In step H-3, it is checked whether the subtraction result is 0 or not. If it is 0, go to step S-22; if it is not 0, go to the next step H-4, where the subtraction result in step H-2 (complement The carry flag Cy generated as a result of the addition) is checked. The calculation result in step H-2 is negative, ΔT<O, that is, cy
If =o, this means no waiting time is required and the flow jumps to step knob 5-22. cy-t, that is, step I] If the subtraction result in -2 is positive ΔT>O, the detection time cycle is too short. After completing one cycle of the loop returning to , turn the step knob H-2 to read A for the time corresponding to the count value ΔT newly stored in the counter Tn, that is, for the ΔT period.
= Wait for time to elapse while checking the status of the F-sinch 60 and controlling the display. Check the state of the AF switch 60 at step knob ■1-5, and if it is off, proceed to step S-3.
Move to. If it is on, proceed to step H-6 and count the counter T.
Subtract 1 from e. Next, the process moves to step ) (-7, and it is checked whether the contents of the counter Te have become 0. If not, the process returns to step H-5, and 70- continues with step H-5 until Te=0. It cycles through H-7. When Te=0+, the process moves to step 11-8. Step H-8 is the display subroutine shown in FIG. 9. Following step 11-8, steps H, - 9, the content Tn of the counter Tn is decremented, and in step H-10 it is checked whether Tn=0. If not, 70- returns to step H-5. Thus, Tn=0. The flow continues at step I until it becomes 0]
-5 and H-10 as described above in steps H-5 and H-1.
It goes around including the tour between 0 and 0. When Tn=0 in step H'-10, the flow moves to step 5-22. 11th
In the routine shown in the figure, a count value ΔT corresponding to the waiting time is obtained, and the time required to subtract this count value until it becomes 0 is applied to the waiting time. As explained in detail above, the present invention provides a focus detection device that reduces the rapid changes in the display number of the in-focus state, guarantees the precision of the focus, and has good operability. We can provide a camera with

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明による実施例を示すブロンク回路図、＄
２図は合焦判定回路番こおけるヒステリシス特性の効果
を示す図、第３図はコントラスト判定回路におけるヒス
テリシス特性の効果を示す図、第４図は本発明の他の実
施例のブロック図１．第５図乃至第１１図は上記実施例
の動作を示す７０−チャート、第１２図はＣＣＤの積分
時間の最短を制限する動作を説明するためのグラフであ
る。 ２・・・合焦検出装置、４・・・ＣＣＤ、６・・・ＣＣ
Ｄ制御回路、２２・・・表示安定化回路、２８・・・合
焦判定回路、３２・・・表示回路、５０・・・コントラ
スト半Ｕ定回路、５８・・・システム制御回路 代理人　弁理士　　縣　　　　浩　　介第す図 第７図 β−２２へ 第ｔｚ図FIG. 1 is a bronch circuit diagram showing an embodiment according to the present invention, $
FIG. 2 is a diagram showing the effect of the hysteresis characteristic in the focus determination circuit, FIG. 3 is a diagram showing the effect of the hysteresis characteristic in the contrast determination circuit, and FIG. 4 is a block diagram of another embodiment of the present invention. 5 to 11 are 70-charts showing the operation of the above embodiment, and FIG. 12 is a graph for explaining the operation of limiting the minimum integration time of the CCD. 2... Focus detection device, 4... CCD, 6... CC
D control circuit, 22...Display stabilization circuit, 28...Focus determination circuit, 32...Display circuit, 50...Contrast semi-U constant circuit, 58...System control circuit agent Patent attorney Hiroshi Agata Figure 7 to β-22 Figure tz

Claims (1)

【特許請求の範囲】[Claims] 撮影レンズが焦点位置からずれている量を検出する手段
と、同手段によって出力されるデフォーカス量の値と設
定レベルとを比較する判定回路と、デフォーカス量が設
定レベルより低いとき上記判定回路から出力される合焦
信号によって合焦表示を行い、デフォーカス量が設定レ
ベルより高いとき」二記判定回路から出力される信号に
よって撮影レンズの移動方向を指示する表示を行う表示
手段を有し、」二記判定回路に設定される設定レベルを
大小２種類設け、撮影レンズが非合焦状態から合焦位置
に近づく過程においては１．小さい方の設定レベルを判
定回路に印加し、合焦信号が出力されると大きい方の設
定レベルを判定回路に印加する選択回路を設けたことを
特徴とするカメラの焦点検出装置。means for detecting the amount by which the photographic lens deviates from the focal position; a determination circuit for comparing the value of the defocus amount outputted by the means with a set level; and the above-mentioned determination circuit when the defocus amount is lower than the set level. The camera has a display means for displaying an in-focus display based on a focus signal outputted from the camera, and displaying an indication of the moving direction of the photographing lens based on a signal output from the determination circuit 2 when the amount of defocus is higher than a set level. There are two types of setting levels, large and small, to be set in the judgment circuit, and in the process of the photographing lens approaching the in-focus position from an out-of-focus state, 1. 1. A focus detection device for a camera, comprising a selection circuit that applies a smaller setting level to a determination circuit, and applies a larger setting level to the determination circuit when a focus signal is output.