JPS59150419A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS59150419A
JPS59150419A JP1397283A JP1397283A JPS59150419A JP S59150419 A JPS59150419 A JP S59150419A JP 1397283 A JP1397283 A JP 1397283A JP 1397283 A JP1397283 A JP 1397283A JP S59150419 A JPS59150419 A JP S59150419A
Authority
JP
Japan
Prior art keywords
film
substrate
compound semiconductor
resist
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1397283A
Other languages
English (en)
Inventor
Shinsuke Kobayashi
信介 小林
Takafumi Tsuji
尊文 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1397283A priority Critical patent/JPS59150419A/ja
Publication of JPS59150419A publication Critical patent/JPS59150419A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、化合物半導体装置の製造方法に係わり、特に
化合物半導体基板へのイオン注入プロセスの改良に関す
る。
〔発明の技術的背景とその問題点〕
近時、化合物半導体を用いた化合物半導体装置が研究開
発されているが、この装置では各種のイオン注入プロセ
スが必要である。従来、半導体基板に選択イオン注入を
行うには、第1図に示すレジスト1或いは第2図に示す
酸化膜2をマスクとして、半導体基板3に不純物イオン
を注入するようにしている。なお、第2図に示す構造は
酸化膜2上のレジスト(図示せず)をマスクとして酸化
膜2をパターニングしたのち、上記し・シストを剥離し
て形成されたものである。。
しかしながら、半導体基板3としてInSb等の化合物
半導体を用いた場合、上記の方法では次のような問題が
あり九。すなわち、前記第1図に示す方法では、イオン
注入のダメージによシ基板30表面が非常に跪くなシ、
レジスト剥離液による基板3の浸蝕が激しい。さらに、
イオン注入のドーズ量を多くするとレジスト1が固化し
てしまい、基板30表面からレジスト1を剥離できなく
なる虞れがある。また、前記第2図に示す方法では、レ
ジスト剥離後も酸化膜2のパターンエツジにレジストが
残り、酸化膜2を弗酸系のエッチャントで除去する際、
レジストの薄膜が基板30表面に付着残存すると云う問
題がある。そして、このようなレジスト残りや基板の浸
蝕等は、後続する工程により作成した化合物半導体装置
の素子特性を劣化させる大きな要因と々る。
〔発明の目的〕
本発明の目的は、化合物半導体基板へのイオン注入に起
因するレジスト残存や基板の浸蝕等を防止することがで
き、素子特性向上に寄与し得る化合物半導体装置の製造
方法を提供することにある。
〔発明の概要〕
本発明の骨子は、レジスト及びレジスト剥離液を化合物
半導体基板表面に直接接触させるととなく、イオン注入
プロセスを行うことにある。
前述した如(InSb等の化合物半導体では、イオン注
入のダメージによシ基板表面が脆くなり、レジスト剥離
液による浸蝕が激しい。また、ドーズ量が多い場合には
レジストを剥離しきれないことがある。したがって、レ
ジスト及びレジスト剥離液を基板表面に接触させるイオ
ン注入プロセスは好ましくない。一方、前記第2図に示
したように、選択イオン注入用マスクをレジストで)e
ターニングした酸化膜に代えた場合にも、パターンエツ
ジに付着したレジストの影響がでることがある。そこで
本発明者等が鋭意研究を重ねた結果、化合物半導体基板
上の全面に絶縁膜を形成し1、この絶縁膜上でレジスト
を使用したフォトリングラフィによシ選択イオン注入用
マスクを形成することによシ、レジスト及びレジスト剥
離液による基板表面の悪影響が防止されることが見出さ
れた。また、イオン注入後の絶縁膜剥離時に絶縁膜上の
レジスト等のゴミが基板表面に接触しないよう、超音波
でゴミを落としながら絶縁膜を膜厚の半分程度までウェ
ットエツチングし、その後超音波をかけずに弗酸で絶縁
膜を完全にウェットエツチングすることによシ、基板表
面の浸蝕及びレジスト残存が確実に防止されるのが判明
した。
本発明はこのような点に着目し、化合物半導体装置を製
造する方法において、化合物半導体基板上に絶縁膜から
なる@1の被膜を形成したのち、この被膜上に該被膜と
エツチング選択比のある第2の被膜を形成し、次いでフ
ォトレジストをマスクにして上記第2の被膜をパターン
エツジしたのち該レジストを除去し、次いで上記第2の
被膜をマスク圧して上記基板に不純物をイオン注入し7
、しかるのち上記第1の被膜をウェットエツチングし、
かつ第1の被膜のエツチング途中まで該被膜に超音波を
投射するようにした方法である。
〔発明の効果〕
本発明によれば、化合物半導体基板への選択イオン注入
ゾロセスにおける基板表面の浸蝕及びレジスト残存を確
実に防止することができる。
このため、化合物半導体基板上に作成する半導体素子の
素子特性向上をはかり得る。また、基板へのイオン注入
が絶縁膜を介して行われるので、イオン注入による基板
表面のダメージを極めて小さくすることができる。
〔発明の実施例〕
第3図(、)〜(−)は本発明の一実施例を示す工程断
面図である。まず、第3図(、)に示す如く乳酸系エッ
チャント(体積比で乳酸:硝酸=6 : 1)で前処理
したN型InSb基板(化合物半導体基板)11上にス
ノ臂ツタ法により厚さ1ooo(^〕の5IO2膜(第
1の被膜)12を堆積し、この8102膜12上に第2
の被膜としてのTI膜13及びAt膜14を電子ビーム
蒸着法によシそれぞれ厚さ100〔久)、so’ooC
X)K蒸着した。
次いで、At膜14上にネガ型フォトレジスト(図示せ
ず)を所望ノ4ターンに形成し、とのレジストをマスク
としてAt膜14及びTI膜13を第3図(b) K示
す如く選択エツチングした。このトキ、100〔x〕T
i膜13はAtのエッチャントが5IO2膜12のピン
ホールをったってInSb基板11を浸蝕することを防
ぐストッパとなっている。
次に、前記At膜14及びTI膜13をマスクとして用
い、InSb基板11に加速電圧20 Q(k@V玉ド
ーズ量5×1014〔crn−2〕でMgのイオン注入
を行った。このとき、InSb基板11には5IO2膜
12を介してイオン注入がなされることになシ、イオン
注入によるダメージは極めて小さい。
次いで、第3図(C)に示す如く適当々エッチャントを
用い、At膜14及びT1膜13を除去した。
その後、弗酸系のエッチャントを用い、超音波(出力8
0W)を当てながら5I02膜12を膜厚の半分程度ま
でウェットエツチングした。続いて、超音波を当てると
となく 5io2膜12を、第3図(d)に示す如く完
全に弗酸でウェットエツチングした。
かくして得られたInSb基板11の表面はイオン注入
によるダメージも殆んどなく、レジストの残存も全く見
られず良好なものであった。したがって、本実施例方法
による効果は明らかであシ、後続する工程で作成される
各種半導体素子の素子特性の大幅な向上をはかシ得る。
なお、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、なければ設ける必要はない。
また、前記第1の被膜はスパッタ法による5102膜に
限るものではなく、CVD法、熱酸化法若しくは陽極酸
化法によるSiO2膜、その他の絶縁膜であってもよい
壕だ、前記第2の被膜はAA等の金属膜に限るものでは
なく、窒化膜であってもよく、要は第1の被膜とエツチ
ング選釈比のあるものであればよい。さらに、前記半導
体基板としてはInSbに限るものではなく、InP 
r GaAs 、その他各種の化合物半導体に適用する
ことが可能である。
【図面の簡単な説明】
第1図及び第2図はそれぞれ従来のイオン注入プロセス
を説明するための断面図、第3図(a)〜(d)は本発
明の一実施例〉示す工程断面図である。 11・・・In8b基板(化合物半導体基板)、12・
・・Sin、膜、13・・・T+膜、14・・・AI!
膜出11:i[’i人代理人弁j”ij 1  鈴江武
彦第1図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)化合物半導体基板上に絶縁膜からなる第1の被膜
    を形成する工程と、上記第1の被膜上に該被膜とエツチ
    ング選択比のある第2の被膜を形成する工程と、フォト
    レジストをマスクにして上記第2の被膜を・々ターニン
    グしたのち該レジストを除去する工程と、次いで上記第
    2の被膜をマスクにして前記基板に不純物をイオン注入
    する工程と、次いで上記第2の被膜を除去する工程と、
    j〜かるのち前記第1の被膜をウェットエツチングし、
    かつ上記第1の被膜のエツチング途中まで該被膜に超音
    波を投射する工程とを具備したことを特徴とする化合物
    半導体装置の製造方法。
  2. (2)前記第1の被膜として酸化膜、前記第2の被膜と
    して窒化膜若しくはアルミニウム膜を用いることを特徴
    とする特許請求の範囲第1項記載の化合物半導体装置の
    製造方法。
JP1397283A 1983-01-31 1983-01-31 化合物半導体装置の製造方法 Pending JPS59150419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1397283A JPS59150419A (ja) 1983-01-31 1983-01-31 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1397283A JPS59150419A (ja) 1983-01-31 1983-01-31 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59150419A true JPS59150419A (ja) 1984-08-28

Family

ID=11848132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1397283A Pending JPS59150419A (ja) 1983-01-31 1983-01-31 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59150419A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816421A (en) * 1986-11-24 1989-03-28 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816421A (en) * 1986-11-24 1989-03-28 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation

Similar Documents

Publication Publication Date Title
US4839304A (en) Method of making a field effect transistor with overlay gate structure
US5369053A (en) Method for patterning aluminum metallizations
JP2005285890A (ja) 亜鉛酸化物の加工方法
US5397733A (en) Method for the construction of field oxide film in semiconductor device
JP3511802B2 (ja) 金属配線の形成方法
JPS59150419A (ja) 化合物半導体装置の製造方法
US4081315A (en) Cermet etch technique
JP4465090B2 (ja) マスク部材の製造方法
JPH08139006A (ja) リフトオフパターンの形成方法
JPH1064916A (ja) 半導体素子の金属配線製造方法
JPS60111474A (ja) 半導体装置の製造方法
JPS59165425A (ja) パタ−ン形成方法
JPH098078A (ja) 外部導出用パッドの形成方法
JP2002141762A (ja) 弾性表面波フィルタの製造方法
JPH02191348A (ja) 半導体装置用電極の形成方法
JPH04278543A (ja) 半導体装置及びその製造方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPH0955366A (ja) 三族窒化物半導体の製造方法
JP3072335B2 (ja) 電界効果トランジスタの製造方法
JPS5863149A (ja) 光導体装置の電極製造方法
JPH02191347A (ja) 半導体装置用電極の形成方法
JPS6066821A (ja) 半導体装置の製造方法
JPH09181081A (ja) 半導体装置の製造方法
JPH1187262A (ja) 半導体装置及びその製造方法
JPH06112332A (ja) 半導体装置の製造方法