JPS59148091A - Character graphic display unit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はパーソナルコンピータに好適な、文字と図形を
重ね合わせて表示できる文字図形表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a character/figure display device suitable for personal computers, which is capable of displaying characters and figures in a superimposed manner.

〔従来技術〕[Prior art]

パーソナルコンピュータの場合にも、文字と図形を重ね
合わせて表示できるオーバレイ機能や、表示メモリに数
面面分のデータを記憶するマルチページ機能を備えたも
のが要求されている。Personal computers are also required to have an overlay function that allows characters and graphics to be displayed in a superimposed manner, and a multipage function that stores data for several pages in a display memory.

第１図は、オーバレイ機能を備えた、ディスプレイ管（
ＣＲＴ）などを用いた従来の表示装置の例を示すブロッ
ク図である。１は中央演算処理装置ｃ以下ＭＰＵと略称
）、２はデータバス、３はアドレスバス、４はＣＲＴな
どの表示器を駆動制御する種々の信号を発生する表示制
御装置（以後ＣＲＴＣと略称）、５け文字ページ設定レ
ジスタ、６は１行の中のどのラインｃドツトマトリクス
表示の横並びライン）を表示するかを示す表示ライン信
号、７は文字ページ選択信号、８は文字データ、図形デ
ータのいずれを読み出すかを示す第１アドレス切換信号
、９は第１アドレス切換信号８によってアドレスを切換
える第１アドレス切換装置、１０は第１表示アドレス、
１１け第１アドレス切換装置９から出力された第２表示
アドレス、１２は第１表示アドレス１０と第２表示アド
レス１１を合成した表示アドレス、１３けＭＰＵアドレ
ス、１４は表示アドレス１２とＭＰＵアドレス１５を切
換える第２アドレス切換信号、１５は第２アドレス切換
装置、１６は第２アドレス切換装置によって切換えられ
たメモリアドレス、１７は表示メモリ、１８は表示メモ
リ１７より読み出された第１文字データ、１９は図形デ
ータ、２０は第１文字データ１８ヲ文字コードとし、そ
のコードが示す文字パターンを表示ライン信号６に従っ
て横のラインに分割して出力する文字パターン発生器、
２１は文字パターンデータ、２２は図形データ１９ト文
字パターンデータ２１全合成して映像信号に変換する合
成装置、２３は映像信号：、２４はラスメスキャン形の
ＣＭなどの表示器である。Figure 1 shows a display tube (
1 is a block diagram showing an example of a conventional display device using a CRT or the like. 1 is a central processing unit (hereinafter abbreviated as MPU), 2 is a data bus, 3 is an address bus, 4 is a display control device (hereinafter abbreviated as CRTC) that generates various signals to drive and control a display such as a CRT, 5-digit character page setting register, 6 is a display line signal indicating which line in one line (horizontal line of dot matrix display) is to be displayed, 7 is a character page selection signal, 8 is either character data or graphic data. 9 is a first address switching device that switches addresses according to the first address switching signal 8; 10 is a first display address;
11-digit second display address output from the first address switching device 9; 12 is a display address that is a combination of the first display address 10 and second display address 11; 13-digit MPU address; 14 is display address 12 and MPU address 15. 15 is a second address switching device; 16 is a memory address switched by the second address switching device; 17 is a display memory; 18 is first character data read from the display memory 17; 19 is graphic data, 20 is first character data 18 is a character code, and a character pattern generator that divides and outputs the character pattern indicated by the code into horizontal lines according to the display line signal 6;
Reference numeral 21 designates character pattern data, 22 designates graphic data 19 and character pattern data 21, a synthesizing device that completely synthesizes the character pattern data 21 and converts the data into a video signal, 23 designates a video signal, and 24 designates a display device such as a last scan type commercial.

第２図は第１図に示した従来例のタイミングチャートで
、第２アドレス切換信号１４がＭＰＵアドレス１３をメ
モリアドレス１６として表示メモリ１７に与えることを
示す場合は、表示器２４が表示を行なわない、水平、垂
直の帰線期間であること、つまりｋｆＰＵ　１が表示メ
モリ１７を読み書きできるのは、水平、垂直の帰線期間
であることを示している。FIG. 2 is a timing chart of the conventional example shown in FIG. 1, in which when the second address switching signal 14 indicates that the MPU address 13 is to be given to the display memory 17 as the memory address 16, the display 24 performs the display. In other words, it is during the horizontal and vertical retrace periods that kfPU 1 can read and write from the display memory 17.

第３図は前述の表示メモリ１７のメモ１ツマツブを示す
。表示メモリ１７は６４にビットＤＲＡＭ全８個用い、
６４にバイト構成となっている。このうち前半３２＆バ
イトヲ図形用、後半３２＆バイトヲ文字用に割りあてて
いる。こうすることにより。FIG. 3 shows a memo 1 tab of the display memory 17 mentioned above. The display memory 17 uses a total of eight 64-bit DRAMs,
It has a byte structure of 64. Of these, the first 32 & bytes are allocated for figures, and the latter 32 & bytes are allocated for characters. By doing this.

１画面に８０字×２５行の文字表示１１６画面分、６４
０×２００ドツトの図形表示を２画面分持つことができ
、オーバレイ機能やマルチページ機能を比較的少ない部
品数で実現でき、経済的である。116 screens of 80 characters x 25 lines per screen, 64
It is possible to have two screens of 0x200 dot graphic display, and it is economical because overlay functions and multi-page functions can be realized with a relatively small number of parts.

以下、第１〜３図によシ、表示器２４に文字。Below, the characters are shown on the display 24 according to Figures 1 to 3.

図形を表示する過程を述べる。The process of displaying figures will be described.

まず、文字ページ設定レジスタ５に設定されたデータが
、第１アドレス切換装置９によって第２表示アドレス１
１どして出力され、ＣＩＧ”Ｃ４から出力された第１表
示アドレス１０と合成され、表示アドレス１２として第
２アドレス切換装置１５を経てメモリアドレス１６とし
て表示メモリ１７へ与えられる。表示メモリ１７から出
力された第１文字データ１８は文字コードとして表示ラ
イン信号６と共に文字パターン発生器２０へ与えられ、
文字パターン発生器２０から文字パターンデータ２１が
出力される。表示メモリ１７から第１文字データ１８が
読み出されると、第１アドレス切換装置９け表示ライン
信号６を第２表示アドレス１１として出力し、第１表示
アドレス１０と合成され表示アドレス１２として表示メ
モリ１７に与えられる。そして、図形データ１９が出力
され、合成装置２２で文字パターンデータ２１と重ね合
わされ、映像信号２３に変換され、表示器２４に表示さ
れる。First, the data set in the character page setting register 5 is transferred to the second display address 1 by the first address switching device 9.
1, and is combined with the first display address 10 output from CIG"C4, and is given as display address 12 via second address switching device 15 to display memory 17 as memory address 16. From display memory 17 The output first character data 18 is given as a character code to the character pattern generator 20 together with the display line signal 6,
Character pattern data 21 is output from character pattern generator 20 . When the first character data 18 is read out from the display memory 17, the first address switching device 9 outputs the display line signal 6 as the second display address 11, which is combined with the first display address 10 and sent to the display memory 17 as the display address 12. given to. Then, the graphic data 19 is outputted, superimposed on the character pattern data 21 by a synthesizing device 22, converted into a video signal 23, and displayed on a display 24.

こうして表示データ読み出し期間が終了し、第２図に示
すＭＰＵアクセス期間、すなわち表示器２４の帰線期間
になると、表示が行なわれないので表示データを読み出
す必要はない。そこでＣＲＴＣ４は第２アドレス切換信
号１４を通じて、ＭＰＵアドレス１３ヲメモリアドレス
１６として表示メモリ１７に与えるように第２アドレス
切換装置１５に指示する。こうしてＭＰＵ　１は表示器
２４の帰線期間に表示メモリ１７ヲ読み書きして、更新
する。When the display data reading period ends and the MPU access period shown in FIG. 2, that is, the retrace period of the display 24 begins, there is no need to read display data because no display is performed. Therefore, the CRTC 4 instructs the second address switching device 15 to provide the MPU address 13 as the memory address 16 to the display memory 17 through the second address switching signal 14. In this way, the MPU 1 reads and writes from and updates the display memory 17 during the retrace period of the display 24.

上記の如く構成すれば、文字用と図形用の表示アドレス
発生部、表示メモリの共通化が図れ部品点数削減、原価
低減ができる。しかし、文字と図形のデータを時分割で
読み出す必要があるため、従来の文字と図形のどちらか
一方だけを表示する場合、すなわちオーバレイ機能を持
たない場合に比べて、表示データ読み出し時間が２倍に
なってしまう。つまり従来、オーバレイ機能を持たない
場合は、帰線期間だけでなく表示データ読み出し期間も
半分はＭＰＵアクセス期間とすることができたのに比べ
、上記構成ではＭＰＵアクセス期間が減ってしまい１表
示処理速度が低下してしまうのが欠点であった。With the above configuration, the display address generator and display memory for characters and graphics can be shared, and the number of parts and costs can be reduced. However, because it is necessary to read out text and graphic data in a time-sharing manner, it takes twice as long to read the display data compared to the conventional case where only one of the characters and graphics is displayed, i.e. when there is no overlay function. Become. In other words, in the past, when the overlay function was not provided, half of not only the retrace period but also the display data read period could be used as the MPU access period, but with the above configuration, the MPU access period is reduced and one display processing The disadvantage was that the speed was reduced.

〔発明の目的〕[Purpose of the invention]

本発明の目的は１図形と文字の表示用ＲＡｆの共通化に
よる部品点数削減という長所を損なわずに、高速表示処
理可能な文字図形表示装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a character/figure display device capable of high-speed display processing without sacrificing the advantage of reducing the number of parts by sharing the display RAf for one figure and character.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために本発明に卦−ては、表示メモ
リから読み出された文字データを１行分記憶するバッフ
ァを設け、複数のライン（走査線）で構成される文字の
第１ライン目を表示する際、表示メモリから文字データ
を読出して文字パターン発生器に与えると同時に、上記
文字データ用バッファに記憶させ、第２ライン目以降は
文字データ用バッファから文字データを読み出して文字
パターン発生器に与えるようにすることにより、従来は
毎ライン表示の都度、表示メモリから文字データを読み
出すのに費やしていた時間を、　ＭＰＵが表示メモリに
アクセスするのに振向けて、高速表示処理ができるよう
Ｋした。In order to achieve the above object, the present invention provides a buffer for storing one line of character data read from a display memory, and a first line of a character consisting of a plurality of lines (scanning lines). When displaying the eyes, character data is read from the display memory and given to the character pattern generator, and at the same time it is stored in the character data buffer, and from the second line onwards, character data is read from the character data buffer and character patterns are generated. By applying this to the generator, the time previously spent reading character data from display memory each time each line is displayed can be redirected to the MPU accessing the display memory, resulting in high-speed display processing. I did K so that I could do it.

〔発明の実施例〕[Embodiments of the invention]

以下本発明を第４〜６図により更に詳細に説明する。 The present invention will be explained in more detail below with reference to FIGS. 4 to 6.

第４図は本発明一実施例のブロック図全示し。FIG. 4 is a complete block diagram of an embodiment of the present invention.

符号１〜１１．１６〜２４は第１図の場合と同名称、同
機能である。２５は第２アドレス切換信号１４と後述の
バッファ制御信号に従って表示アドレス１２とＭＰＵア
ドレス１３ヲ切換える第６アドレス切換装置、２６は文
字データ用バッファに与えるアドレスを出力するカウン
タ、２７はカウンタ２６より出力されたアドレス、２Ｂ
は表示ライン信号６と第１アドレス切換信号８′（ｉ７
人力とし、文字データ用バッファに書き込みか読み出し
かを指示するバック、アー制御装置、２９はバッファ制
御装置２８から出力されるバッファ制御信号、３０は本
発明の根幹をなす文字データ用バッファＣ以後行バッフ
ァと略称）、３１は行バッファ３０から出力された第２
文字データ、６２は第１文字データ１８と第２文字デー
タ３１をバッファ制御信号２９によって切換、選択して
出力する文字表示データ切換装置、３３は文字表示デー
タ切換装置３２から出力された第３文学データである。Reference numerals 1 to 11 and 16 to 24 have the same names and functions as in FIG. 25 is a sixth address switching device that switches between the display address 12 and the MPU address 13 in accordance with the second address switching signal 14 and a buffer control signal to be described later; 26 is a counter that outputs an address to be given to the character data buffer; 27 is an output from the counter 26; address, 2B
is the display line signal 6 and the first address switching signal 8' (i7
29 is a buffer control signal output from the buffer control device 28; 30 is a line after character data buffer C which forms the basis of the present invention; and 29 is a buffer control signal output from the buffer control device 28. 31 is the second row buffer output from the row buffer 30.
Character data, 62 is a character display data switching device which switches and selects and outputs the first character data 18 and second character data 31 by the buffer control signal 29, and 33 is third literature outputted from the character display data switching device 32. It is data.

第５図は第４図に示した実施例で表示ライン信号６が、
第１ライン金示している場合のタイミングチャートで、
第６図は同実施例で表示ライン信号が第２ライン以降を
示しているときのタイミングチャートである。FIG. 5 shows the embodiment shown in FIG. 4, in which the display line signal 6 is
In the timing chart when the first line shows gold,
FIG. 6 is a timing chart when the display line signal indicates the second line and subsequent lines in the same embodiment.

表示ライン信号６がドツトマトリクス表示による１行の
文字の第１ラインを示している場合は、従来例同様１表
示期間中に表示メモリ１７から第１文字データ１８と図
形データ１９が時分割で読み出される。この場合、バッ
ファ制御装置２８は表示ライン信号６に従って行バッフ
ァｔＩＯに書込みを指示し、行バッファ３０はカウンタ
２６から出力されるアドレス２７に従って、第１文字デ
ータ１８を次々に記憶して行く。それと同時に第１文字
データ１８はバッファ制御装置２８が出力するバッファ
制御信号２９を入力とする文字表示データ切換装置３２
によって、第３文字データ３３として文字パターン発生
器２０に与えられる。以後、従来例と同様、文字パター
ンデータ２１が出力され、合成装置２２で、従来例と同
様に読み出された図形データ１９と合成され、映像信号
２３に変換され、表示器２４に表示される。When the display line signal 6 indicates the first line of one line of characters in a dot matrix display, the first character data 18 and graphic data 19 are read out in a time-sharing manner from the display memory 17 during one display period as in the conventional example. It will be done. In this case, the buffer control device 28 instructs the row buffer tIO to write according to the display line signal 6, and the row buffer 30 stores the first character data 18 one after another according to the address 27 output from the counter 26. At the same time, the first character data 18 is transferred to a character display data switching device 32 which receives the buffer control signal 29 outputted from the buffer control device 28.
is applied to the character pattern generator 20 as third character data 33. Thereafter, as in the conventional example, character pattern data 21 is outputted, synthesized with the graphic data 19 read out in the same way as in the conventional example, in a synthesizing device 22, converted into a video signal 23, and displayed on a display 24. .

次Ｋ、表示ライン信号６が表示文字１行のうちの第２ラ
イン以降を示して因る場合は、バッファ制御装置２８は
、従来第１文字データ１８を読み出していた期間に、カ
ウンタ２６からのアドレス２７に従って行バッファ３０
から第２文字データ５１１Ｆｒ出力するようにバッファ
制御信号２９で指示する。第２文字データ３１はバッフ
ァ制御信号２９により切換えられた文字表示データ切換
装置３２を介して第３文字データ３３として文字パター
ン発生器２０に与えられる。表示メモリ１７の内容がそ
のまま表示される図形データ１９とは異なり、第３文字
データ３３は表示したい文字のコードを示すもので、同
一表示文字１行の中では、どのラインに対しても同じ内
容が繰返される。それ故、行バッファ３０の出力である
第２文字データ６１で第１文字データ１８を代替するこ
とができる。Next, when the display line signal 6 indicates the second line and subsequent lines of one line of display characters, the buffer control device 28 controls the readout from the counter 26 during the period in which the first character data 18 was conventionally read. Row buffer 30 according to address 27
The buffer control signal 29 instructs to output the second character data 511Fr from. The second character data 31 is provided as third character data 33 to the character pattern generator 20 via a character display data switching device 32 switched by a buffer control signal 29. Unlike the graphic data 19, in which the contents of the display memory 17 are displayed as they are, the third character data 33 indicates the code of the character to be displayed, and within one line of the same display character, the same content is displayed for every line. is repeated. Therefore, the first character data 18 can be replaced by the second character data 61 which is the output of the line buffer 30.

以後第１ラインの場合と同様に読み出された図形データ
１９と合成され表示器２４に表示される。Thereafter, as in the case of the first line, it is combined with the read graphic data 19 and displayed on the display 24.

上記の如く表示文字１行のうちの第２ライン以降では、
第１文字データ１８の代わりとして第２文字データ３１
が文字パターン発生器２０に与えられるから、その間、
表示メモリ１７から第１文字データ１Ｂを読み出す必要
はない、そこでバッファ制御装置２８は、ＭＰＵアドレ
ス１３ヲメモリアドレス１６として表示メモリ１７に与
えるように。As mentioned above, from the second line onwards in one line of display characters,
Second character data 31 in place of first character data 18
is given to the character pattern generator 20, so during that time,
There is no need to read the first character data 1B from the display memory 17, so the buffer control device 28 provides the MPU address 13 as the memory address 16 to the display memory 17.

バッファ制御信号２９によって第３アドレス切換装置２
５に指示する。すなわち従来は、表示メモリ１７が第１
文字データ１８の読み出しに占有されていた期間を、Ｍ
ＰＵアクセス期間に振り向けて使用できるようＫなる。Third address switching device 2 by buffer control signal 29
5. That is, conventionally, the display memory 17
The period occupied by reading character data 18 is expressed as M
It becomes K so that it can be used during the PU access period.

こうして従来は表示データ読み出しだけに費やされてい
た期間内に、本発明により、ＭＰＵ　１が表示メモリ１
７にアクセスできる期間が生じたが、表示器２４の帰線
期間にＭＰＵ１が表示メモリ１７に従来通りアクセスで
きることは勿論である。In this way, the present invention allows the MPU 1 to read the display memory 1 during the period that was conventionally spent only reading display data.
Although there is a period during which the MPU 1 can access the display memory 17, it goes without saying that the MPU 1 can access the display memory 17 as before during the retrace period of the display 24.

文字データ１行の表示が上記の如くして終了すると、次
の１行について上述の手順が繰返され、文字と図形が重
ね合わされた表示が実現されて行く。When the display of one line of character data is completed as described above, the above-described procedure is repeated for the next line, and a display in which characters and figures are superimposed is realized.

ここで表示器２４が、１水平周期の６５％、１垂直周期
の７５％の期間表示しているものとすると。Here, it is assumed that the display 24 displays for 65% of one horizontal period and 75% of one vertical period.

従来例では、ＭＰＵ　１が表示メモリ１７ヲアクセスで
きるのは表示しない期間内であったから、１−（０，７
５Ｘ０．６５）＝０．５１すなわち、１画面周期の５１
％がアクセス期間であった。しかし本発明を実施すると
、１行’ｔ　一般的な８ライン構成とすると、第２〜８
ラインの合計７ライン分の表示期間はＭＰＵアクセス期
間とすることができるので、１画面周期の（０，７５Ｘ
百）Ｘ（０，６５Ｘｙ）＝０．２１２１％全新たにＭＰ
Ｕアクセス期間とすることが可能になり、合計５１＋２
１＝７２％がＭＰＵアクセス期間になる。従来に比し７
２１５１中１．４、すなわちＭＰＵアクセス期間は４０
％増となり、それだけ表示処理の高速化が図れる。In the conventional example, since the MPU 1 could access the display memory 17 during the non-display period, 1-(0,7
5X0.65) = 0.51, i.e. 51 of one screen period
% was the access period. However, when the present invention is implemented, if one line is a general 8-line configuration, the second to eighth
Since the display period for a total of 7 lines can be used as the MPU access period, one screen period is (0,75X
100) X (0,65Xy) = 0.2121% all new MP
U access period is now possible, totaling 51+2
1=72% is the MPU access period. 7 compared to before
1.4 out of 2151, that is, the MPU access period is 40
% increase, and the display processing speed can be increased accordingly.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、図形用と文字用の
表示メモリの共通化による長所を損なうことなく、ＭＰ
Ｕが表示メモリをアクセスできる期間を大幅に増加する
ことができ、表示処理の高速化が可能となる。As explained above, according to the present invention, MP
The period during which U can access the display memory can be significantly increased, making it possible to speed up display processing.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来例のブロック図、第２図は従来例のタイミ
ングチ、ｙ　−ト、第３図は表示メモリのメモリマツプ
、第Ａ図は本発明一実施例のブロック図、第５，６図は
同実施例のタイミングチャートである。 １・・・ＭＰＵ　　　　　　　　ａ・・・表示制御装置
６・・・表示ライン信号 ８・・・第１アドレス切換信号 ？・・・第１アドレス切換装置 １０・・・第１表示アドレス　１２・・・表示アドレス
１３・・・ＭＰＵアドレス １４・・・第２アドレス切換信号 １６・・・メモリアドレス　　１７・・・表示メモリ１
８・・・第１文字データ　　１９・・・図形データ２０
・・・文字バター゛ン発生器 ２１・・・文字パターンデータ ２５・・・第３アドレス切換装置 ２６・・・アドレス出力カウンタ ２８・・・バッファ制御装置　３ｏ・・・行バッファ６
２・・・文字表示データ切換装置 ３３・・・第３文字データ 代理人弁理士　高　橋　明８２、 第１図 第？　囲 工４Ｎｔ＆　　　　　　　−−−−−−一冨Ｌ−−−−
−−FIG. 1 is a block diagram of a conventional example, FIG. 2 is a timing chart of a conventional example, and FIG. 3 is a memory map of a display memory. FIG. A is a block diagram of an embodiment of the present invention. The figure is a timing chart of the same embodiment. 1...MPU a...Display control device 6...Display line signal 8...First address switching signal? ...First address switching device 10...First display address 12...Display address 13...MPU address 14...Second address switching signal 16...Memory address 17...Display memory 1
8...First character data 19...Graphic data 20
... Character pattern generator 21 ... Character pattern data 25 ... Third address switching device 26 ... Address output counter 28 ... Buffer control device 3o ... Line buffer 6
2...Character display data switching device 33...Third character data agent Patent attorney Akira Takahashi 82, Figure 1 ? Enclosure 4Nt & ---------Ichitomi L----
---

Claims (1)

【特許請求の範囲】 表示すべき文字情報と図形情報を記憶する表示メモリと
、この表示メモリから順次表示情報を読み出して表示器
に表示するための制御全行う表示制御装置と、表示文字
情報と表示制御装置から出力される表示文字１行のうち
のどのドツトライン全表示するかを示す表示ライン信号
とを入力として文字パターンを発生する文字パターン発
生器を備え１文字と図形を重ね合わせて表示する文字図
形表示装置において、表示文字１行分を記憶できる行バ
ックアメモリを設は前記表示ライン信号が第１ラインを
示す時は。 表示メモリから行バツフアメモリに表示文字１行分を書
込むと共に、これら表示文字情報全文字パターン発生器
に入力し、また、表示ライン信号が第２ライン以降を示
す時は１行バッファメモリが表示メモリに代わって表示
文字情報を文字パターン発生器に入力すると共Ｋ、表示
メモリ記憶内容が更新可能となるようにしたことを特徴
とする文字図形表示装置。[Claims] A display memory that stores character information and graphic information to be displayed, a display control device that performs all controls for sequentially reading out display information from the display memory and displaying it on a display, and displaying character information and graphic information. It is equipped with a character pattern generator that generates a character pattern by inputting a display line signal indicating which dot line of one line of display characters outputted from a display control device is to be displayed in its entirety, and displays one character and figure superimposed. In the character/graphic display device, a line backup memory capable of storing one line of display characters is provided when the display line signal indicates the first line. One line of display characters is written from the display memory to the row buffer memory, and this display character information is input to the entire character pattern generator, and when the display line signal indicates the second line or later, the one line buffer memory is written to the display memory. 1. A character/graphic display device characterized in that display character information is input into a character pattern generator instead of the character pattern generator, and the contents stored in a display memory can be updated.