JPS5914774B2 - Program progress indicator - Google Patents

Program progress indicator

Info

Publication number
JPS5914774B2
JPS5914774B2 JP51023134A JP2313476A JPS5914774B2 JP S5914774 B2 JPS5914774 B2 JP S5914774B2 JP 51023134 A JP51023134 A JP 51023134A JP 2313476 A JP2313476 A JP 2313476A JP S5914774 B2 JPS5914774 B2 JP S5914774B2
Authority
JP
Japan
Prior art keywords
program
contents
register
display
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51023134A
Other languages
Japanese (ja)
Other versions
JPS52106635A (en
Inventor
秀夫 浅野
正幸 花田
勇 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP51023134A priority Critical patent/JPS5914774B2/en
Publication of JPS52106635A publication Critical patent/JPS52106635A/en
Publication of JPS5914774B2 publication Critical patent/JPS5914774B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明はプログラム制御の電子計算機におけるプログラ
ムの進行装況を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for displaying the progress of a program in a program-controlled electronic computer.

プログラム制御の計算機の監視や現在実行中のプログラ
ムの流れを監視する上で、計算機のプログラムの進行状
況を把握することが重要である。このためプログラム・
カウンタの内容を計算機のディスプレイパネル上のラン
プによつて表示する方式、あるいは実行プログラムの各
所にどの個所が実行されたかをテレタイプライタ(TT
Y)で印字する命令を挿入しておき、プログラムの流れ
をTTYによつて外部に知らせる方式を用いている。こ
れらの方式は、これを管理するソフトウェアに工夫がい
るとか、表示方法に問題があるなど不便な点が多い。例
えば、プログラム・カウンタの内容を計算機のディスプ
レイパネルでランプ表示する方式では、プログラム・カ
ウンタの内容がそのままビット毎にランプ表示される。
When monitoring a program-controlled computer or monitoring the flow of a currently executing program, it is important to understand the progress of the computer program. For this reason, the program
The content of the counter is displayed by a lamp on the display panel of the computer, or the contents of the execution program are displayed using a teletypewriter (TT).
A method is used in which a command to print (Y) is inserted and the flow of the program is notified to the outside via TTY. These methods have many inconveniences, such as the need for ingenuity in the software that manages them, and problems with the display method. For example, in a method in which the contents of a program counter are displayed with a lamp on a display panel of a computer, the contents of the program counter are displayed as they are in a lamp for each bit.

計算機がプログラムの実行をする速度と、人間が2進表
示された値を読みとる速さとを考慮すれば明らかなよう
に、人間の目には表示ランプの明るさの変化しか認識す
ることができないため、この方式はプログラムの流れを
判別できる表示方法ではない。そこでプログラムの進行
状況を知ることができるように、人間が分かり易い時間
々隔及び内容のデータをランプ表示する方式が考えられ
るが、このためのソフトウェア製作に要する時間と手間
、またプログラム実行時間が増えること等により実用に
はきわめて不便である。本発明は上記不便を解消し、プ
ログラムの進行状況を容易に認識することのできるプロ
グラム進行表示装置を提供することを目的とする。
Considering the speed at which computers execute programs and the speed at which humans read binary values, it is clear that the human eye can only perceive changes in the brightness of the display lamp. , this method is not a display method that allows you to determine the flow of the program. Therefore, in order to be able to know the progress status of the program, a method of displaying data at time intervals and contents in a way that is easy for humans to understand can be considered, but this requires time and effort to create the software, and program execution time. This is extremely inconvenient in practical use due to the increase in number of particles. SUMMARY OF THE INVENTION An object of the present invention is to provide a program progress display device that eliminates the above-mentioned inconvenience and allows the progress status of a program to be easily recognized.

すなわち、本発明は二次元表示面(例えばCRT表示装
置)を有し、プログラム・カウンタの内容をアナログ信
号に変換して該表示装置に表示させる構成となつている
That is, the present invention has a two-dimensional display screen (for example, a CRT display device), and is configured to convert the contents of a program counter into an analog signal and display it on the display device.

以下図面を参照して実施例を詳細に説明する。第1図は
本発明の一実施例のブロック図である。
Embodiments will be described in detail below with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention.

破線10は計算機を示し、プログラム・カウンタ11の
内容16ビットは線Dを介して並列に読み出されレジス
タ12に収容される。制御線Lにはレジスタ12がプロ
グラム・カウンタ11の内容を取り込む際のアクセス信
号が供給される。このアクセス信号はプログラム・カウ
ンタ・11の内容をレジスタ2に取り込む際の同期パル
スとして使用する。計算機10のプログラムをロードす
る記憶部の大きさにかかわらず、使用者は現在実行中の
プログラムのみ又はその一部の状況を表示して見たい場
合が多い。
The dashed line 10 indicates the computer, and the 16-bit contents of the program counter 11 are read out in parallel via line D and stored in the register 12. An access signal used when the register 12 takes in the contents of the program counter 11 is supplied to the control line L. This access signal is used as a synchronizing pulse when the contents of the program counter 11 are taken into the register 2. Regardless of the size of the storage section of the computer 10 into which programs are loaded, users often wish to display the status of only the program currently being executed or a portion thereof.

この要求を満たすために、その表示範囲を設定する。例
えばプログラム・カウンタの内容が取り得る最大の値を
Cとし、aからb番地までの命令が実行される流れを表
示するときは、キースイツチ20によつて、A,b,c
の値をそれぞれレジスタ21,22,23に供給する。
レジスタ12の内容をxとすれば、(x−a)×C÷(
b−a)を計算を演算部13で実行することによりaか
らbまでの番地の変化がoからcまでの大きさに拡大さ
れる。制御線L上の同期パルスと同期してこの演算を行
なうために、この演算を制御するプログラムを内蔵した
ROMl6、このROMl6のアドレス指定を行うアド
レスレジスタ15及びクロツク発生器14を備える。す
なわち、ROMl6には上記A,b,c及びxを取り入
れる命令、指定された順序の演算命令等が所定のアドレ
ス順に収容されている。これらは通常10数ステツプか
らなり、アドレスレジスタ15の指定により順次読み出
され演算部13へ送られる。演算部13ではクロツク発
生装置14の発生するクロツクに同期してこれらの命令
が実行される。アドレスレジスタ15はクロツク発生装
置14の発生するクロツクを計数するカウンタとすれば
、クロツクを計数する毎にROMl6のアドレス指定が
1だけ増加し、命令が順次読み出される。同期パルスに
よつてアドレスレジスタ15は初期番地に設定され、こ
のためプログラムカウンタ11に新しいアドレスが供給
される毎に上記演算が行われる。プログラム・カウンタ
11の内容は上記演算によつて変換された値となり、こ
の値の上位8ビツト、下位8ビツトはそれぞれD−A変
換器18,17によつてアナログ信号に変えられる。
In order to satisfy this request, the display range is set. For example, if the maximum value that the contents of the program counter can take is C, and when displaying the flow of execution of instructions from address a to address b, the key switch 20 selects A, b, c.
are supplied to registers 21, 22, and 23, respectively.
If the contents of register 12 are x, then (x-a)×C÷(
By executing calculation b-a) in the arithmetic unit 13, the change in address from a to b is expanded to the size from o to c. In order to perform this calculation in synchronization with the synchronization pulse on the control line L, it is provided with a ROM 16 containing a program for controlling this calculation, an address register 15 for specifying the address of this ROM 16, and a clock generator 14. That is, the ROM 16 stores instructions for taking in the above-mentioned A, b, c, and x, arithmetic instructions in a specified order, etc. in a predetermined address order. These usually consist of ten or more steps, and are sequentially read out according to the designation of the address register 15 and sent to the arithmetic unit 13. The arithmetic unit 13 executes these instructions in synchronization with the clock generated by the clock generator 14. If the address register 15 is a counter that counts the clocks generated by the clock generator 14, the address designation of the ROM 16 is incremented by 1 each time the clocks are counted, and instructions are sequentially read out. The address register 15 is set to the initial address by the synchronization pulse, so that the above operation is performed every time a new address is supplied to the program counter 11. The contents of the program counter 11 are the values converted by the above calculation, and the upper 8 bits and lower 8 bits of this value are converted into analog signals by the DA converters 18 and 17, respectively.

表示部19は例えばCRT表示装置からなり、D−A変
換器17の出力電圧を垂直方向の掃引電圧として印加し
、D−A変換器18の出力電圧を水平方向の掃引電圧と
して印加することにより、第2図に示すような表示が行
なわれる。計算機10がプログラムを実行していくにつ
れて、プログラム・カウンタ11の内容は変化する。こ
れに対応して表示部19ではドツト(発光点)が上下左
右に移動し、プログラムの内容の変化の有様すなわちプ
ログラムの進行状況が把握できる。次に本発明の第2の
実施例の構成を第3図に示す。
The display unit 19 is composed of, for example, a CRT display device, and is configured by applying the output voltage of the DA converter 17 as a vertical sweep voltage and applying the output voltage of the DA converter 18 as a horizontal sweep voltage. , a display as shown in FIG. 2 is made. As computer 10 executes the program, the contents of program counter 11 change. Correspondingly, the dots (light-emitting points) on the display section 19 move vertically and horizontally, allowing the user to grasp changes in the contents of the program, that is, the progress of the program. Next, the configuration of a second embodiment of the present invention is shown in FIG.

この実施例は、プログラム・カウンタの内容の値が近い
ものをできるだけ近くに表示させてプログラムの進行状
況を更に把握しやすくしたものである。第3図において
第1図と同一部分には同一番号を付した。レジスタ12
に収容されたプログラム・カウンタ11の内容は、並び
換えレジスタ30では並び換えが行われている。すなわ
ち、レジスタ12の第11〜15ビツトをレジスタ30
の第11〜15ビツトに、レジスタ12の第6〜10ビ
ツトをレジスタ30の第3〜第7ビツトに、レジスタ1
2の第5ビツトをレジスタ30の第10ビツトに、レジ
スタ12の第4ビツトをレジスタ30の第3ビツトに、
以下レジスタ12の第0,1,2,3ビツトをそれぞれ
レジスタ30の第0,7,1,8ビツトにそれぞれ並び
換える。このようにして並び換えられているレジスタ3
0の内容は第1図と同様に処理される。このときの表示
部19は第4図に示すような表示が行われる。同図にお
いて矢印は表示される順序を示すものである。取り込ん
だデータの大きさが増えて1つのプロツク内での表示が
終ると次のプロツクへ移る。夫々のプロツク内では第2
図と同様に表示が行われる。データの第6〜15ビツト
が1プロツク内の表示を受けもち、第0〜5ビツトがプ
ロツクの位置決めをしている。第5図は本発明の第3の
実施例を示す。
In this embodiment, program counters with similar values are displayed as close as possible to make it easier to understand the progress of the program. In FIG. 3, the same parts as in FIG. 1 are given the same numbers. register 12
The contents of the program counter 11 stored in the program counter 11 are rearranged in the rearrangement register 30. That is, the 11th to 15th bits of register 12 are transferred to register 30.
The 6th to 10th bits of register 12 are set to the 3rd to 7th bits of register 30, and the 11th to 15th bits of register 12 are set to the 11th to 15th bits of
2 to the 10th bit of register 30, the 4th bit of register 12 to the 3rd bit of register 30,
Thereafter, the 0th, 1st, 2nd, and 3rd bits of register 12 are rearranged into the 0th, 7th, 1st, and 8th bits of register 30, respectively. Register 3 rearranged in this way
The contents of 0 are processed in the same manner as in FIG. At this time, the display section 19 displays a display as shown in FIG. 4. In the figure, arrows indicate the order in which they are displayed. When the size of the captured data increases and the display within one block is finished, the process moves to the next block. Within each block, the second
Display is performed in the same way as in the figure. The 6th to 15th bits of data are responsible for displaying within one block, and the 0th to 5th bits determine the position of the block. FIG. 5 shows a third embodiment of the invention.

第1図と同一部分は同一符号を付した。すなわち演算部
13の出力信号がD−A変換器17,18に直接供給さ
れず、ROM5Oのアドレス信号として使用される。R
OM5Oはあらかじめ各アドレスには表示部19の表示
領域の1点を接定するデイジタル信号が貯えられており
、演算部13の出力信号によつて指定されたアドレスの
デイジタル信号が出力される。このデイジタル信号を第
1図と同様にD−A変換して表示部19において表示す
る。ROM5Oの内容は表示部19においてどのように
表示されるかを決定するもので、例えば第6図に示すよ
うに、プログラム・カウンタの内容が増加するにつれて
、うず巻き状になるように表示することもできる。第7
図は本発明の第4の実施例を示すものである。
The same parts as in FIG. 1 are given the same reference numerals. That is, the output signal of the arithmetic unit 13 is not directly supplied to the DA converters 17 and 18, but is used as an address signal for the ROM 5O. R
In the OM5O, a digital signal connecting one point of the display area of the display section 19 is stored in advance at each address, and the digital signal of the address designated by the output signal of the arithmetic section 13 is output. This digital signal is DA-converted in the same manner as in FIG. 1 and displayed on the display section 19. The contents of the ROM 5O determine how they are displayed on the display section 19. For example, as shown in FIG. 6, as the contents of the program counter increase, they may be displayed in a spiral shape. can. 7th
The figure shows a fourth embodiment of the invention.

第1図と同一部分は同一符号を付した。プログラム・カ
ウンタ11の内容をレジスタ12に取り込み、演算部1
3によつて表示範囲を設定した後、16ビツトの値をそ
のままD−A変換器70によつてアナログ信号に変換し
、表示部19の垂直方向の掃引電圧とする。表示部19
は水平方向には一定の掃引時間で掃引させることにより
時間軸とする。これによつて第8図に示すように、時間
の経過と共にプログラム・カウンタ11の内容すなわち
実行アドレスが増加すると右下りの線分が表示される。
The same parts as in FIG. 1 are given the same reference numerals. The contents of the program counter 11 are loaded into the register 12, and the arithmetic unit 1
After setting the display range by 3, the 16-bit value is directly converted into an analog signal by the DA converter 70, and is used as the vertical sweep voltage of the display section 19. Display section 19
is set as a time axis by sweeping in the horizontal direction at a constant sweep time. As a result, as time passes, as the content of the program counter 11, that is, the execution address increases, a line segment pointing downward to the right is displayed, as shown in FIG.

線分の切れめはブランチ等によつて実行アドレスが急変
していることを示すものである。以上のように本発明に
よれば、プログラム・カウンタの内容の変化が2次元画
面上で表示されるのでプログラム・カウンタの内容の変
化をきわめて容易に認識することができ、計算機がどの
ような流れでプログラムを実行しているのかを直ちに判
別することができる。また本発明の装置によれば、使用
者がソフトウエアの管理を考える必要がなく、したがつ
て計算機は本装置の有無にかかわらず同じ動作を行うこ
とができる。さらにプログラムの流れの一部だけを拡大
して表示させることができるので、必要に応じてプログ
ラムの詳細な流れも判別することができる。
The break in the line segment indicates that the execution address is suddenly changing due to a branch or the like. As described above, according to the present invention, changes in the contents of the program counter are displayed on a two-dimensional screen, so changes in the contents of the program counter can be recognized extremely easily, and the computer can easily recognize changes in the contents of the program counter. You can immediately determine whether the program is running. Furthermore, according to the device of the present invention, the user does not have to think about software management, and therefore the computer can perform the same operations regardless of whether or not the device is installed. Furthermore, since only a part of the program flow can be enlarged and displayed, the detailed flow of the program can be determined if necessary.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第3図、第5図、及び第7図は本発明の一実施
例のプロツク構成図、第2図、第4図、第6図、及び第
8図はそれぞれ第1図、第3図、第5図、及び第7図に
示す実施例における表示の一例を示す図である。 11・・・・・・プログラム・カウンタ、12・・・・
・ルジスタ、13・・・・・・演算部、14・・・・・
・クロツク発生器、15・・・・・・アドレスレジスタ
、16・・・・・・読出専用メモリ、17,18・・・
・・・D−A変換器、19・・・・・・表示部、20・
・・・・・キー・スイツチ、21,22,23・・・・
・・設定値レジスタ、50・・・・・・読出専用メモリ
、70・・・・・・D−A変換器。
FIGS. 1, 3, 5, and 7 are block diagrams of an embodiment of the present invention, and FIGS. 2, 4, 6, and 8 are respectively shown in FIG. FIG. 7 is a diagram showing an example of a display in the embodiment shown in FIGS. 3, 5, and 7; 11...Program counter, 12...
・Lujistar, 13... Arithmetic unit, 14...
・Clock generator, 15...address register, 16...read-only memory, 17, 18...
...D-A converter, 19...Display section, 20.
...Key switch, 21, 22, 23...
... Setting value register, 50 ... Read-only memory, 70 ... D-A converter.

Claims (1)

【特許請求の範囲】[Claims] 1 プログラム制御の電子計算機のプログラム・カウン
タの内容を取り込む手段と、この手段によつて取り込ま
れた前記プログラム・カウンタの内容をアナログ信号に
変換するD−A変換器と、このD−A変換器の出力信号
によつて表示ドットの位置が指定される表示部とを備え
、前記表示ドットによりプログラムの進行状態を示すこ
とを特徴とするプログラム進行状態表示装置。
1. A means for capturing the contents of a program counter of a program-controlled electronic computer, a D-A converter for converting the contents of the program counter read by this means into an analog signal, and this D-A converter. 1. A program progress state display device comprising: a display section in which a position of a display dot is designated by an output signal of the program progress state display device, wherein the display dot indicates a progress state of the program.
JP51023134A 1976-03-05 1976-03-05 Program progress indicator Expired JPS5914774B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51023134A JPS5914774B2 (en) 1976-03-05 1976-03-05 Program progress indicator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51023134A JPS5914774B2 (en) 1976-03-05 1976-03-05 Program progress indicator

Publications (2)

Publication Number Publication Date
JPS52106635A JPS52106635A (en) 1977-09-07
JPS5914774B2 true JPS5914774B2 (en) 1984-04-06

Family

ID=12102053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51023134A Expired JPS5914774B2 (en) 1976-03-05 1976-03-05 Program progress indicator

Country Status (1)

Country Link
JP (1) JPS5914774B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214903U (en) * 1985-07-08 1987-01-29

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595366A (en) * 1982-07-01 1984-01-12 Hitachi Ltd Operating state monitoring device of microprocessor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214903U (en) * 1985-07-08 1987-01-29

Also Published As

Publication number Publication date
JPS52106635A (en) 1977-09-07

Similar Documents

Publication Publication Date Title
JPH06289928A (en) Programmable controller and execution method for sfc program using same
KR100246862B1 (en) Method and editing system for setting tool button
JPH0795261B2 (en) Menu display method
US4538994A (en) Training simulator for training an operator in the operation of an electric power system
JPS5914774B2 (en) Program progress indicator
JPH06215095A (en) Object attribute expressing/changing system
JP2748972B2 (en) Grid display method in graphic processing device
JP2633548B2 (en) Switch pattern display device and method
JPS62115496A (en) Display speed decision system
JP3167245B2 (en) Programmable controller operating state monitoring device
JPH051888B2 (en)
JPH0679245B2 (en) Programmable controller sequence program execution method
JPH0319000Y2 (en)
JPS632094A (en) Screen pattern processor
JPH01244502A (en) Pc program display system
JP6235746B1 (en) Operating status display system
JP2611463B2 (en) Character information display
JP2998453B2 (en) Control execution order display device
JP2719242B2 (en) Graphic processing method of data in memory
JPH0444767B2 (en)
JPH0731563B2 (en) Program end time notification method
JP2687327B2 (en) Numerical control unit
JPH0128396B2 (en)
JPH0683405A (en) Programming device of programmable controller
JPH03221987A (en) Map display device