JPS59144240A - Method and device for detecting terminal fault of transmission system - Google Patents
Method and device for detecting terminal fault of transmission systemInfo
- Publication number
- JPS59144240A JPS59144240A JP58019069A JP1906983A JPS59144240A JP S59144240 A JPS59144240 A JP S59144240A JP 58019069 A JP58019069 A JP 58019069A JP 1906983 A JP1906983 A JP 1906983A JP S59144240 A JPS59144240 A JP S59144240A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- address
- failure
- check
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title description 3
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000012905 input function Methods 0.000 claims 1
- 230000004044 response Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000004397 blinking Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は、伝送システムの端末の故障検出方法および
その装置に関し、端末の故障の発生及びその発生箇所の
迅速な検知を可能にするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method and apparatus for detecting a failure in a terminal of a transmission system, and is capable of quickly detecting the occurrence of a failure in a terminal and the location where the failure occurs.
従来、この種の伝送システムでは、伝送信号のハリティ
チェック及び信号の照合操作等の手段で端末の誤動作及
び故障を検知していたが、これだけではデータを伝送シ
ステムに対し出力する側の端末の誤動作及び故障はその
データ信号によって検知できるが、データを受信する側
の故障情報は何等検出てきない。またこれに対し受信側
から度ごとに応答信号を伝送信号上に送り出す方法が考
えられるが伝送効率の低下を招いてしまうと云う問題を
生し新規な検出方法の開発が求められていた。Conventionally, in this type of transmission system, malfunctions and failures of terminals have been detected by means such as integrity checks of transmission signals and signal comparison operations, but this alone has not been enough to detect malfunctions and failures of terminals that output data to the transmission system. Malfunctions and failures can be detected by the data signal, but no failure information on the data receiving side is detected. In addition, a method has been considered in which the receiving side sends out a response signal on top of the transmitted signal every time, but this poses the problem of lowering the transmission efficiency, and there has been a demand for the development of a new detection method.
この発明は、上記問題点に対処して成されたもので、以
下図に示す実施例を基に説明する。This invention has been made in response to the above-mentioned problems, and will be described below based on the embodiments shown in the figures.
第1図は、この発明に係る伝送システムの基本構成を示
し、一台の伝送制御装置1と複数の端末制御装置2・2
′・2″・・・か伝送線3を介して、いわゆるマルチド
ロップ方式で接続されている。伝送制御装置1は、接続
される入出カニニット4A−B及び端末制御装置2・2
′・2″・・との信号の授受を制御するもので、端末制
御装置2・2′・2″・・・へはタイミングをとって各
入出ツJユニット4A−Bへの信号を時分割多重化して
伝送している。 端末制御装置2・2′・2″・・・は
、伝送制御装置1からの多重化信号を受信し接続される
入出カニニット4A−Bを制御するもので伝送制御装置
1とは同期信号・アドレスバスの出力機能を有していな
い点のみが異なり他の機能・構成は全く同一であり、従
がってほとんど共通の仕様で構成できる。入出カニニッ
ト4A−Bは、制御される端末機器5A−Bに対するデ
ータ信号の出力又は端末機器5A−Bよりのデータの受
信を行なうもので、ここではこの入出カニニット4A−
B及び端末機器5A−Bのうち4A・5Aを伝送システ
ムから信号を受ける出力側、4B・5Bを伝送システム
へデータを送る入力側としである。またこの各ユニット
4A−Bは、データ信号の授受を行なうべきそれぞれ対
応する出力側ユニット4Aと入力側ユニット4Bとが同
一のアドレスを有するようにアドレス設定されている。FIG. 1 shows the basic configuration of a transmission system according to the present invention, which includes one transmission control device 1 and a plurality of terminal control devices 2 and 2.
', 2''... are connected in a so-called multi-drop system via a transmission line 3.The transmission control device 1 connects input/output crab units 4A-B and terminal control devices 2, 2 to be connected.
It controls the transmission and reception of signals with the terminal control devices 2, 2', 2", etc., and time-divides the signals to each input/output J unit 4A-B to the terminal control devices 2, 2', 2", etc. It is multiplexed and transmitted. The terminal control devices 2, 2', 2'', etc. receive multiplexed signals from the transmission control device 1 and control the connected input/output units 4A-B. The only difference is that it does not have a bus output function, and the other functions and configurations are exactly the same, so they can be configured with almost the same specifications. It outputs a data signal to B or receives data from the terminal device 5A-B, and here, this input/output crab unit 4A-
Of the terminal devices 5A and 5A-B, 4A and 5A are output sides that receive signals from the transmission system, and 4B and 5B are input sides that send data to the transmission system. Further, the addresses of each of the units 4A-B are set so that the corresponding output side unit 4A and input side unit 4B, which are to exchange data signals, have the same address.
尚、この図には各制御装置1・2に対しそれぞれ二つの
入出力ユニッ)4A−Bを接続した例を示しているが、
これに限らずそれぞれ任意複数のユニットの接続が可能
である。6・6′・6で・・は各端末制御装置2・2・
2″−・・及び伝送制御装置1に接続される故障警報ユ
ニットで、接続された制御装置で受信しチェックして出
力される故障データを読み込み警報出力するものである
。7は該故障警報ユニットから警報出力を受は故障の発
生を表示するディスプレイパネルで、故障管理を行なう
任意の故障警報ユニット6・6・6で・・、即ち任意の
端末制御装置及び伝送制御装置の設置位置でシステム全
体の故障確認が行なえるものである。Note that this figure shows an example in which two input/output units (4A-B) are connected to each control device 1 and 2, but
However, the present invention is not limited to this, and it is possible to connect any number of units. 6, 6', 6... are each terminal control device 2, 2,
2'' - A failure alarm unit connected to the transmission control device 1, which reads failure data received, checked and output by the connected control device and outputs an alarm. 7 is the failure alarm unit. The alarm output is received by the display panel that displays the occurrence of a fault, and by any fault alarm unit 6, 6, 6 that performs fault management, i.e., the entire system at the installation location of any terminal control device and transmission control device. It is possible to check for failures.
第2図は、前記ディスプレイパネル7の操作部の構成例
を示す図で、アドレス表示部10、操作モード設定スイ
ッチ11、アドレス設定スイッチ12、ユニット設定ス
イッチ13、状態表示ランプ14により構成されている
。その動作を説明すると、通常の伝送システム作動時に
は、モードスイ・ンチ12はAUTモードに設定され、
故障が発生すると表示部10に故障したユニットのアド
レスを表示すると共に、表示ランプ14に於いて故障し
たユニ・ントが入力側であるか出力側であるかをランプ
の組み合わせ又は点滅状態等で区別して表示する。MA
Nモードではアドレス設定スイッチINC(アドレスを
+1カウント)及びDEC(−1カウント)を用いて表
示部10に状態確認を行ないたいユニ、7トのアドレス
を設定し表示ランプにそのユニ・ノドの状態を表示する
。即ちRUNランプ点灯で作動中、FAILランプで故
障、ABSTランプで通電されていない状態をそれぞれ
表示する。FIG. 2 is a diagram showing an example of the configuration of the operation section of the display panel 7, which is composed of an address display section 10, an operation mode setting switch 11, an address setting switch 12, a unit setting switch 13, and a status display lamp 14. . To explain its operation, during normal transmission system operation, the mode switch 12 is set to AUT mode,
When a failure occurs, the address of the failed unit is displayed on the display section 10, and the display lamp 14 distinguishes whether the failed unit is on the input side or the output side by the combination of lamps or blinking state. Display separately. M.A.
In N mode, use the address setting switches INC (address +1 count) and DEC (-1 count) to set the address of the unit or node whose status you want to check on the display unit 10, and display the status of that unit or node on the display lamp. Display. That is, the RUN lamp is lit to indicate that it is in operation, the FAIL lamp to indicate a failure, and the ABST lamp to indicate that it is not energized.
UNITモードでは、予じめユニットの状態を設定して
おくモードで、例えばユニットを接続していないアドレ
ス及び接続してあっても通電し使用していないユニット
のアドレスを設定しておけばこの設定した情報が前記警
報ユニット6にメモリされシステムからの故障データと
照合されより的確な故障警報出力が可能になる。このU
NITモードの操作は、アドレス設定スイッチ12て表
示部10にユニットのアドレスを設定しユニット設定ス
イッチで通電動作可能(EXST)’、通電なしくAB
ST)及び動作可能ユニットの最終アドレス(END)
を設定する。UNIT mode is a mode in which the status of the unit is set in advance.For example, if you set the address for which the unit is not connected, and the address for the unit that is connected but not powered on, this setting can be made. This information is stored in the alarm unit 6 and compared with failure data from the system, making it possible to output a more accurate failure alarm. This U
To operate the NIT mode, set the address of the unit on the display section 10 using the address setting switch 12, and press the unit setting switch to enable energization (EXST) or AB without energization.
ST) and the final address of the operational unit (END)
Set.
第3図は、前記故障警報ユニットの構成を示すブロック
図で、各制御装置とアドレスバス21、制御バス22を
介して接続され故障データ書込み回路23、アドレス切
替回路24、メモリーRAM25、マイクロプロセッサ
−26、入出力回路27、パックアツブ回路28により
構成されている。尚、ここでは図示の通り、ディスプレ
イパネル7を接続したユニットについて説明する。まず
接続する制御装置で信号を受信すると、制御バス22・
アドレスバス23を介してそれぞれ書込み回路23及び
アドレス切替回路24に故障データ及びアドレス信号が
入力され、切替回路24により指定されアドレスごとに
割りふられたメモリー25へ書き込み回路23がそれぞ
れ正常か又は異常かの故障データを書き込む。一方接続
ケーブル29によりディスプレイパネル7と接続する入
出力回路29では、ディスプレイパネル7に於いてUN
ITモードで設定された情報を受信してマイクロプロセ
ッサ−26へ送り、このプロセッサー26ではこの情報
をもとにメモリー25へ書き込む。このメモリーへ書き
込まれた相方からの情報はプロセッサー26に於いて照
合確認され故障が確認されると入出力回路29から警報
用されディスプレイパネル7には故障発生ユニットのア
ドレスとユニットの入力端及び出力側の区別が表示され
る。バックアップ回路28は、停電等の際メモリーがク
リアされたり処理が中断されないようにするための補助
電源回路である。FIG. 3 is a block diagram showing the configuration of the failure alarm unit, which is connected to each control device via an address bus 21 and a control bus 22, and includes a failure data writing circuit 23, an address switching circuit 24, a memory RAM 25, a microprocessor, and a failure alarm unit. 26, an input/output circuit 27, and a pack-in circuit 28. Note that, as shown in the figure, a unit to which the display panel 7 is connected will be described. First, when the control device to be connected receives a signal, the control bus 22
Failure data and address signals are input to the write circuit 23 and the address switching circuit 24 via the address bus 23, respectively, and the write circuit 23 is sent to the memory 25 designated by the switching circuit 24 and allocated for each address.Whether the write circuit 23 is normal or abnormal. Write the failure data. On the other hand, in the input/output circuit 29 connected to the display panel 7 by the connection cable 29, the UN
The information set in the IT mode is received and sent to the microprocessor 26, and the processor 26 writes it into the memory 25 based on this information. The information written to this memory from the other party is checked in the processor 26, and if a failure is confirmed, an alarm is issued from the input/output circuit 29, and the display panel 7 displays the address of the unit where the failure occurred, the input terminals of the unit, and the output. The side distinction is displayed. The backup circuit 28 is an auxiliary power supply circuit that prevents the memory from being cleared or processing from being interrupted in the event of a power outage or the like.
第4図は、この伝送システム例の伝送制御装置1及び端
末制御装置2の伝送プロセスを示すフローチャート図で
、以下このフローチャート図を基に動作例を説明する。FIG. 4 is a flowchart showing the transmission process of the transmission control device 1 and the terminal control device 2 of this transmission system example, and an example of operation will be described below based on this flowchart.
第4図(a)は伝送制御装置1のフローを示し、通電と
同時に初期設定(1)され同期信号5YNCを出力(2
)シた後、まず前記出力側ユニット4Aの通電状態及び
故障を検知するチェックルーチン(4)へこのルーチン
の開始を伝えるチェック・スタートビットの出力(3)
をした後移行する。次に再び同期信号5YNCを出力(
5)シ続いてチェックルーチン(4)に於いて検知した
通電状態の正常な入出カニニットのうちの最終アドルス
(番地数の最も大きいアドレス) ad(e)を出力(
6)シ、以下該当するアドレスのユニットがデータの授
受を行なうデータビットを一定時間ずつ区切ってアドレ
スをカウント (−1’)(8Lデータ伝送サイクルの
終了を確認(9)シながらそれぞれのカウントしたアド
レス及び授受されたデータをロード(7)シている。こ
こでは、伝送信号として与えられるアドレスは前記最終
アドレスad(e)のみであり、以下はこの伝送制御装
置1をはじめ各端末制御装置2ごとにこの最終アドレス
ad(e)からカウント(−1)してデータのアドレス
を決定するものでアドレス信号を送る時間を削減し伝送
効率の向上を計っている。データビットで伝送されたデ
ータはパリティチェック(10され異常があればこの装
置1に接続された故障警報ユニット6のメモリー25に
異常データが書き込まれ(11)、正常であればこのメ
モリー25への書き込みはクリア02)される。このパ
リティチェックで書き込まれた異常データは適宜回数a
回にわたり運送照合された後0回とも異常であればこの
故障警報ユニット6より警報出力Q3)される。FIG. 4(a) shows the flow of the transmission control device 1, which is initialized (1) at the same time as power is turned on and outputs a synchronization signal 5YNC (2).
), first output a check start bit (3) to notify the start of this routine to the check routine (4) that detects the energization state and failure of the output side unit 4A.
Migrate after doing this. Next, output the synchronization signal 5YNC again (
5) Next, in the check routine (4), output the final address (address with the largest number of addresses) ad(e) among the normal input/output crab units in the energized state detected in the check routine (4).
6) Below, the unit at the corresponding address counts the data bits that exchange data by dividing them into fixed time intervals (-1') (confirming the end of the 8L data transmission cycle (9)) The address and the transmitted/received data are loaded (7).Here, the only address given as a transmission signal is the final address ad(e), and the following description is given to each terminal control device 2 including this transmission control device 1. The data address is determined by counting (-1) from this final address ad(e) for each address, thereby reducing the time required to send address signals and improving transmission efficiency.Data transmitted in data bits Parity check (10) If there is an abnormality, abnormal data is written to the memory 25 of the failure alarm unit 6 connected to this device 1 (11), and if normal, the writing to this memory 25 is cleared (02). The abnormal data written in this parity check is written a number of times a as appropriate.
After the transportation verification has been carried out several times, if none of the transportation verifications are abnormal, an alarm is outputted from the failure alarm unit 6 (Q3).
一連のデータ伝送終了後、夕1イマーカウンターの経過
を検矢瞭Φし設定時間lに達していれば(2)へ移りチ
ェックルーチン(3)から動作し、達していなければ(
5)から動作し再びデータ伝送がくり返される。After completing a series of data transmissions, check the progress of the timer counter Φ and if it has reached the set time l, proceed to (2) and operate from the check routine (3); if it has not reached (
5) and data transmission is repeated again.
第4図(A)は、端末制御装置2のフローを示し、通電
と同時に初期設定(21)され同期信号5YNCの入力
(22)を待つ。次にチェック・スタートビットの入力
を検知C3)シ入力があれば伝送制御装置1と同様にチ
ェックルーチン(2か移行する。スタートビットの入力
がなければ伝送制御装置1からのアドレスad(e)を
ロードC5)シ装置1と同様にアドレスをカウント(−
1) (26Lながらアドレス及び伝送されるデータの
ロード(27)を行なう。この時各端末制御装置2に接
続された入出カニニット4は、各装置2でカウントした
アドレスが自分のアドレスと一致した時点でデータの授
受を行なっている。FIG. 4(A) shows the flow of the terminal control device 2, which performs initial settings (21) at the same time as power is turned on and waits for input of a synchronization signal 5YNC (22). Next, detect the input of the check start bit C3) If there is an input, proceed to the check routine (2) in the same way as transmission control device 1. If there is no start bit input, address ad(e) from transmission control device 1 Load C5) and count the addresses (-) in the same way as device 1.
1) Load the address and the data to be transmitted (27) at 26L. At this time, the input/output crab unit 4 connected to each terminal control device 2 detects when the address counted by each device 2 matches its own address. Data is exchanged with .
ロードG27)されたデータは、伝送制御装置1と同様
にパリティチェック(28)され、異常があればメモリ
ーされ連送照鯨9)シーた上で警報を出ノ](3■し、
正常であればメモリークリア(31)される。The loaded data (G27) is subjected to a parity check (28) in the same way as the transmission control device 1, and if there is an abnormality, it is stored in memory and a warning is issued after continuous transmission (9).
If normal, the memory is cleared (31).
第5図は、第4図(a)・(b)に示されるチェックル
ーチンのフローチャート図で、このチェックルーチンで
は上記パリティチェックで検知できない出力側ユニット
4Aの通電状態及び故障をチェックするもので、各出力
側ユニッ)4Aでは通電され正常状態にあれば前記チェ
ック・スタートビットの出力(3)に応じて応答信号を
相当するアドレスに割り振られたチェックピット上へ出
力するように構成されている。まず伝送制御装置1より
各制御装置1・2に接続された入出カニニットの最終ア
ドレスad (71+ (番地数の最も大きいアドレス
)を出力(4DL各端末制御装置2ではこのアドレスを
ロード(41)する。各出力側ユニット4Aでは伝送さ
れたアドレスが自分のアドレスと一致し且つ正常状態に
あれは応答信号を出力し、各制御装置では、この応答信
号をロード(42)I、応答の有無を検知(43Lで応
答がなければ異常データが警報ユニット6のメモリー2
5に書き込まれ(4の応答があればメモIJ−書き込み
はクリア(45)される。この−とき書き込まれた異常
データはパリティチェックと同様に適宜回数a回にわた
り連送照%46)されa回とも応答がなければ警報出力
(47)される。(48)では最初に応答信号の入力が
あったアドレスを検知し、このチェックルーチン以後に
行なわれるデータ伝送のスタートとなるアドレスad(
e)を得ている。以上の一連動作の後、各制御装置1・
2ではアドレスad(n)をカウント(−1) (49
L、終了チェック(5■しながら同様のサイクルをくり
返し、各アドレスに於ける応答信号の有無を検知してい
る。ここでは、前記データ伝送時と同様に伝送信号とし
与えるアドレスはad(n)だけで各制御装置1・2で
このad(n)からカウント(−1)L連続するチェッ
クピットのアドレスを認知しているもので伝送効率の向
上を計っている。FIG. 5 is a flowchart of the check routine shown in FIGS. 4(a) and 4(b). In this check routine, the energization state and failure of the output side unit 4A which cannot be detected by the above parity check is checked. Each output side unit) 4A is configured to output a response signal onto the check pit assigned to the corresponding address in response to the output (3) of the check start bit if it is energized and in a normal state. First, the transmission control device 1 outputs the final address ad (71+ (address with the largest number of addresses) of the input/output units connected to each control device 1 and 2) (each 4DL terminal control device 2 loads this address (41) .Each output side unit 4A outputs a response signal if the transmitted address matches its own address and is in a normal state, and each control device loads this response signal (42) I and detects the presence or absence of a response. (If there is no response at 43L, the abnormal data will be stored in memory 2 of alarm unit 6.
5 (if there is a response of 4, the memo IJ-writing is cleared (45). The abnormal data written at this time is continuously sent and verified a number of times a as in the parity check). If there is no response each time, an alarm is output (47). In (48), the address where the response signal was first input is detected, and the address ad(
e) has been obtained. After the above series of operations, each control device 1.
2 counts the address ad(n) (-1) (49
L, end check (5) The same cycle is repeated and the presence or absence of a response signal at each address is detected.Here, the address given as a transmission signal is ad(n) as in the case of data transmission. Each of the control devices 1 and 2 recognizes the addresses of check pits that are continuous for count (-1) L from ad(n), thereby improving transmission efficiency.
第6図は、上記動作によって成される伝送のフォーマッ
ト図で、第6図(a)に示されるように同期信号5YN
Cに続いて、まずチェック・スタートピットO8に導か
れてチェックフレームCFが伝送され続いてデータフレ
ームDFをくり返し、更に定期的にチェックフレームC
Fが挿入されている。第6図(b)にデータフレームD
Fを示すようにアドレス信号ad (e)が最初に与え
られるのみで思考は各アドレスに応じたデータビットd
(e)・d (/−1)・・・だけが連続して伝送さ
れ、更にチェックフレームで検知した正常状態にある動
作可能なユニットのアドレスad(t)から開始して、
設定アドレスn個のうち8個とだけ信号の授受を行なう
よう効率的に成されている。またチェックフレームCF
においても第6図(C)に示す通り伝えられるアドレス
信号はad(?りのみで、以後各アドレスに応じたチェ
’/クビットC(n)・t(n−1)・・・が連続する
もので、この各チェックピット上に該アドレスのユニッ
ト4Aからの応答信号が送出される。FIG. 6 is a format diagram of the transmission performed by the above operation, and as shown in FIG. 6(a), the synchronization signal 5YN
Following C, a check frame CF is first transmitted to the check start pit O8, then a data frame DF is repeated, and then a check frame C is transmitted periodically.
F is inserted. Figure 6(b) shows data frame D.
As shown in F, only the address signal ad (e) is first given, and the thinking is to determine the data bit d corresponding to each address.
Only (e), d (/-1)... are transmitted continuously, and further, starting from the address ad(t) of the operable unit in the normal state detected by the check frame,
It is efficiently configured to exchange signals with only eight of the n set addresses. Also check frame CF
Also, as shown in Fig. 6(C), the address signal transmitted is only ad(?), and thereafter, check'/qu bits C(n), t(n-1), etc. corresponding to each address are successively transmitted. A response signal from the unit 4A at the address is sent onto each check pit.
この発明は以上のように構成されるもので、データフレ
ーム間にチェックフレームを定期的に挿入したため、出
力側ユニットからのチェック応答信号を伝送することが
でき、従来確認が困難であった出力側ユニットの故障を
確実に把握か可能である。また各制御装置には故障警報
ユニットを備え警報出力するよう構成したため各制御装
置において接続した全ユニットの故障を確認でき迅速な
対応が可能である。更に故障警報ユニットに接続するデ
ィスプレイパネルを設け、故障を生じたユニットのアド
レスを表示して故障箇所を的確に認知でき、このディス
プレイパネルの設置位置で伝送システムの集中管理が可
能である。This invention is constructed as described above, and since a check frame is periodically inserted between data frames, it is possible to transmit a check response signal from an output side unit, which is difficult to confirm on the output side. It is possible to accurately identify unit failures. Furthermore, since each control device is equipped with a failure alarm unit and is configured to output an alarm, it is possible to confirm failures in all units connected to each control device and take prompt action. Furthermore, a display panel connected to the failure alarm unit is provided to display the address of the unit in which the failure has occurred so that the location of the failure can be accurately recognized, and central management of the transmission system is possible at the installation location of this display panel.
第1図は、この発明に係る伝送システム例の基本構成図
。
第2図は、ディスプレイパネルの操作部の構成図。
第3図は、故障警報ユニットの構成を示すブロック図。
第4図(a)・(b)は、伝送制御装置及び端末制御装
置のフローチャート図。
第5図は、第4図におけるチェックルーチンのフローチ
ャート図。
第6図(a)・(b)・(C)は、この実施例における
伝送フォーマット図。
1は伝送制御装置、2・2・2・・・は端末制御装置3
は伝送線、4A・4Bは入出カニニット5A・5Bは端
末機器、6・6・6・・・は故障警報装置、7はディス
プレイパネル
第4図
−209−
第り図
手続補正書(自発)
昭和58年 8月t 日
紹和58年特許願第 19069号
2、発明の名称
伝送システムに於ける端末故障検出方法および装置3、
補正をする者
事件との関係 特許出願人
住所 長野県更埴市大字雨宮1825番地明細書の図面
の簡単な説明の欄
5、補正の内容
明細書flS14lS14行第123行に「第6図(a
) 、 (b) 、 (c)は、この実施例における伝
送フォーマット図、」とあるをriB図は、この実施例
における伝送フォーマツ210−FIG. 1 is a basic configuration diagram of an example of a transmission system according to the present invention. FIG. 2 is a configuration diagram of the operation section of the display panel. FIG. 3 is a block diagram showing the configuration of a failure alarm unit. FIGS. 4(a) and 4(b) are flowcharts of the transmission control device and the terminal control device. FIG. 5 is a flowchart of the check routine in FIG. 4. FIGS. 6(a), (b), and (C) are transmission format diagrams in this embodiment. 1 is a transmission control device, 2, 2, 2... is a terminal control device 3
4A and 4B are transmission lines, 4A and 4B are input and output crab units, 5A and 5B are terminal devices, 6, 6, 6... are failure alarm devices, and 7 is display panel. August 1958 Patent Application No. 19069 2, title of invention Terminal failure detection method and device in transmission system 3;
Relationship with the case of the person making the amendment Patent Applicant Address 1825 Oaza Amemiya, Koshoku City, Nagano Prefecture In column 5 of the brief explanation of the drawings in the specification, in column 5 of the brief description of the drawings in the specification flS14lS14, line 123, there is a ``Figure 6 (a)
), (b), and (c) are transmission format diagrams in this embodiment.
Claims (3)
の端末制御装置とを設け、伝送線を介して時分割多重化
したデータ信号をサイクリックに伝送する伝送システム
において、それぞれアドレス設定され端末機器へデータ
信号の出力又は入力を行なう入出カニニットを伝送制御
及び端末制御装置に接続して制御システムを構成すると
共に、多重化伝送されるデータフレーム間に端末故障検
知用のチェックフレームを定期的に挿入し、入出カニニ
ットのうち端末機器への出力側ユニットからのチェック
信号を伝送することを特徴とした伝送システムにおける
端末故障検出方法。(1) In a transmission system that includes a transmission control device that controls transmission timing and a plurality of terminal control devices, and that cyclically transmits time-division multiplexed data signals via transmission lines, addresses are set for each terminal device. A control system is constructed by connecting the input/output unit that outputs or inputs data signals to the transmission control and terminal control equipment, and periodically inserts check frames for terminal failure detection between data frames that are multiplexed and transmitted. A terminal failure detection method in a transmission system characterized by transmitting a check signal from an output side unit to a terminal device among input and output crab units.
出力する故障警報ユニットを備え、データフレームに於
けるパリティチェック及びチェックフレームに於けるチ
ェック信号により端末の故障を検知し警報を出力するこ
とを特徴とする特許請求の範囲第1項記載の端末故障検
出方法。(2) Each terminal control device and transmission control device is equipped with a failure alarm unit that outputs an alarm signal, detects a failure of the terminal by parity check in the data frame and check signal in the check frame, and outputs an alarm. A terminal failure detection method according to claim 1, characterized in that:
る表示機能と、動作可能な端末のアドレスを設定する入
力機能とを備えた故障表示部のディスプレイパネルを設
け、任意の端末制御装置又は伝送制御装置の故障警報装
置に接続して成る伝送システムにおける端末故障検出装
置。(3) Provide a display panel for a failure display section that has at least a display function for displaying the address of a terminal that has caused a failure and an input function for setting the address of an operable terminal, and provide an optional terminal control device or transmission control A terminal failure detection device in a transmission system connected to a device failure alarm device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58019069A JPS59144240A (en) | 1983-02-07 | 1983-02-07 | Method and device for detecting terminal fault of transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58019069A JPS59144240A (en) | 1983-02-07 | 1983-02-07 | Method and device for detecting terminal fault of transmission system |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22826991A Division JPH05300568A (en) | 1991-08-12 | 1991-08-12 | Transmission system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59144240A true JPS59144240A (en) | 1984-08-18 |
JPH0582099B2 JPH0582099B2 (en) | 1993-11-17 |
Family
ID=11989140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58019069A Granted JPS59144240A (en) | 1983-02-07 | 1983-02-07 | Method and device for detecting terminal fault of transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59144240A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63148739A (en) * | 1986-12-11 | 1988-06-21 | Nippon Denso Co Ltd | Controller having communication function |
JPS63148738A (en) * | 1986-12-11 | 1988-06-21 | Nippon Denso Co Ltd | Controller having communication function |
JPH01112835A (en) * | 1987-10-26 | 1989-05-01 | Sharp Corp | Communication system |
CN102546215A (en) * | 2010-12-30 | 2012-07-04 | 深圳市恒扬科技有限公司 | Method and device for protecting data link, and equipment with device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53137604A (en) * | 1977-05-07 | 1978-12-01 | Omron Tateisi Electronics Co | Data transmission system |
JPS57190441A (en) * | 1981-05-19 | 1982-11-24 | Nec Corp | Terminal controlling system |
-
1983
- 1983-02-07 JP JP58019069A patent/JPS59144240A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53137604A (en) * | 1977-05-07 | 1978-12-01 | Omron Tateisi Electronics Co | Data transmission system |
JPS57190441A (en) * | 1981-05-19 | 1982-11-24 | Nec Corp | Terminal controlling system |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63148739A (en) * | 1986-12-11 | 1988-06-21 | Nippon Denso Co Ltd | Controller having communication function |
JPS63148738A (en) * | 1986-12-11 | 1988-06-21 | Nippon Denso Co Ltd | Controller having communication function |
JPH01112835A (en) * | 1987-10-26 | 1989-05-01 | Sharp Corp | Communication system |
CN102546215A (en) * | 2010-12-30 | 2012-07-04 | 深圳市恒扬科技有限公司 | Method and device for protecting data link, and equipment with device |
Also Published As
Publication number | Publication date |
---|---|
JPH0582099B2 (en) | 1993-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4777330A (en) | Network system diagnosis system | |
JPS6172445A (en) | Defect detecting method | |
JPS59144240A (en) | Method and device for detecting terminal fault of transmission system | |
JP2505386B2 (en) | Signal light control system | |
JPH05300568A (en) | Transmission system | |
WO2014061148A1 (en) | Slave station terminal | |
JP4229453B2 (en) | Tunnel disaster prevention equipment | |
JPH10232704A (en) | Duplex programmable controller | |
JP2000224210A (en) | Monitor control system | |
JPH11168502A (en) | Communication fault processor and communication fault processing method | |
JP2021185512A (en) | Fire warning facility | |
JP2563632B2 (en) | Double transmission bus type transmission system | |
JPH04179335A (en) | Data transmission system | |
JPH0640640B2 (en) | Automatic switching device for multiplex transmission system | |
JPS59198047A (en) | Time-division multiplex transmission system | |
JPH0244845A (en) | Fault switching system | |
CN118116298A (en) | Breakpoint detection method of single-wire series circuit, single-wire series circuit and driving framework | |
JPH05300120A (en) | Method for confirming connection between equipments in digital communication system | |
JPH06152612A (en) | Polling control system | |
JPS61262343A (en) | Remote supervisory and controlling equipment | |
JPH02136370A (en) | Train operation management system | |
JPS61154334A (en) | Time slot diagnose system | |
JPS62250795A (en) | Time division multiplex transmission system | |
JPH0262699A (en) | Disaster preventing monitor | |
JPH03229533A (en) | Method and system for informing high speed line fault |