JPS59141847A - クロツク位相制御回路 - Google Patents
クロツク位相制御回路Info
- Publication number
- JPS59141847A JPS59141847A JP58016406A JP1640683A JPS59141847A JP S59141847 A JPS59141847 A JP S59141847A JP 58016406 A JP58016406 A JP 58016406A JP 1640683 A JP1640683 A JP 1640683A JP S59141847 A JPS59141847 A JP S59141847A
- Authority
- JP
- Japan
- Prior art keywords
- output
- differentiator
- data
- timing
- sampler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0272—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit with squaring loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はディジタル信号伝送に於けるクロック信号位
相同期に関る。
相同期に関る。
高能率ディジタル信号伝送に於いては、小ロールオフ波
形整形されたパルスを用いて符号伝送を行う為、受信側
のサンプル・タイミングのずれは特性を急激に劣化させ
ることをこなる。従来、サンプル・タイミング、すなわ
ちクロック信号抽出は、入力信号を整流し、クロック成
分を発生させておいて、狭帯域帯域通過Ｐ波器に通して
クロックを抽出していた。
形整形されたパルスを用いて符号伝送を行う為、受信側
のサンプル・タイミングのずれは特性を急激に劣化させ
ることをこなる。従来、サンプル・タイミング、すなわ
ちクロック信号抽出は、入力信号を整流し、クロック成
分を発生させておいて、狭帯域帯域通過Ｐ波器に通して
クロックを抽出していた。
近年、受信器のディジタル化が進み、クロック信号抽出
のディジタル処理の必要性が高まってきた。ディジタル
化受信器の場合、クロック信号を抽出すると言う方法よ
り、むしろサンプル・タイミングを直接制御する方式が
向いている。本発明の目的は、ディジタル処理に向いた
、簡単なサンプル・タイミング制御回路の提供にある。
のディジタル処理の必要性が高まってきた。ディジタル
化受信器の場合、クロック信号を抽出すると言う方法よ
り、むしろサンプル・タイミングを直接制御する方式が
向いている。本発明の目的は、ディジタル処理に向いた
、簡単なサンプル・タイミング制御回路の提供にある。
この発明はクロック信号の零位相で複素入力信号をサン
プルする第一のサンシラと；前記クロック信号のπ位相
で前記複素入力信号をサンプルする第２のサンプラと；
前記第１のサンプラ出力の複累符号識別する識別器と；
該識別器出力の一周期前の値と現在の値との差を検出す
る微分器と；該微分器力に応じて前記クロック信号の位
相を変化させ、前記複素入力信号が最適なサンプル位相
でＮ＜ １のサンプラによりサンプルされる様制即する
ことを特徴とするクロック位相制御回路である。次ζこ
本発明に付いて図面全参照して詳靴に説明Ｔ；ｓ。
プルする第一のサンシラと；前記クロック信号のπ位相
で前記複素入力信号をサンプルする第２のサンプラと；
前記第１のサンプラ出力の複累符号識別する識別器と；
該識別器出力の一周期前の値と現在の値との差を検出す
る微分器と；該微分器力に応じて前記クロック信号の位
相を変化させ、前記複素入力信号が最適なサンプル位相
でＮ＜ １のサンプラによりサンプルされる様制即する
ことを特徴とするクロック位相制御回路である。次ζこ
本発明に付いて図面全参照して詳靴に説明Ｔ；ｓ。
第１図（ａ）は＋１．−１の２値ディジタル信号、ある
いは４相位相変調波の復調信号の天部、または虚部のア
イ・パターンを示し１こものである。同図（ｂ）は、そ
のサンプル・タイミングを示しており、矢印で示したＴ
秒ごとのそれは、アイ・パターンの最も広く目の開く時
間に一致している。同図（Ｃ）は、先の（ｂ）とπイ″
１ｉ（１８０°）たけすれたタイミング信号を示してい
る。このタイミングで先の（ａ）波形をサンプルすると
、その前後で送信符号が変化しなかった場合の＋１の値
と、逆に変化した場合の零近傍の働とのおおよそ３つの
鈑をとる。第１図（ａ）の波形は、伝送パルスのロール
オフ率やビット・パターンをこも依存するがおおよそ、
第２図（ａ）の様に簡略化して扱っても、平均的Ｑこは
問題はない。そこで第２図（ｂ）にボした様にサンプル
・タイミングをＴｅ抄たけ遅らせた場合を考えてみる。
いは４相位相変調波の復調信号の天部、または虚部のア
イ・パターンを示し１こものである。同図（ｂ）は、そ
のサンプル・タイミングを示しており、矢印で示したＴ
秒ごとのそれは、アイ・パターンの最も広く目の開く時
間に一致している。同図（Ｃ）は、先の（ｂ）とπイ″
１ｉ（１８０°）たけすれたタイミング信号を示してい
る。このタイミングで先の（ａ）波形をサンプルすると
、その前後で送信符号が変化しなかった場合の＋１の値
と、逆に変化した場合の零近傍の働とのおおよそ３つの
鈑をとる。第１図（ａ）の波形は、伝送パルスのロール
オフ率やビット・パターンをこも依存するがおおよそ、
第２図（ａ）の様に簡略化して扱っても、平均的Ｑこは
問題はない。そこで第２図（ｂ）にボした様にサンプル
・タイミングをＴｅ抄たけ遅らせた場合を考えてみる。
するとアイのｊ別きはＷｏからＷｌと狭くなる一方、第
２図（Ｃ）のタイミングで人力信号をサンプルした値も
零近傍の値スハら、より大きなＫｔをとる様になる。金
回（Ｃ）の矢印の前後で送信符号が変化しない場合は除
いて、−１から＋１へ変化した場合には同（Ｃ）でのサ
ンプル値はｅ（、−＋）なる正の値をとり、逆に＋１か
ら−１へ変化した場合にはｅ （、＋ −） ７Ａる貧
の値をとる。これにより、同（ｃ）のタイミング前後で
の送イロ符号を刈ることζこより、サンプル・タイミン
クのずれ８検出することができる。そこで今後弓１．２
両図（ｂ）のタイミングをデータ・サンプル タイミン
グ、１０」じ＜（ｃ）を岑クロス検出タイミングと呼ぶ
。
２図（Ｃ）のタイミングで人力信号をサンプルした値も
零近傍の値スハら、より大きなＫｔをとる様になる。金
回（Ｃ）の矢印の前後で送信符号が変化しない場合は除
いて、−１から＋１へ変化した場合には同（Ｃ）でのサ
ンプル値はｅ（、−＋）なる正の値をとり、逆に＋１か
ら−１へ変化した場合にはｅ （、＋ −） ７Ａる貧
の値をとる。これにより、同（ｃ）のタイミング前後で
の送イロ符号を刈ることζこより、サンプル・タイミン
クのずれ８検出することができる。そこで今後弓１．２
両図（ｂ）のタイミングをデータ・サンプル タイミン
グ、１０」じ＜（ｃ）を岑クロス検出タイミングと呼ぶ
。
上記説明を要約すると以下−の様ζこなる。第１に苓り
ロス侠出タイミングｆＪＵ後でのデータが熊袈化の場合
、タイミングすれ情報は零クロス検出タイミングでの入
力波形サンプル値からは得られない。
ロス侠出タイミングｆＪＵ後でのデータが熊袈化の場合
、タイミングすれ情報は零クロス検出タイミングでの入
力波形サンプル値からは得られない。
第２に、データが−１から＋１へ変化した場合、タイミ
ングずれ情報は零クロス検出タイミングでの入力波形サ
ンプルｆｉｌこ比例する。第３にデータが＋１から−１
へ変化した場合、タイミングすれ情報は零クロス検出タ
イミンクでの入力波形サンプル値の連棒性の値（こ比例
する。
ングずれ情報は零クロス検出タイミングでの入力波形サ
ンプルｆｉｌこ比例する。第３にデータが＋１から−１
へ変化した場合、タイミングすれ情報は零クロス検出タ
イミンクでの入力波形サンプル値の連棒性の値（こ比例
する。
以丘のタイミングすれ情報検１」コ１の原理を具体的に
したのηへ第３図である。図中１はデータサンプルタイ
ミンクで入力信号をサンプルする第１のサンプラ１，２
は零クロス検出タイミングで入力信号をサンプルする第
２のサンプラ、３は用１のサンプラの出力の符号識別を
行い＋１を出力する識別器、４は上で説明した様にデー
タの変化を検出する微分器で、−ビット遅延回路４０♂
減算器４１とから成っている。５は微分器出力と第２の
サンプラ出力との積を取る掛算器である。６はクロック
信号イＬ生器で高速パルス発振器６１と同パルスをカウ
ントダウンしていくカウンタ６０、またカウンタ初期値
を定められた定数Ｎと制御信号αとの和（Ｎ＋α）（！
ニジて供給する加算器６２とから成っている。１−１力
９ンタは、岑までカウント・ダウンしてしまうと、外部
へサンプルパルスを出方する一方、那算器６２の出力値
を入の初期１直ξしてセットして再びカウント・ダウン
動作ヲ始める。
したのηへ第３図である。図中１はデータサンプルタイ
ミンクで入力信号をサンプルする第１のサンプラ１，２
は零クロス検出タイミングで入力信号をサンプルする第
２のサンプラ、３は用１のサンプラの出力の符号識別を
行い＋１を出力する識別器、４は上で説明した様にデー
タの変化を検出する微分器で、−ビット遅延回路４０♂
減算器４１とから成っている。５は微分器出力と第２の
サンプラ出力との積を取る掛算器である。６はクロック
信号イＬ生器で高速パルス発振器６１と同パルスをカウ
ントダウンしていくカウンタ６０、またカウンタ初期値
を定められた定数Ｎと制御信号αとの和（Ｎ＋α）（！
ニジて供給する加算器６２とから成っている。１−１力
９ンタは、岑までカウント・ダウンしてしまうと、外部
へサンプルパルスを出方する一方、那算器６２の出力値
を入の初期１直ξしてセットして再びカウント・ダウン
動作ヲ始める。
これにより入力端子１０４に加えられる制御信号により
、クロックｉ＝号発生イタからのサンプル・パルスの出
力位相か制御できることが分る。７はデータ・サンプル
タイミングから４クロス４更出タイミンクを発生させる
為のＴ／２の遅延回路である。
、クロックｉ＝号発生イタからのサンプル・パルスの出
力位相か制御できることが分る。７はデータ・サンプル
タイミングから４クロス４更出タイミンクを発生させる
為のＴ／２の遅延回路である。
ここで掛算器５の出力を考えてみると、データ無変化の
場合、微分器４の出力は苓−Ｃあるので、出力端子１０
１には零が出方される。−１から十１へのデータ変化か
あった場合、微分器４の出力は２となり、２×（岑クロ
ス・サンプル饋）が出力端子１０１へ表われる逆に＋１
から−１へのデータ変化があった場合、微分器４の出力
は−２となり、−２×（苓クロス・サンプル直）が出力
端子１０］に表われる。これにより、任意のデー夕変化
に対し、出力端子１０１へは、正しい方向のタイミング
すれ情報が表われることが分る。
場合、微分器４の出力は苓−Ｃあるので、出力端子１０
１には零が出方される。−１から十１へのデータ変化か
あった場合、微分器４の出力は２となり、２×（岑クロ
ス・サンプル饋）が出力端子１０１へ表われる逆に＋１
から−１へのデータ変化があった場合、微分器４の出力
は−２となり、−２×（苓クロス・サンプル直）が出力
端子１０］に表われる。これにより、任意のデー夕変化
に対し、出力端子１０１へは、正しい方向のタイミング
すれ情報が表われることが分る。
第４図はタイミングずれＴｅに対する出力端子］０１の
平均出力ｅの関係を示したも・のである。
平均出力ｅの関係を示したも・のである。
同図でＴｅ−上玉の所で特性力坏連結となっているのは
、データ・サンプル・タイミングか波形の零クロス・タ
イミング近傍にある為Ｏこ急激な極性反私が発生するこ
とが起因する。以上の説明では、入力信号は実数として
扱ってきたが、４組位相変調の復調信号の様に２系列の
独立したデータか央部と虚部に存在する様な場合が考え
られる。この場合、実部と虚部の一方を英数波形として
、今まで同様（こ扱うことができるが、有効な情報を有
する他方を捨て去ることは問題がある。従って、この様
な場合には実部と虚部の両方を有効に利用する別のタイ
ミングすれ検出法が求められる。
、データ・サンプル・タイミングか波形の零クロス・タ
イミング近傍にある為Ｏこ急激な極性反私が発生するこ
とが起因する。以上の説明では、入力信号は実数として
扱ってきたが、４組位相変調の復調信号の様に２系列の
独立したデータか央部と虚部に存在する様な場合が考え
られる。この場合、実部と虚部の一方を英数波形として
、今まで同様（こ扱うことができるが、有効な情報を有
する他方を捨て去ることは問題がある。従って、この様
な場合には実部と虚部の両方を有効に利用する別のタイ
ミングすれ検出法が求められる。
第３図の第１のサンプラ１、第２のサンプラ２、識別器
３、微分器４を各々複素数を入出力する同一構成要素と
して１ ／ 、 ２／ 、 ３／ 、 ４／とし、入
力端子１００、出力端子１０２．１０３も各々複素数に
対応して２組の端子（１０００，１００１）。
３、微分器４を各々複素数を入出力する同一構成要素と
して１ ／ 、 ２／ 、 ３／ 、 ４／とし、入
力端子１００、出力端子１０２．１０３も各々複素数に
対応して２組の端子（１０００，１００１）。
（１０２０，２０２１）、（１０３０，１０３１）を有
する１００’ 、１０２’ 、１０３’として複素数人
力Ｑこ対応すべく構成し直したのが第５図である。ここ
で特（こ説明しないものは第３図のものと同一である。
する１００’ 、１０２’ 、１０３’として複素数人
力Ｑこ対応すべく構成し直したのが第５図である。ここ
で特（こ説明しないものは第３図のものと同一である。
ただし５の掛算器はここでは記されていない。
２００は第５図全体の参照査号である。
第６図は本発明の一実施例のブロック図を示す。
ブロック２００は第５図と同一のものである。ブロック
５′ は積和回路で、掬算器５０．５１ と加算器５
２とから成り、入力端子１０２’ 、１０３’ 。
５′ は積和回路で、掬算器５０．５１ と加算器５
２とから成り、入力端子１０２’ 、１０３’ 。
からの複素数（ａ＋ｊ ｂ）、（ｃ十ｊｄ）から（ａｃ
十ｂｄ）を出力する。こねにより、出力端子１０１′か
らは入力信号の実部から得られたタイミングすれ情報と
虚部から得られたタイミングすれ情報の和の情報が得ら
れる。
十ｂｄ）を出力する。こねにより、出力端子１０１′か
らは入力信号の実部から得られたタイミングすれ情報と
虚部から得られたタイミングすれ情報の和の情報が得ら
れる。
なお、ここで入力信号か実数の時には帛５．６図の全て
の虚数部用要素は不用になり、積オ■回路５′ も掛算
器５０のみでよいことになり先の第３図のブロック図と
同一になる。従って第３図も入力信号が英数である場合
の本発明の別の一実施例 ンであることが分る。
４なお、以上の説明
では４組位相変調の復調信号のキャリア位相同期が確立
していることを前提に話も進めてきたが、キャリア同期
が全く確立していツマい情況でも本発明のクロック位相
制御回路はほとんど劣化なく動作することを付記してお
く。
の虚数部用要素は不用になり、積オ■回路５′ も掛算
器５０のみでよいことになり先の第３図のブロック図と
同一になる。従って第３図も入力信号が英数である場合
の本発明の別の一実施例 ンであることが分る。
４なお、以上の説明
では４組位相変調の復調信号のキャリア位相同期が確立
していることを前提に話も進めてきたが、キャリア同期
が全く確立していツマい情況でも本発明のクロック位相
制御回路はほとんど劣化なく動作することを付記してお
く。
以上の様に本発明によれは、ディジタル処理Ｑこ過した
クロック位相制御回路が提供できる。
クロック位相制御回路が提供できる。
第１図、第２図はディジタル伝送波形とサンプル・タイ
ミングとの関係を説明する為の図。第３図は本発明の一
実施例のブロック図を示す図。 図中１は第１のサンプラ、２は第２のサンプラ、３は識
別器、４は微分器、５は掛算器を各々示す。 第４図はタイミングすれＴｅとそれＱこ対するタイミン
クすれ検出出力の関係を示す図。 第５図と第６図は本発明の別の一実施例のブロック部分
図と全体図を示す図。図中１′は第１のサブラ、２′は
第２のサンプラ３′は識別器、′は微分器、５′は偵第
１回路を各々示す。 （ｃ） 半 ２ 図 −Ｔ／２÷ （Ｃ） 婆 ３ 口
ミングとの関係を説明する為の図。第３図は本発明の一
実施例のブロック図を示す図。 図中１は第１のサンプラ、２は第２のサンプラ、３は識
別器、４は微分器、５は掛算器を各々示す。 第４図はタイミングすれＴｅとそれＱこ対するタイミン
クすれ検出出力の関係を示す図。 第５図と第６図は本発明の別の一実施例のブロック部分
図と全体図を示す図。図中１′は第１のサブラ、２′は
第２のサンプラ３′は識別器、′は微分器、５′は偵第
１回路を各々示す。 （ｃ） 半 ２ 図 −Ｔ／２÷ （Ｃ） 婆 ３ 口
Claims (1)
- クロック信号の零位相で複素入力信号をサンプルする第
一のサンプラと；前記クロック信号のπ位相で前記複素
入力信号をサンプルする第２のサンプラと；前記第１の
サンプラ出力の複素符号識別する識別器と；該識別器出
力の一周期前の値と現在の値との差を検出する微分器と
：該微分器出に応じて前記クロック信号の位イ・目を変
化させ、前記複素人力信号が最適なサンプル位相で第１
のサンプラによりサンプルされる種制御することを特徴
とするクロック位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016406A JPS59141847A (ja) | 1983-02-03 | 1983-02-03 | クロツク位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016406A JPS59141847A (ja) | 1983-02-03 | 1983-02-03 | クロツク位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59141847A true JPS59141847A (ja) | 1984-08-14 |
| JPH0151218B2 JPH0151218B2 (ja) | 1989-11-02 |
Family
ID=11915356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016406A Granted JPS59141847A (ja) | 1983-02-03 | 1983-02-03 | クロツク位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141847A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5495316B2 (ja) * | 2010-03-31 | 2014-05-21 | Ｎｅｃネットワーク・センサ株式会社 | Ｐｃｍ信号復調回路、該復調回路に用いられるｐｃｍ信号復調方法及びｐｃｍ信号復調プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944219B1 (ja) * | 1968-08-09 | 1974-11-27 | ||
| JPS567531A (en) * | 1979-06-30 | 1981-01-26 | Toshio Sakurai | Code transmission unit |
-
1983
- 1983-02-03 JP JP58016406A patent/JPS59141847A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944219B1 (ja) * | 1968-08-09 | 1974-11-27 | ||
| JPS567531A (en) * | 1979-06-30 | 1981-01-26 | Toshio Sakurai | Code transmission unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0151218B2 (ja) | 1989-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0467712B1 (en) | Phase demodulator for psk-modulated signals | |
| EP0321021A2 (en) | Data demodulator baud clock phase locking | |
| US6072370A (en) | Clock extraction circuit | |
| JPH01103041A (ja) | パルス位置変調信号の語クロツクの導出方法及び回路装置 | |
| JP3455621B2 (ja) | 通信装置 | |
| JPH06338916A (ja) | データ端末 | |
| JPS59141847A (ja) | クロツク位相制御回路 | |
| CA1167118A (en) | Means for subdividing a baud period into multiple integration intervals to enhance digital message detection | |
| EP0320058A2 (en) | Data demodulator carrier phase error detector | |
| US5999577A (en) | Clock reproducing circuit for packet FSK signal receiver | |
| JPS59183560A (ja) | クロツク位相制御回路 | |
| RU2237978C2 (ru) | Способ корреляционного приёма сигналов с относительной фазовой модуляцией и устройство для его осуществления | |
| JPS6261440A (ja) | クロツク制御回路 | |
| SU1241517A1 (ru) | Когерентный приемник частотноманипулированного сигнала | |
| JPH02132938A (ja) | 弾性表面波マッチドフィルタを用いた受信復調回路 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JPH0535616B2 (ja) | ||
| JPH0748673B2 (ja) | スペクトラム拡散受信機 | |
| JPH06152669A (ja) | クロック再生回路 | |
| JPH01212038A (ja) | ピーク値演算型位相保持方式 | |
| JPS62274959A (ja) | 相関検波回路 | |
| JPS63316523A (ja) | バイフェ−ズ信号復調回路 | |
| JPH0710053B2 (ja) | スペクトラム拡散受信装置 | |
| JPS5854766A (ja) | タイミング信号抽出方式 | |
| JPH0748703B2 (ja) | スペクトラム拡散受信機 |