JPS5914062A - 二重化共有メモリ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マルチコンピュータ間の二重化共有メモリ制
御方法に係〕、特に他のコンピュータにより共有メモリ
を用いてオンライン処理が行なわれている時に、そのオ
ンライン処理のための記憶内各金利用し、かつその記憶
内容をこわすことなくあるコンピュータによるデバッグ
を容易に行えるようにした、二重化共有メモリ制御方法
に関する。

第１図は、本発明の前提となるマルチコンピュータシス
テムの構成例ヲ示す。二重化共有メモリＩＡ、ＩＢの各
々は、メモリ本体５と、メモリ制御装置６と、接続ＣＰ
Ｕ８数分のＣＰＵ接ａ機構７とから構成され、メモリ制
御装置６はメモリ本体５の読み書きの制御、及びＣＰＵ
接続機構７からの要求を選択して受付は順に処理する機
能ヲ有する。ＣＰＵ接続機構７は、共有メモリとＣＰＵ
間のインターフェイス１３ｔ−介して、ＣＰＵ２Ａ又は
２Ｂに接続される。ＣＰＵ２Ａ　（ＣＰｏ　２Ｂも同じ
）は、共有メモリＡ続機構８と、処理装置９と、入出力
バス１４と入出力チャネル１０とから構成される。共有
メモリ接続機構８は、２本の共有メモリとＣＰＵ＝１の
インターフェイス１３ｔ：介して、二重化された各々の
共有メモりＩＡ。

ＩＢに接続され、処理装置９からの共有メモリアクセス
要求を両方の共有メモリに伝え、どちらかの共有メモリ
から正常なデータが得られればそれを処理装置９に返送
する。処理装置９は、プログラムを記憶、解読、実行す
る機能を有し、そのプログラムに従い共有メモリへのア
クセスや入出力機器の制＃を行う。入出力チャネル１０
は、入出力バス１４に１台もしくは複数台接続され、処
理装置９と入出力機器との間のデータ転送を制御する。

また、ＣＰＵ間の共有入出力機器４を接続するため、共
有人出力バス装置３が用意されている。

共有人出力バス装置３は、共有人出カバス１６と、それ
を制（財）するバス制御装置１２と、該バスにＣＰＵ台
数分接続され、ＣＰＵと共有バス間のインターフェイス
１５を介してＣＰＵの入出力チャネル１０とデータ転送
を行うＣＰＵ接続機構１１と、該バスに接続され共有バ
スと入出力機器間のインターフェイス１８ｔｌ−介して
共有入出力機器４とデータ伝送を行う入出力チャネル１
７とから構成される。

以上のようなマルチコンピュータシステムにおいて、あ
るＣＰＵではオンライン運転をしながら、他のＣＰＵで
プログラムの改造、デバッグを行いたいというニーズが
ある。しかし、改造するプログラムも共有メモリ′ｆ：
ｌＪｔ用するため、誤ってオンラインＣＰＵの使用して
いるエリアをこわしてしまうとオンライン運転がストッ
プしてしまう。このため、従来からオンライン運転をス
トップさせる危険性がなく、共有メモリを使用してのプ
ログラムデバッグを行うだめの、次のような方法が用い
られていた。

共有メモＩＪＩＡ、ＩＢの各々に、そのメモリがオンラ
インモードであるかデバッグモード１これらをファンク
ションモードという）であるかをそれ自身で記憶する手
段と、ＣＰＵからのあるメモリアクセスがオンラインア
クセスかデバッグアクセス（これらをアクセスモードと
いう）かを判定し、共有メモリのファンクションモー）
’、！：ＣＰＵからのアクセスモードが一致した時のみ
アクセスを許可する手段とを有せしめ、一方、共有メモ
リ接続機構８″またはＣＰＵ接続機構７に、そのＣＰＵ
からのアクセスモードを記憶する手段と、それ金メモリ
アクセス情報として共有メモリへ伝える手段とを有せし
める。そして、一方の共有メモリをオンラインモード、
他方の共有メモリ全デバッグモードとし、かつ、オンラ
イン運転のＣＰＵをオンラインアクセス、デバッグ運転
のＣＰＵをデバッグアクセスとすることにより、二重化
共有メモリの片方をオンラインＣＰＵ専用、他方をデバ
ッグＣＰＵ専用と分離し、デバッグＣＰＵのプログラム
ミスによシ、オンラインＣＰＵ側の共有メモリがこわさ
れる危険性をなくする。

しかし、この従来間には、２つの欠点がある。

一つは、デバッグ運転とはいっても、共有入出力機器４
を便用した如、オンラインＣＰＵダウン時バックアップ
を可能としたい。ところがこのためには、オペレーティ
ングシステムプログラムが、共有メモリ上の、入出力機
器Ｖ理情報や運転モード情報を共通に扱うことによって
可能であシ、オンラインＣｆ’Ｕと、デバッグＣＰＵで
共有メモリが完全に分離化された従来例では、実現困難
である。また、もう一つの欠点としては、デノくラグプ
ログラムがオンライン運転の情４を見ることができない
ことである。プラント制御の揚重には、そのプログラム
を一部改造し、それをデノ（ラグする、とき、オンライ
ンＣＰＵが共有メモリ上に作るプラントからの入力情報
を元に、制御プログラムが正しく追随できるかどうかを
確めたいが一従米例では実現困−である。

本発明の目的は、この従来列の欠点をなくし、二重化メ
モリの片方をデバッグＣＰＵに使用させながら、入出力
機器管理情報等の、オペレーティングシステムの使用す
る情報のオンラインＣＰＵ。

デバッグＣＰＵ間の共用化と、デバッグＣＰＵからのオ
ンライン運転データののぞき見金容易に実現できる、二
重化共有メモリ制御方法を提供するにある。

本発明は、共有メモリ内に、従来例の機能に加えて、特
定のアドレスエリアを設定可能とし、そのアドレスエリ
ア内であればいずれのアクセスモードでもアクセス可能
とし、特定のアドレスエリア外であれば共有メモリのフ
ァンクションモードとアクセスモードが一致したときの
みアクセス可能とし、一方各ＣＰＵ対応に、そのＣＰＵ
の用いるアドレスを腹数個アドレス群に分割して該アド
レス群毎にアクセスモードを設定可能とし、この設定さ
れたアクセスモードで共有メモリをアクセスするように
したことを特徴としておシ、更に、上記のＣＰＵ毎のア
ドレス群の各々に対して共Ｍメモリへの誓込み禁止情報
を設定可能として、間違った共有メモリへの誓込みを自
動的に検出し、防止するようにしたことを特徴とするも
のである。

以下、本発明を実施例によって詳細に説明する。

発明の実施′列の全体構成図は、従来向の構成図である
第１図と同一である。以下説明する本発明の実施例にお
いて第１図の中で従来例と異なる機能を有するのは、共
有メモリ接続機構８とメモリ制御装置６である。他の機
構は従来的と同様である。

第２図は、共有メモリ接続機構８の構成例を示したもの
である。処理装置９から送出される仮想アドレス２１は
アドレス変換装置２６に入力される。仮想アドレスとは
プログラムから見たアドレスのことをいう。アドレス変
換装置２６により、本アドレスは物理アドレス３１に変
換される。物理アドレスとは実際のメモリ装置に対応し
たアドレスのことをいう。また、該装置２６によシ該当
仮想アドレスに対応した、デバッグファンクション信号
３０、書込み禁止信号３９と、アドレス変換有効信号４
０が出力される。デバッグファンクション信号３０とは
、本信号が１のときそのアクセスはデバッグアクセス、
本信号が００ときそのアクセスはオンラインアクセスで
あることを示す。

物理アドレス３１、デバッグファンクション信号３０は
、二重化された共有メモ！ＪＩＡ、ＩＢの各各へ出力さ
れる。処理装置９よシ送出される書込みデータ２２は、
その兼ま、二重化された共有メモリＩＡ、ＩＢの各々へ
出力される。二重化メモリの各々よシ出力され−ｆｃ続
出しデータ３２．３３はデータ選択装置２７に入力され
、そのいずれか（９） が選択されて、処理装置９へ、読出しデータ２３として
出力される。共有メモリ制御機構８の内部制御装置２８
は、処理装置９からの起動信号２４を受けるとアクセス
動作を開始し１，４込み禁止信号３９がＯかつアドレス
変遺有効信号４０が１のとき、共ＭメモリｌＡ、ＩＢの
各々へ起動信号３４を出力し、共有メモリＩＡ、１Ｂの
各々からの応答信号３５．３７とエラー報告信号３６゜
３８を取シ込み、エラーのなかった方を選択するよう、
読出しデータ選択指定信号２９をデータ選択装置２７に
出力し、処理装置９へ応答信号２５を出力してそのアク
セス動作を終了する。もし、書込み禁止信号３９が１ま
たは、アドレス変換有効信号４０が０、または共有メモ
’ＪＩＡ、ＩＢからのエラー報告信号３６．３８が両方
共１のときは処理装＃９へ応答信号２５を出力するとき
にエラー報告信号４１を１とする。

第３図は、第２図で説明した共有メモリ接続機構８内の
アドレス変換装置２６の内部構成を示したものである。

仮想アドレス２１は複数本の信号Ｃ１ω からなるが、これを２つに分割し、一方をページアドレ
ス５１とし、もう一方をページ内アドレス５２と称する
こととする。全てのページアドレスｓ　ｉ　ハｌ効ビッ
ト５３、デバッグビット５４、フレームアドレス５５、
書込み禁止ビット５６からなシ、これ全記憶するメモリ
を有する。このメモリ内容は、プログラムにより初期設
定及び途中変更可能となる。あるページアドレス５１に
対応してこのメモリからアドレス変換有効信号５７、デ
バッグファンクション信号５　ｓ　、フレームアドレス
５９書込み禁止信号６０が送出される。これらは順にア
ドレス変換有効信号選択装置６５、デバッグファンクシ
田ン信号選択装置６６、フレームアドレス選択装置６７
、書込み禁止信号選択装置６８の片方の入力に入力され
る。この選択装置群の反対側の入力には、顔に、アドレ
ス変換不実行時有効ビット６２の出力、アドレス変換不
実行時のデバッグビット６３の出力、ページアドレス５
１、アドレス変換不実行時の書込み禁止ビット６４の出
力が入力される。アドレス変換実行ピッ（１１） トロ１が１のとき前者の入力群が選択され、０のとき後
者の入力群が選択される。なお、アドレス変換不実行時
有効ビット６２、アドレス変換不実行時のデバッグビッ
ト６３、アドレス変換不実行時の書込み禁止ビット６４
は、固廻または、プログラムにより初期設定可能とする
。アドレス変換実行ビット６１は４）ＪＡＡ設定可能な
手段を有し、通常、最初はＯで、オペレーティングシス
テムプログラムがアドレス変換情＠５３〜５６を設定後
、１に４）漠見られる。前記Ａ択装置群６５〜６８の出
力は、順に、アドレス変換有効信号４０、デバッグファ
ンクション信号ａｏ、フレームアドレス６９、曹込み禁
止信号３９となる。フレームアドレス６９とページ内ア
ドレス５２は合わされ、物理アドレス３１となる。

第４図は、ＣＰＵ接続機構７の構成列を示したものであ
る。共有メモリ接続機構８からの起動信号３４が入力さ
れ、それはそのまま、共有メモリ制御装置６へ選択要求
信号７１として出力される。

共有メモリ制御装置６は、各ＣＰＵ接続機構７か（１２
） ら出力された該要求信号を監視し、該要求信号が１とな
っているＣ　Ｐ　Ｕｍ！機＠７のいずれか１つを選択し
、その選択した接続機構にのみ、選択受付信号７２を出
力する。選択受付信号７２はＣＰＵ接続機構７に入力さ
れる。本信号は、Ｃ！ＰＵ接続機構７内の全てのゲート
の制御入力に接続され、本信号が１となるとこれらのゲ
ートはオープンとなる。これらのゲートがオープンとな
ることによシ、共有メモリ接続機構８より出力の起動信
号３４、デバッグファンクション信号３０、物理アドレ
ス３１、書込みデータ２２は、各々、起動信号７３、デ
バッグファンクション信号７６、物理アドレス７７、誉
込みデータ７８として共有メモリ制御装置６へ出力され
、また、共有メモリ制御装置６よシ出力の応答信号７４
、エラー＠普信号７５、読出しデータ７９は、各々、応
答信号３５または≦７、エラー報告信号３６または３８
、読出しデータ３２または３３として、共有メモリ接続
機構８へ出力される。

第５図は、メモリ制御装置６の構成例を示した（１３） ものである。選択制御装置８０は、各ＣＰＵ接続ｍｓか
らの選択要求信号７１を受付け、該信号が１となってい
るＣＰＵ接続機構７のｂずれか１つが選択されＣ第１図
では”　”　２　）　、そのａｗＩにのみ選択受付信号
７２が送出される。本信号を受けたＣＰＵ接続機構７だ
けが以下の転送を行うことができる。まずＣＰＵ接続機
構７よシ物理アドレス７７、書込みデータ７８、デバッ
グファンクション信号７６及び起動信号７３が送出され
る。物理アドレス７７、書込みデータ７８はメモリ５へ
送出される。物理アドレス７７とデバッグファンクショ
ン信号７６はファンクションチェック装置８４に入力さ
れ、判定結果が、アクセスエラー信号９１として出力さ
れる。メモリアクセス制御装置８５はｃｐｔｒ＊続機構
７からの要求信号７３を受付け、アクセスエラー信号９
１がＯならばメモリへの起動信号８６を送出する。メモ
リ５よりｇ出しデータ７９及び応答信号８７が出力され
ると、読出しデータ７９はそのまま、ＣＰＵ接続機構７
へ出力され、応答信号８７はメモリアクセス制御（１４
） 装置８５に入力され、応答信号７４がＣＰＵ接続機ｔａ
７へ出力される。このとき該アクセスでエラーがなけれ
ばＣＰＵ接続機構７へのエラー報告信号７５は０である
。また、アクセスエラー信号９１が１ならばメモリ５へ
の起動信号８６は出力されず、即時に、エラー報告信号
７５を１とし、応答信号７４がＣＰＵ接続機構７へ出力
される。

第６図は、第５図で説明したメモリ制御装置６内のファ
ンクションチェック装置８４の内部構成を示したもので
ある。本実施列では、最も簡単な例として、ある境界の
物理アドレス以下がオンラインアクセス、デバッグアク
セスいずれでもアクセス町とし、その境界物理アドレス
以上がオンラインモードでオンラインアクセスまたはデ
バッグモードでデバッグアクセスのときのみアクセス町
ｒｉ目とする場合について説明する。このファンクショ
ンチェック装置８４内には、本発明の特徴とするデバッ
グモードビット１０１と境界レジスタ１０２を有する。

これらは外部からのスイッチまたはプログラムによって
設定できるものとする。

（１５） デバッグモードビット１０１は共有メモリのファンクシ
ョンモードを決めるもので、１のときデバッグモード、
０のときオンラインモードであることを示す。デバッグ
モードピッ）１０１の出力とデバッグファンクション信
号７６とが比較器１０３にて比較され、不一致、即ちオ
ンラインモードでデバッグアクセス、またはデバッグモ
ードでオンラインアクセスのとき、比較器１０３の出力
であるモードファンクション不一致信号１０５は１とな
る。また、境界レジスタ１０２の出力と物理アドレス８
８とが比較器１０４にて比較され、＋ｋＪ埋アドアドレ
ス界レジスタの示すアドレスより大きいとき比較器１０
４の出力である境界オーバー信号１０６は１となる。論
理積装置１０７によｐ１モードファンクション不−！信
号１０５が１かつ境界オーバー信号１０６が１のとき、
アクセスエラー信号９１が１となる。

以上、第２図〜第６図にて、本発明の実施例の構成を説
明した。次にこの使用法と効果を説明する。

（１６） 第７図は、デバッグのために、片系の共有メモリＩＢを
デバッグモード、他方をオンラインモードとしたとき、
物理アドレスＰＡの各範囲に対応するアクセス可能ファ
ンクションを示したものである。本図は第６図で説明し
たファンクションチェック装置８４の実施例に対応する
もので、物理アドレスが境界レジスタで示すアドレスＦ
’Ｒよシ小さいとき、オンラインアクセスでもデバッグ
アクセスでも両系の共有メモリＩＡ、ＩＢにともにアク
セス可能で、物理アドレスがアドレスＰＲよシ大きいと
き、オンラインモードの共有メモリＩＡの該尚エリアは
オンラインアクセスによってのみアクセス可能で、デパ
ックモードの共有メモリＩＢの該当エリアはデバッグア
クセスによってのみアクセス可能である。以上のように
、物理アドレスの一部のエリアはオンラインアクセスに
とってもデバッグアクセスにとっても共通で、残シのエ
リアはオンラインアクセスとデバッグアクセスとで分離
されるという二重化共有メモリの部分分離化が実現され
る。

（１７） 第８図は、最も簡単な使用例であシ、ＣＰＵＩＡ（ＣＰ
ＵＩ）、ＣＰＵＩＢ（ＣＰＵ２）で用いる仮想アドレス
ＶＡの使用範囲を示す。オンライン運転のＣＰＵＩは全
仮想アドレスＶＡについてオンラインアクセス、デバッ
グ運転のＣＰＵ２は全仮想アドレスＶＡＫついてデバッ
グアクセスと設定したものである。境界レジスタのアド
レスＦＲ以下の共通エリアは、オペレーティングシステ
ム使用エリアとして共有入出力機器制御情報や運転モー
ド情報が格納されている。境界レジスタアドレスＰＲ，
以上の分離エリアは、アプリケーションプログラム使用
エリアとして使用され、オンラインＣＰＵとデバッグＣ
ＰＵとで＋離されているため、デバッグ中のアプリケー
ションプログラムが誤ってオンライン側の情報を設層す
る危険を防止する。

なお、アプリケーションプログラムがアドレスＰＲ以下
の共通エリアを破壊する危険の防止については、アドレ
スが異なシ、また、そのエリアはオペレーティングシス
テムプログラムしかアクセスしないということを利用し
、本発明とは別の独（１８） 立した手段にて容易に防護できる。

第８図の使用量について、以下、詳測勅作説明を行う。

オンライン運転のＣＰＵＩについて、共有メモリ接続機
構８内のアドレス変換装置２６（第３図）に関し、全て
のページアドレス５１に対応して、有効ビット５３を１
、デバッグビット５４及び書込み禁止ピッ）５６ｉ０に
設定する。

また、フレームアドレス５５を、フレームアドレス＝ペ
ージアドレスとなるように設定する。本設定はＣＰＵＩ
の立上げ時に行われる。このように設定することにより
、ＣＰＵＩの共有メモリ接続機構８よ多出力される共Ｍ
メモリアクセスは、全仮想アドレス２１　（ＶＡ）に対
し、デバッグファンクション信号３０が０、物理アドレ
ス３１は仮想アドレス２１と同じとなる。デバッグ運転
のＣＰＵ２についても同様の設定を行う。ただしデバッ
グビットには１が設定され、全仮想アドレス２１に対し
、デバッグファンクション信号３０が１、物理アドレス
３１と仮想アドレス２１は同じとなる。次に仮想アドレ
ス変換装置、あるアドレ（１９） スよ）Ｆがオペレーティングシステムプログラムが使用
するエリア、それよシ上が、アプリケーションプログラ
ムが使用するエリアとする。このため、その境界となる
アドレスＦＲの値を、二重化共有メモリの両方の境界レ
ジスタ１０６　（第６図）に設定する。まだ、片方の共
有メモリのデバッグモードビットｉｏｉ’ｌｏとし、他
方の共有メモリのデバッグモードピッ）１０１ｔｌと１
ｆｌｌする。

前者がオンラインモード共有メモリ、後者カブバッグモ
ード共有メモリとなる。これら共有メモリ側の設定は、
プログラムデバッグを始める前に、共有メモリ側の外部
スイッチにょシ設定したシ、あるいは、ＣＰＵのいずれ
かを用すて共有メモリモード設定プログラムを走らせて
設定する。

以上のような設定をしておくと、ＣＰＵＩより、境界ア
ドレス以下のアドレスへアクセスがあったとき、オンラ
インモード共有メモリのメモリ制御装置６内のファンク
ションチェック装置８４では、物理アドレス８８の値が
境界レジスタ１０２の値よシ小さいため、境界オーバ信
号１０６は０とな（２０） シ、アクセスエラー信号９１は０となる。従ってこのと
きはＣＰＵＩよｐオンラインモード共有メモリの当該ア
ドレスへの読み書きアクセスは実施される。一方、デバ
ッグモード共有メモリのメモリ制御装置６内のファンク
ションチェック装置８４でも同様に、物理アドレス８８
の値が境界レジスタ１０２の値より小さいため、境界オ
ーバー信号１０６は０となシ、従って、アクセスエラー
信号９１はＯとなって、ＣＰＵＩよシブバッグモード共
有メモリの当該アドレスへの読み書きアクセスも実施さ
れる。

同様にして、ＣＰＵ２よシ、境界アドレス以下のアドレ
スへアクセスがあったとき、オンラインモード共有メモ
リ及びデバッグモード共有メモリの当該アドレスへの読
み書きアクセスは実施される。

次に、ＣＰＵＩよシ、境界アドレス以上のアドレスへア
クセスがあったとき、オンラインモード共有メモリのメ
モリ制御装置６内のファンクションチェック装置８４で
は、物理アドレス８８の値（２１） が境界レジスタ１０２の値よシ大きいため、境界オーバ
ー信号１０６は１となシ、また、デバッグファンクショ
ン信号７６はｏ１デバッグモードビット１０１はＯのた
め、モードファンクション不一致信号１０５は０となシ
、従ってアクセスエラー信号９１は０となる。従って、
このときはＣＰＵＩよシブバッグモード共有メモリの当
該アドレスへの読み書きアクセスは実施される。一方、
デバッグモード共有メモリのメモリ制御装置６内のファ
ンクションチェック装置８４では、物理アドレス８８の
値が境界レジスタ１０２の直よ如大きいため、境界オー
バー信号１０６は１となシ、また、デバッグファンクシ
ョン１８号７６Ｆｉｏ、デバッグモードピッ）１０１は
ｌのため、モードファンクション不一致信号１０５は１
となシ、従って、アクセスエラ−１ｄ号９１は１となる
。従って、ＣＰＵＩよシブバッグモード共有メモリの当
該アドレスへの読み書きアクセスは実施されない。

同様にして、ＣＰＵ２よシ、境界アドレス以上のアドレ
スへアクセスがあったとき、デバッグモＣ２２） −ド共有メモリの当該アドレスへのアクセスハ実施され
るが、オンライン共有メモリの当該アドレスへのアクセ
スは実施されない。

以上のようにして、境界アドレス以下のオペレーティン
グシステムプログラム匣用エリアは、ＣＰＵＩ、ＣＰＵ
２とが共にアクセスでき、境界アドレス以上のアプリケ
ーションプログラム使用エリアは、オンライン運転のＣ
ＰＵＩがオンラインモード共有メモリのみアクセスでき
、デバッグ運転のＣＰＵ２がデバッグモード共有メモリ
のみアクセスできる。なお、プログラムデバッグが終了
すると、デバッグモード共有メモリのデバッグモードビ
ット１０１をＯとして、オンラインモード共有メモリに
し、別途設けられた何らかのコピ一手段によｐ１既オン
ラインモード共有メモリの内容を新しくオンラインモー
ドとなった共有メモリにコピーし、全アドレスにわたっ
て二重化された共有メモリとして使用する。また、ＣＰ
Ｕ２の全ページアドレスに対応するデバッグビット５４
ｔｌ−Ｏに書き換え、ＣＰＵ２もオンライン運転を行（
２３） う。

第９図は、他の使用例を示したものである。オンライン
運転のＣＰ　Ｕ　１ば、全仮想アドレスＶＡについてオ
ンラインアクセス、デバッグ運転のＣＰＵ２は、全物理
アドレスをカバーする分はデバッグアクセスとし、それ
以外に、分離されたオンラインエリアをカバーする分を
オンラインアクセスとし、かつ後者の仮想アドレスＶＡ
がオンラインエリアの物理アドレスに対応するようにし
たものである。この使用列では第８図で説明したデバッ
グ上の利点に加え、更に、オンラインＣＰＵが処理し、
オンラインエリア上に作っているプラント情＠等をとり
こむことができる。このため、デバッグプログラムがオ
ンラインＣＰＵのプログラムと同一の入力をとりこみ、
同一の出力を川すかどうかをチェックしたシ、双方の出
力を比較し、その相関をチェックすることができ、デバ
ッグの完成度を高めることができる。また、デバッグＣ
ＰＵのアクセスするオンラインエリアに対応する書込み
禁止ビラトラオンすることによシ、この（２４） エリアは誉き込み禁止となｐ１デバッグ中のアプリケー
ションプログラムによりオンラインエリアを破壊する危
険を容易に回避できる。

第９図の使用例について、以下、詳細動作説明を行う。

オンライン運転のＣＰＵＩについて、共有メモリ接続機
＄８内のアドレス変換装置２６（第３図）に関し、仮想
アドレス−物理アドレスとしたときにその物理アドレス
が実在する全てのページアドレス５１に対応して、有効
ビット５３を１、デバッグビットｔ−０１及び書込み禁
止ピッ）５６’ｉ０に設定し、またフレームアドレス５
５を、フレームアドレス−ベージアドレスとなるように
設定する。本設定はＣＰＵＩの立上げ時に行われる。こ
のように設定することにより、ＣＰＵ１の共有メモリ接
続機構８よシ出力される共有メモリアクセスは、全仮想
アドレス２１　（ＶＡ）に対し、デバッグファンクショ
ン信号３０が０、物理アドレス３１は仮想アドレス２１
と同じとなる。

一方、デバッグ運転のＣＰＵ２については、共有メモリ
接続機構８内のアドレス変換装置２６に関（５） し、仮想アドレス−物理アドレスとしたときにその物理
アドレスが実在する全てのページアドレス５１１Ｃ対応
して、有効ビット５３を１、デバッグビット５４を１、
及び書込み禁止ピッ）　５６ｉ０ニ設定シ、マたフレー
ムアドレス５５をフレームアドレス−ページアドレスと
なるように設定する。

更に、仮想アドレス−物理アドレスとしたとき、その物
理アドレスが実在しないページアドレスの中から、アプ
リケーションプログラムが使用する物理アドレスを全て
包含する容量分のページアドレスに関し、有効ビット５
３ｉ１、デバッグビットを０１及び書込み禁止ビット５
６を１に設定し、またフレームアドレス５５を、該ペー
ジアドレスがアプリケーションプログラムが使用する物
理アドレスのフレームアドレスに対応するように設定す
る。これらの設定はＣＰＵ２の立上げ時に行われる。こ
のように設定することにより、ＣＰＵ２の共有メモリ接
続機構８よシ出力される共有メモリアクセスは、実在物
理アドレスの範囲でアクセスするとデバッグファンクシ
ョン信号３０が１１Ｃ２６） 物理アドレス３１は仮想アドレス２１と同じとなシ、実
在アドレス範囲外の、前記アプリケーションプログラム
の使用するエリアに対応せしめた仮想アドレスをアクセ
スすると、デバッグファンクシ１ン信号３０が０、物理
アドレス３１は、前記アプリケーションプログラムの使
用する物理アドレスとなる。しかも、後者のアクセスは
、読出しのみ可能である。なお、共有メモリ側の境界レ
ジスタ１０２　（第６図）　、デバッグモードビット１
０１の設定の説明については、第８図の説明と全く同一
であるため、省略する。

第１０図は、他の使用例を示したものである。

オンライン運転の０ＰＵＩは、全仮想アドレスＶＡにつ
−てオンラインアクセス、デバッグ運転のＣＰＵ２は、
アプリケーションエリアの一部をオンラインアクセスか
つそのエリアについては書込み禁止ビットをオンとし、
残りのエリアについてはデバッグアクセスとしたもので
ある。この使用例では、デバッグプログラムが、オンラ
インＣＰＵが処理しオンラインエリア上に作ってｈるＣ
２７） プラント情報を直接用いて処理できる。そのエリアに書
込むプログラム、即ちプラント情報をとシこむプログラ
ムのデバッグは、本方法では不可であるが、それ以外の
多くのプログラムのデバッグを、オンライン稼動状態と
全く同じ状態で行うことができる。

第１０図の使用列について、以下、１測動作説明を行う
。オンライン運転のＣＰＵＩについて、共有メモリ接続
機構８内のアドレス変換装置２６（第３図）に関し、全
てのページアドレス５１に対応して、有効ビット５３を
１、デバッグビットを０１及び書込み禁止ビット５６を
０に設定し、またフレームアドレス５５を、フレームア
ドレス＝ベージアドレスとなるように設定する。本設定
はＣＰＵＩの立上げ時に行われる。このように設定する
ことによ、９、ＣＰＵＩの共有メモリ接続機構８よ多出
力される共有メモリアクセスは、全仮想アドレス２１（
ＶＡ）に対し、デバッグファンクション信号３０が０、
物理アドレス３１は仮想アドレス２１と同じとなる。一
方、デバッグ運転（２８） のＣＰＵ２については、共有メモリ接続桟ＨＳ内のアド
レス変換機構２６（第３図）に関し、全ベージアドレス
についてフレームアドレス５５をフレームアドレス＝ベ
ージアドレスとなるように設定し、キベレーティングシ
ステム使用エリア及ヒデバッグするアプリケーションプ
ログラムの書込むエリアにつｈて、有効ビット５３ｔ−
１、デバッグビットを１、及び書込み禁止ビット５６を
０に設定し、また、アプリケーションプログラムの読出
すエリアでオンラインＣＰＵ側の情報を読みたいエリア
について、有効ピッ）　５３’ｔ−ｘ、デバッグビット
を０、及び書込み禁止ビット５６を１に設定する。本設
定はＣＰＵ２の立上げ時に行われる。このように設定す
ることによ！１１、ＣＰＵ２の共有メモリ接続機構８よ
多出力される共有メモリアクセスは、全仮想アドレス２
１ｖＡ）に対し、物理アドレス３１は仮想アドレス２１
と同じで、オンラインＣＰＵ側の情報を使用したいエリ
アのみデバッグファンクション信号３０が０でかつ読出
しのみ可能であシ、その他のエリアは、デバッＣ２９） グファンクション信号３０が１となる。

以上が本発明の使用例とその効果である。これらの使用
例では、ＣＰＵ２台系としたが、３台以上の場合にも、
オンラインＣＰ　Ｕ群（！：デバッグＣＰＵ群の２群に
分けることにより、全く同様の使用方法が可能であるこ
とは明らかである。

以上の説明から明らかなように、本発明によれば、二重
化共有メモリの部分分離化にょシ、オンラインＣＰＵの
使用エリアをデバッグＣＰＵのデバッグ中プログラムか
ら防護し、かつオペレーティ／ｆシスｆムの使用するオ
ンラインＣＰＵ、デバッグＣＰＵ間の共通エリアを確床
し、かつデバッグＣＰＵからのオンラインＣＰＵの専用
エリアをのぞき見ることを容易に実現でき、オンライン
運転中のデバッグの安全性の確保と、デバッグの完成度
向上という効果がある。

【図面の簡単な説明】

第１図は本発明の前提となるマルチコンピュータシステ
ムの構成例を示す図、第２図〜第６図は本発明の方法を
実現するための実施例を示す図、（ａｏ） 第７図〜第１０図は本発明の実施例の使用例を示す図で
ある。 ＩＡ、ＩＢ・・・共有メモリ、２Ａ、２Ｂ・・・ＣＰＵ
。 ５・・・メモリ本体、６・・・メモリ制御装置、７・・
・ＣＰＵ接続機構、８・・・共有メモリ接続機構、９・
・・処理装置、２１・・・仮想アドレス、２６・・・ア
ドレス変換装置、３０・・・デバッグファンクション信
号、３１・・・物理アドレス、３９・・・誉込み禁止信
号、５４・・・デバッグビット、５５・・・フレームア
ドレス、５６・・・書込み禁止ビット、７６・・・デバ
ッグファンクション信号、７７・・・物理アドレス、８
４・・・ファンクションチェックＲｆＭ、１０１・・・
デバッグモードビット、１０２・・・境界レジスタ、１
０！３，１０４・・・比較器、１０７・・・アンドゲー
ト。 代理人　弁理士　秋本正実 （３１） 形１０ 、裏Ｚ図 デ ＩＡ　　　　　　　　　　　　　　　　（ＢＩ３囚 第４囚 ３ 第１５巳。 ：１ξ　　乙　　　レフ 迄 に 對 ＄７目 Ｒ 察９　区 ≠１０圀 ｃｐび／／Ｆ／すＥＡ （／？Ｅｓｏ　　θＩとに）

Claims (1)

1. 【特許請求の範囲】 １、二重化された共有メモリを共有する処理装置の各々
   に、該各々の処理装置が使用する仮想アドレスを複数個
   に分割したアドレス群毎に設定可能なオンラインアクセ
   スかデバッグアクセスかを示すアクセスモード設定手段
   を有せしめ、一方上記二重化共有メモリの各々に、その
   メモリがオンラインモードかデパックモードかを示すフ
   ァンクシ＊　ｙ　モー　）”　ｆ　設定可能なファンク
   ションモード設定手段を有せしめるとともに、上記処理
   装置の任意の１つから上記二重化共有メモリへのアクセ
   ス時には、該アクセスのアドレスが属する上記アドレス
   群に対応して設定されたアクセスモードが、オンライン
   アクセスの時はオンラインモードが設定された共有メモ
   リへのみアクセス可能であ夛デバッグアクセスの時はデ
   バッグモードが設定された共有メモリへのみアクセス可
   能となるようにしたことを特徴とする二重化共有メモリ
   制御方法。 ２、前記二重化共有メモリの各々に、特定アドレス範囲
   を設定町目眩なアドレス範囲設定手段を有せしめるとと
   もに、前記処理装置の任意の１つからのアクセス時に該
   アクセスされるアドレスが上記付定アドレス範囲であれ
   ば、共有メモリに設定されたファンクションモードの内
   容に関係なく前記オンラインアクセスでもデバッグアク
   セスでもアクセスｑＮＱとなるようにしたことを特徴と
   する特許請求の範囲第１項記載の二重化共有メモリ制御
   方法。 ３、前記処理装置の各々に、前記アドレス群毎に共有メ
   モリへの膏込み禁止情報を設定０］′能な書込み禁止情
   報設定手段を有せしめるとともに、上６Ｃ誓込み禁止情
   報が設定された時には共Ｍメモリ上の該尚アドレスへの
   簀込みを禁止する機＃ＩＩを備えたことを特徴とする特
   許請求の範囲第１項及び第２項記載の二重化共有メモリ
   制御方法。