JPS59139462A - エラ−検出装置 - Google Patents
エラ−検出装置Info
- Publication number
- JPS59139462A JPS59139462A JP58012821A JP1282183A JPS59139462A JP S59139462 A JPS59139462 A JP S59139462A JP 58012821 A JP58012821 A JP 58012821A JP 1282183 A JP1282183 A JP 1282183A JP S59139462 A JPS59139462 A JP S59139462A
- Authority
- JP
- Japan
- Prior art keywords
- task
- counter
- memory
- value
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0715—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a system implementing multitasking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はプログラムの工２−検出装置に関するものであ
る。
る。
プログラムのエラーを検出し誤動作や他プログラムの破
壊を防ぐ方法としては、グロテクションチェック、イン
バリッド命令チェック等の色々なものがあるが、その中
の一つにウオッチドグタイマ−によるチェックがある。
壊を防ぐ方法としては、グロテクションチェック、イン
バリッド命令チェック等の色々なものがあるが、その中
の一つにウオッチドグタイマ−によるチェックがある。
このチェックは、プログラムのループ等の一見計算機が
正常動作を行っている様に見えるエラー全検出するもの
で、一般的には以下の様に行われている。
正常動作を行っている様に見えるエラー全検出するもの
で、一般的には以下の様に行われている。
まず計算機内にウオッチドグタイマ−用カウンタを持ち
、ハードでこのカウンタを一定周期で減算し、このカウ
ンタの値がある値、例えば胃０”になった時エラーを出
方する。エラーとならない様にするためには、このカラ
／りにプログラムで一定時間以内に値を再設定してやる
必要があシ、この処理は通常、最も優先レベルが低く、
周期起動されるタスク（以下ＷＤＴタスクと略す）とし
て構成される。従ってそれよシ優先レベルの高いタスク
のプログラムがループして動いたままの状態になると、
その間ＷＤＴタスクの処理、すなわちカウンタへの値の
再設定が行えず、一定時間後にエラーが出力される。
、ハードでこのカウンタを一定周期で減算し、このカウ
ンタの値がある値、例えば胃０”になった時エラーを出
方する。エラーとならない様にするためには、このカラ
／りにプログラムで一定時間以内に値を再設定してやる
必要があシ、この処理は通常、最も優先レベルが低く、
周期起動されるタスク（以下ＷＤＴタスクと略す）とし
て構成される。従ってそれよシ優先レベルの高いタスク
のプログラムがループして動いたままの状態になると、
その間ＷＤＴタスクの処理、すなわちカウンタへの値の
再設定が行えず、一定時間後にエラーが出力される。
しかし、このチェック方法には次の様な問題がある。
（１） どのタスクがエラーを起こしたかは、計算機
を止めて分析しないと分からない。
を止めて分析しないと分からない。
（理由）あるタスクのプログラムがループ状態になって
いても、そのタスクより優先、レベルの高いタスクは動
作可能である。従って、エラー発生時点に動作していた
タスクがエラーの原因とは限らない。
いても、そのタスクより優先、レベルの高いタスクは動
作可能である。従って、エラー発生時点に動作していた
タスクがエラーの原因とは限らない。
（２）、タスクが事象待ち状態になり、その事象が発生
しないといったエラーを検出出来ない。
しないといったエラーを検出出来ない。
（理由）同期を取るために、タスクがある事象の発生金
持つ状態（以下ＷＡ Ｉ Ｔ状態と略す）になり、その
事象が何らかの原因が発生しないために、ＷＡＩＴ状態
の′！まで次の処理に移れないといったエラーの場合が
ある。しかし、そのタスクはＷＡＩＴ状態であっても動
作している訳ではないので、ＷＤＴタスクは動作出来、
それゆえこのエラーは検出できない。
持つ状態（以下ＷＡ Ｉ Ｔ状態と略す）になり、その
事象が何らかの原因が発生しないために、ＷＡＩＴ状態
の′！まで次の処理に移れないといったエラーの場合が
ある。しかし、そのタスクはＷＡＩＴ状態であっても動
作している訳ではないので、ＷＤＴタスクは動作出来、
それゆえこのエラーは検出できない。
従って、本発明の目的は上記の問題を解決するエラー検
出装置を提供することにある。
出装置を提供することにある。
本発明の特徴は、タスクごとにカウンタを設け、タスク
開始時にそのカウンタに値を設定し、そしてそのカウン
タの値をハードで一定周期で更新し、カウンタの値が特
定の値となった時に、そのタスクを工２−とすることに
ある。
開始時にそのカウンタに値を設定し、そしてそのカウン
タの値をハードで一定周期で更新し、カウンタの値が特
定の値となった時に、そのタスクを工２−とすることに
ある。
以下本発明の一実施例を図面を用いて説明する。
第１図は本発明の一実施例のハード構成図である。
ここではタスクごとのカウンタをメモリ１０で実現して
いる。各タスクごとにメモリ１ｏの一語が割当てられ、
その構成全第２図に示す。この−語は１６ ｂｉｔから
なシ、ビット０はそのタスクが動作中、待ち状態（値が
“１″の時）か、起動されてない状態（値が０”の時）
かを示し、残シ１ｓ ｂｉｔで２進のカララメを構成す
る。第３図は各タスクの動きを示した図である。各タス
クが処理（Ｆ２０）を開始するに尚ってＯ８は該当タス
クのカウンタに（１厚 ・旧・・Ｘ）ｚ ｋセットす
る（ＦＩＯ）。（Ｋ・・・・・・ｘＬＯ値は、少なくと
も正常動作時の該尚タスクの処理時間（カウンタが更新
される周期で換算したもの）よシ大きい値とする。そし
てタスクの処理（Ｆ２０）が終了した後、該当タスクの
カフ／りに（ＯＯ・・・・・・０）ｚをセット、すなわ
ちクリアする。この様なカウンタにより動作中に加えて
待ち状態にある時のタイムアウトもチェック可能になる
。
いる。各タスクごとにメモリ１ｏの一語が割当てられ、
その構成全第２図に示す。この−語は１６ ｂｉｔから
なシ、ビット０はそのタスクが動作中、待ち状態（値が
“１″の時）か、起動されてない状態（値が０”の時）
かを示し、残シ１ｓ ｂｉｔで２進のカララメを構成す
る。第３図は各タスクの動きを示した図である。各タス
クが処理（Ｆ２０）を開始するに尚ってＯ８は該当タス
クのカウンタに（１厚 ・旧・・Ｘ）ｚ ｋセットす
る（ＦＩＯ）。（Ｋ・・・・・・ｘＬＯ値は、少なくと
も正常動作時の該尚タスクの処理時間（カウンタが更新
される周期で換算したもの）よシ大きい値とする。そし
てタスクの処理（Ｆ２０）が終了した後、該当タスクの
カフ／りに（ＯＯ・・・・・・０）ｚをセット、すなわ
ちクリアする。この様なカウンタにより動作中に加えて
待ち状態にある時のタイムアウトもチェック可能になる
。
以下、第１図に戻ってハードの動作を説明する。
まず、メモリ１０によるカウンタに償金セットする動作
を説明する。
を説明する。
セレクト信号５１ｅ”ｌ”とすると、各セレクタ（ＳＥ
Ｌ）１１．１２は１１”側を選択するので、開始あるい
は終了するタスク番号（ＴＮ）５２全アドレスとしてメ
モリ１０をアクセス出来、ライトハルス全メモリ１０に
入れると７、設定値５３がライトデータとしメモリ１０
にセットされる。
Ｌ）１１．１２は１１”側を選択するので、開始あるい
は終了するタスク番号（ＴＮ）５２全アドレスとしてメ
モリ１０をアクセス出来、ライトハルス全メモリ１０に
入れると７、設定値５３がライトデータとしメモリ１０
にセットされる。
次にメモリ１０によるカウンタ全一定周期で更新する際
の動作を説明する。
の動作を説明する。
セレクト信号５１全′″０″とすると、各８ＥＩ。
１１．１２は“Ｏ”側音選択するので、タスク番号（Ｔ
Ｎ）５４でメモリ１０をアクセス出来る。
Ｎ）５４でメモリ１０をアクセス出来る。
なお同−ＴＮ５４でのメモリ１０のアクセス間隔は一定
周期とし、全タスク番号で順番にアクセスする。メモリ
１ｏから続出されたカウンタ１直は、減算器１３に入力
され、値が“０”の時はそのまま、また”０”以外の時
は”−１”されて出方される。これらの切換えを行うの
が“０”チェック回路１４とセレクタ（ＳＥＬ）１５で
ある。そして減算されたカウンタ値はＳ ＥＬＩ ２＝
ｉ経由して一定時間後にメモリ１０内の前記のカラ／り
値の所に書込まれ、この様にしてカウンタの値は更新さ
れる。
周期とし、全タスク番号で順番にアクセスする。メモリ
１ｏから続出されたカウンタ１直は、減算器１３に入力
され、値が“０”の時はそのまま、また”０”以外の時
は”−１”されて出方される。これらの切換えを行うの
が“０”チェック回路１４とセレクタ（ＳＥＬ）１５で
ある。そして減算されたカウンタ値はＳ ＥＬＩ ２＝
ｉ経由して一定時間後にメモリ１０内の前記のカラ／り
値の所に書込まれ、この様にしてカウンタの値は更新さ
れる。
最後にエラー出力される場合の動作について説明する。
メモリ１０によるカウンタ全タスク番号（Ｔ Ｎ）５４
で更新中に、減算器１３の出方上“０”チェック回路工
５でチェックし、ｏ＃でがっカウンタのビット０が”１
”（タスク動作中あるいは待ち状態）ならばエラー信号
５５を出力する。従ってエラー信号５５が出力された時
点でメモリｌ。
で更新中に、減算器１３の出方上“０”チェック回路工
５でチェックし、ｏ＃でがっカウンタのビット０が”１
”（タスク動作中あるいは待ち状態）ならばエラー信号
５５を出力する。従ってエラー信号５５が出力された時
点でメモリｌ。
全アクセスしているタスク番号（ＴＮ）５４のタスクで
エラーが発生していることが分かる。
エラーが発生していることが分かる。
以上の様に本発明によれば、エラーを発生させたタスク
を限定出来、また動作中に加えて待ち状態にある時のタ
イムアウトチェックも可能となる効果がある。
を限定出来、また動作中に加えて待ち状態にある時のタ
イムアウトチェックも可能となる効果がある。
第１図は本発明の一実施例のハード構成図、第２図はメ
モリによシカウンタの構成図、第３図は各タスクの動き
金示した図である。 １０・・・メモ１ハ １３・・・減算器、１６・・・”
０“チェック回路。 弔１図 ＥＲＲσＲ
モリによシカウンタの構成図、第３図は各タスクの動き
金示した図である。 １０・・・メモ１ハ １３・・・減算器、１６・・・”
０“チェック回路。 弔１図 ＥＲＲσＲ
Claims (1)
- １、計算機システムにおいて、タスクごとのカウンタと
、該カウンタに値セットする機構と、該カウンタを一定
周期で更新する機構を有し、該カウンタが特定の値にな
った時に該タスクをエラーとすることを特徴とするエラ
ー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58012821A JPS59139462A (ja) | 1983-01-31 | 1983-01-31 | エラ−検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58012821A JPS59139462A (ja) | 1983-01-31 | 1983-01-31 | エラ−検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139462A true JPS59139462A (ja) | 1984-08-10 |
Family
ID=11816045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58012821A Pending JPS59139462A (ja) | 1983-01-31 | 1983-01-31 | エラ−検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139462A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175156A (ja) * | 1984-02-20 | 1985-09-09 | Meidensha Electric Mfg Co Ltd | コンピユ−タの異常監視方式 |
| JPS63163932A (ja) * | 1986-12-26 | 1988-07-07 | Fuji Electric Co Ltd | 制御用計算機のシステム監視方式 |
| JPH03288942A (ja) * | 1990-04-05 | 1991-12-19 | Zexel Corp | マイクロコンピュータにおけるプログラム暴走検出方法 |
-
1983
- 1983-01-31 JP JP58012821A patent/JPS59139462A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175156A (ja) * | 1984-02-20 | 1985-09-09 | Meidensha Electric Mfg Co Ltd | コンピユ−タの異常監視方式 |
| JPS63163932A (ja) * | 1986-12-26 | 1988-07-07 | Fuji Electric Co Ltd | 制御用計算機のシステム監視方式 |
| JPH03288942A (ja) * | 1990-04-05 | 1991-12-19 | Zexel Corp | マイクロコンピュータにおけるプログラム暴走検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7340574B2 (en) | Method and apparatus for synchronizing an industrial controller with a redundant controller | |
| US4860333A (en) | Error protected central control unit of a switching system and method of operation of its memory configuration | |
| RU2437144C2 (ru) | Способ устранения исключительной ситуации в одном из ядер многоядерной системы | |
| JPS58121457A (ja) | 情報処理装置 | |
| JPS59139462A (ja) | エラ−検出装置 | |
| US5261084A (en) | Error judgment method | |
| JP2988518B2 (ja) | マルチプロセッサ制御方式 | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JPS62278642A (ja) | 再試行制御方式 | |
| CN114461280A (zh) | 一种bmc双镜像刷写方法及相关装置 | |
| CN116089164A (zh) | 故障点前滚恢复方法、装置及存储介质 | |
| JPS60222944A (ja) | メモリパリテイエラ−処理方式 | |
| JPH06149765A (ja) | 共有メモリ排他制御自動解除方式 | |
| JPH0149975B2 (ja) | ||
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPS59231798A (ja) | デ−タ処理装置 | |
| JPS6130296B2 (ja) | ||
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JPH06324941A (ja) | 再開処理方法 | |
| JPS6029843A (ja) | マイクロプログラム制御装置 | |
| JPH02132539A (ja) | メモリパトロール制御方式 | |
| JPS6145345A (ja) | スワツピング制御方式 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPS60169953A (ja) | コンピユ−タの異常検出方式 | |
| JPH01243153A (ja) | エラー制御方式 |