JPS5912681Y2 - Waveform memory semiconductor integrated circuit device - Google Patents

Description

【考案の詳細な説明】 例えば、電子オルガンのような電子楽器においては、多
数の音源用の基準発振器が必要とされ、また、各種の効
果音等の発生のためには複数種類の波形の発振波を合或
することなどが行なわれているが、従来、各別の発振器
などは、すべて個別部品により構或されていたものが使
用されていたので、組立て配線が複雑なことは勿論、大
きな空間が必要とされたり、複数波形の合或に当っては
位相ずれによる不所望な音色の音が発生するなどの問題
点があった。[Detailed description of the invention] For example, in electronic musical instruments such as electronic organs, reference oscillators for multiple sound sources are required, and in order to generate various sound effects, etc., multiple types of waveform oscillations are required. Conventionally, each oscillator was constructed from individual parts, so the assembly and wiring were not only complicated, but also large There are problems such as the space required, and when combining multiple waveforms, an undesirable tone may be produced due to a phase shift.

本考案は、時間軸上で一定の繰返し順序を以って順次に
開閉動作が行なわれるように制御される半導体シーケン
ススイッチ回路と、前記スイッチ回路中の次々の半導体
スイッチ素子の開閉動作によって個別に一定電圧による
充電と個別の放電とが行なわれる異種の金属接合面また
は半導体Ｐ−Ｎ接合により異なる値の静電容量が形或さ
れたコンデンサとを有し、前記のコンデンサが時間軸上
で一定の繰返し順序で次々の半導体スイッチ素子により
放電させられた際に、その放電動作に前記コンデンサの
静電容量に応じて所要波形の電気出力となるような出力
波形が得られるようになされている波形記憶半導体集積
回路素子を提供して、例えば、電子楽器における上記の
ような諸問題点をも解決しうるようにしたものであり、
以下、その具体的な内容を添付図面を参照して説明する
。The present invention utilizes a semiconductor sequence switch circuit that is controlled so that opening and closing operations are performed sequentially in a fixed repeating order on the time axis, and an individual switching operation that is performed by successive opening and closing operations of semiconductor switching elements in the switch circuit. It has a capacitor in which different values of capacitance are formed by a junction surface of different metals or a semiconductor P-N junction, in which charging with a constant voltage and separate discharge are performed, and the capacitor is constant on the time axis. A waveform configured such that when discharge is caused by successive semiconductor switching elements in the repeating order of the above, an output waveform is obtained in which the discharging operation results in an electrical output with a desired waveform according to the capacitance of the capacitor. By providing a memory semiconductor integrated circuit element, it is possible to solve the above-mentioned problems in electronic musical instruments, for example.
The specific contents will be explained below with reference to the attached drawings.

第１図は、本考案の波形記憶半導体集積回路素子の一実
施例ブロック図であり、図において、Ｃ１，Ｃ２・・・
Ｃｎはそれぞれ異なる所要の静電容量値を有するコンデ
ンサ、ＳＷａ，ＳＷｂは前記した多数のコンデンサＣＩ
，Ｃ２・・・Ｃｎに対する充放電動作を個別に行なうこ
とができるように設けられた多数のスイッチ素子の集合
体を示すブロック（スイッチ群ＳＷａ，ＳＷｂ）ＳＲは
前記した多数のスイッチの集合体を示すブロックＳＷａ
，ＳＷｂを構或する各素子スイッチを、一定の順序に従
ってオン、オフさせるスイッチ駆動回路であり、このス
イッチ駆動回路ＳＲとしては例えばＭＯＳ ＦＥＴに
よるダイナミックシフトレジスタを用いるのが好適であ
り、第１図中のφ，φはスイッチ駆動回路として用いら
れるダイナミックシフトレジスタＳＲを駆動するための
クロツクパルス（タイミングパルス）を示す。FIG. 1 is a block diagram of an embodiment of the waveform memory semiconductor integrated circuit element of the present invention, in which C1, C2...
Cn is a capacitor each having a different required capacitance value, and SWa and SWb are the many capacitors CI described above.
, C2, . The block SWa shown
, SWb is a switch drive circuit that turns on and off the element switches constituting SWb in a fixed order. As this switch drive circuit SR, it is preferable to use, for example, a dynamic shift register using MOS FETs, as shown in FIG. φ and φ in the diagram indicate clock pulses (timing pulses) for driving the dynamic shift register SR used as a switch driving circuit.

前記した第１図示の構或例のものにおいて、スイッチ駆
動回路ＳＲと多数のスイッチ素子の集合体を示すブロッ
クＳＷａ，ＳＷｂとは、一つのシーケンススイッチを構
或しており、スイッチ駆動回路ＳＲの制御により時間軸
上で一定の繰返し順序を以って開閉動作が行なわれる多
数のスイッチ素子により、前記した各別のスイッチ素子
毎に接続されたコンデンサＣＩ，Ｃ２・・・Ｃｎに対し
て順次に充放電動作を行なわせ、コンデンサＣＩ，Ｃ２
・・・Ｃｎの放電電流が流れる負荷抵抗ＲＬに接続され
た出力端子Ｏから出力信号を取り出すのである。In the example of the structure shown in the first diagram described above, the switch drive circuit SR and the blocks SWa and SWb representing an assembly of a large number of switch elements constitute one sequence switch, and the switch drive circuit SR A large number of switching elements, which are controlled to open and close in a fixed repeating order on the time axis, sequentially open and close the capacitors CI, C2...Cn connected to each of the above-mentioned different switching elements. Perform charging/discharging operation, capacitors CI and C2
...The output signal is taken out from the output terminal O connected to the load resistor RL through which the discharge current of Cn flows.

上記した出力端子Ｏから得られる出力信号波形は、時間
軸上で一定の繰返し順序を以って充放電される多数のコ
ンデンサＣＩ，Ｃ２・・・Ｃｎの静電容量値のパターン
に従うものであるが、前記した多数のコンデンサＣ１，
Ｃ２・・・Ｃｎの静電容量値のパターンとしては、例え
ば第２図ａ−Ｃ図示のようなコンデンサの電極パターン
で示されるような、のこぎり波、三角波、正弦波などの
他、任意の波形のものとすることができる。The output signal waveform obtained from the output terminal O described above follows the pattern of capacitance values of a large number of capacitors CI, C2...Cn that are charged and discharged in a fixed repeating order on the time axis. However, the large number of capacitors C1,
The pattern of the capacitance value of C2...Cn may be any waveform such as a sawtooth wave, a triangular wave, a sine wave, etc. as shown in the electrode pattern of a capacitor as shown in FIG. 2 a-C, for example. It can be made into

本考案の波形記憶半導体集積回路素子は、上記した第１
図示のブロック図によって示される各構或部分が、１つ
の小さな半導体チツプウエハ上にＩＣ技術によって形或
されるのであり、クロツクパルス発生器からのクロツク
パルスを与えることにより、コンデンサの電極パターン
と対応する出力波形を示す出力信号を容易に得ることが
できる。The waveform memory semiconductor integrated circuit device of the present invention has the above-described first feature.
Each component shown in the illustrated block diagram is formed on one small semiconductor chip wafer using IC technology, and by applying a clock pulse from a clock pulse generator, the output waveform corresponding to the electrode pattern of the capacitor is created. It is possible to easily obtain an output signal indicating .

出力信号の繰返し周波数は、波形記憶半導体集積回路素
子に与えるべきクロツクパルスの繰返し周波数を変化さ
せることにより任意に変化でき、また、それぞれ異なる
コンデンサの電極パターンを有する各別の波形記憶半導
体集積回路素子に対し、同一のクロツクパルスを供給し
て得られるそれぞれの出力信号は、自動的に互いに位相
の揃ったものとなされるのである。The repetition frequency of the output signal can be arbitrarily changed by changing the repetition frequency of the clock pulse to be applied to the waveform storage semiconductor integrated circuit element, and can be changed arbitrarily by changing the repetition frequency of the clock pulse to be applied to the waveform storage semiconductor integrated circuit element. On the other hand, the respective output signals obtained by supplying the same clock pulse are automatically brought into phase alignment with each other.

第３図は、本考案の波形記憶半導体集積回路素子の動作
原理を説明するための回路図であり、この第３図におい
て多数のコンデンサＣＩ， Ｃ２・・・Ｃｎは、それぞ
れの静電容量値が次々のコンデンサを順次に放電して行
った時に所要波形の出力信号が得られるようなものに定
められている。FIG. 3 is a circuit diagram for explaining the operating principle of the waveform memory semiconductor integrated circuit element of the present invention, and in this FIG. is determined so that an output signal with a desired waveform can be obtained when successive capacitors are discharged in sequence.

ブロックＳＷａ，ＳＷｂは第１図中のブロックＳＷａ，
ＳＷｂとそれぞれ対応するものであり、各ブロック中ノ
ｓａ １ ， Ｓａ ２ ・−Ｓａｎ及びＳｂｌ， Ｓ
ｂ２・・・Ｓｂｎなどはそれぞれ個別のスイッチ素子を
示し、また、各スイッチ素子において、ｍは可動接点、
Ｃは充電側固定接点、ｄは放電側固定接点をそれぞれ表
わす（以下の記載においては、接点ｍ、接点ｃ， ｄ
のように簡略化して記載する）。Blocks SWa and SWb are blocks SWa and SWb in FIG.
They respectively correspond to SWb, and the nodes sa 1 , Sa 2 ・-San and Sbl, S in each block
b2...Sbn, etc. each indicate an individual switch element, and in each switch element, m indicates a movable contact,
C represents a fixed contact on the charging side, and d represents a fixed contact on the discharging side (in the following description, contact m, contact c, d
).

第３図示の回路において、各個別のスイッチ素子は、ま
ずスイッチ素子ＳａｌとＳｂ１における接点ｍが接点Ｃ
側から接点ｄ側へと切換えられるように連動して駆動さ
れることにより、接点Ｃ側から一定電圧十Ｂで充電され
ているコンテ゛ンサＣ１の蓄積電荷を放電し、次に、前
記のスイッチ素子Ｓａ１とＳｂｌにおける接点ｍが接点
ｄ側から接点Ｃ側へと連動して切換えられた後に、スイ
ッチ素子Ｓａ２とＳｂ２における接点ｍが接点Ｃ側から
接点ｄ側へと連動して切換えられることによりコンデン
サＣ２の蓄積電荷を放電する。In the circuit shown in FIG. 3, each individual switch element first has a contact point m in the switch elements Sal and Sb1, and a contact point C in the switch elements Sal and Sb1.
By being driven in conjunction so that it is switched from the side to the contact d side, the accumulated charge of the capacitor C1 charged with a constant voltage of 10 B is discharged from the contact C side, and then the switch element Sa1 After the contacts m at and Sbl are switched from the contact d side to the contact C side, the contacts m at the switch elements Sa2 and Sb2 are switched from the contact C side to the contact d side, so that the capacitor C2 discharges the accumulated charge.

以下同様に次々のスイッチ素子が駆動されて、コンデン
サＣＩ，Ｃ２・・・Ｃｎが順次に放電されて行き、負荷
抵抗ＲＬに接続された出力端子Ｏに、コンデンサＣ１・
・・Ｃｎ静電容量に応じた電圧値の出力波形を有する出
力信号を連続して生じさせる。Thereafter, the switching elements are driven one after another in the same way, and the capacitors CI, C2, . . . , Cn are sequentially discharged, and the capacitors C1, .
. . . Continuously generates an output signal having an output waveform with a voltage value corresponding to the Cn capacitance.

前記した各スイッチ素子Ｓａｌ，Ｓａ２・・・Ｓａｎ，
Ｓｂ１，Ｓｂ２・・・Ｓｂｎを規則正しい所定の順序
で巡環して開閉動作させるのは、第１図中のブロックＳ
Ｒに相当するものである。Each of the above-mentioned switch elements Sal, Sa2...San,
Block S in FIG. 1 rotates Sb1, Sb2...Sbn in a regular predetermined order to open and close them.
It corresponds to R.

第４図は、本考案の波形記憶半導体集積回路素子を第１
図示のブロック図のような構或のものとした場合におけ
る一具体例回路であり、図示のようなＭＯＳ ＦＥＴ
によるダイナミックシフトレジスタＳＲ、スイッチ群Ｓ
Ｗａ，ＳＷｂ、及び、異種の金属接合面または半導体Ｐ
−Ｎ接合によって所要の静電容量を有するようにしたコ
ンデンサなどは、すべて半導体の１つのチツプウエハ上
に集積回路技術によって構戊できる。FIG. 4 shows a first waveform memory semiconductor integrated circuit device of the present invention.
This is a specific example circuit in a case where the structure is as shown in the block diagram shown in the figure, and it is a MOS FET as shown in the figure.
Dynamic shift register SR, switch group S
Wa, SWb, and dissimilar metal junction surfaces or semiconductor P
Capacitors having the required capacitance through -N junctions can all be constructed on one semiconductor chip wafer using integrated circuit technology.

第４図中におけるＳａ１，Ｓｂｌ，ＲＬなどの符号は、
第３図中の同一符号で示す構威部分と対応するものであ
る。The symbols Sa1, Sbl, RL, etc. in FIG. 4 are as follows:
This corresponds to the structural parts indicated by the same reference numerals in FIG.

なお、第４図中においては、ダイナミックシフトレジス
タＳＲの３つの蓄積区分、スイッチ群の内の３つのスイ
ッチ素子Ｓａｌ， ｓｂ１， Ｓａ２， Ｓｂ２， Ｓ
ａｎ， Ｓｂｎ、３つのコンテ゛ンサＣｌ，Ｃ２，Ｃｎ
などだけを示しているが、実施に当ってはコンデンサ０
１〜Ｃｎのそれぞれと対応する数のスイッチ素子や蓄積
区分が構威されるものであり、それは周知の集積回路技
術によって、半導体の１チツプウエハ上に極めて容易に
構或できるのである。In addition, in FIG. 4, three storage sections of the dynamic shift register SR and three switch elements Sal, sb1, Sa2, Sb2, S of the switch group are shown.
an, Sbn, three capacitors Cl, C2, Cn
etc., but when implementing it, capacitor 0
The number of switch elements and storage sections corresponding to each of 1 to Cn is provided, which can be extremely easily constructed on a single semiconductor chip wafer using well-known integrated circuit technology.

以上の説明より明らかなように、本考案の波形記憶半導
体集積回路素子は、得ようとする波形と対応した静電容
量値のパターンを示すような異なる静電容量のコンデン
サからなるコンデンサ群をシーケンススイッチによって
順次一定電圧により充電し、それらの充電されたコンデ
ンサ群をシーケンススイッチによって順次に放電させる
ことにより、上記のコンテ゛ンサ群のそれぞれのコンデ
ンサの静電容量に応じた電圧値の出力波形を示す如き出
力信号を得るようにしたものであって、回路素子の全体
が半導体の１チツプウエハ上に構或できるため、全体が
極めて小形なものとなり、また、互に異なった出力波形
の出力信号が取出せるような複数個の波形記憶半導体集
積回路素子に対して、同一のクロツクパルスを与えるこ
とにより、位相の揃った複数個の出力信号を得ることが
できるなど、本考案によれば既述した従来のものにおけ
る諸問題点はすべて良好に解決できる。As is clear from the above explanation, the waveform memory semiconductor integrated circuit device of the present invention sequentially connects a group of capacitors consisting of capacitors with different capacitances so as to exhibit a pattern of capacitance values corresponding to the waveform to be obtained. By sequentially charging the capacitors with a constant voltage using a switch and sequentially discharging the charged capacitor groups using a sequence switch, an output waveform of a voltage value corresponding to the capacitance of each capacitor in the above-mentioned capacitor group is generated as shown. It is designed to obtain output signals, and since the entire circuit element can be constructed on a single semiconductor chip wafer, the entire circuit is extremely small, and output signals with different output waveforms can be extracted. By applying the same clock pulse to a plurality of waveform memory semiconductor integrated circuit elements, it is possible to obtain a plurality of output signals with the same phase. According to the present invention, it is possible to obtain a plurality of output signals with the same phase. All the problems in can be solved well.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本考案の波形記憶半導体集積回路素子のブロッ
ク図、第２図ａ−Ｃ図はコンデンサの電極パターンを例
示した図、第３図は本考案の波形記憶半導体集積回路素
子の動作原理を説明するための回路図、第４図は本考案
の波形記憶半導体集積回路素子の一具体例回路である。 ＳＲ・・・スイッチ駆動回路（ダイナミックシフトレジ
スタ）、ＳＷａ，ＳＷｂ・・・スイッチ群、Ｓａ１〜Ｓ
ａｎ，Ｓｂｌ〜Ｓｂｎ・・・スイッチ素子、Ｃ１〜Ｃｎ
・・・コンデンサ、ＲＬ・・・負荷抵抗、Ｏ・・・出力
端子。FIG. 1 is a block diagram of the waveform memory semiconductor integrated circuit device of the present invention, FIG. 2 a-C is a diagram illustrating the electrode pattern of a capacitor, and FIG. 3 is the operating principle of the waveform memory semiconductor integrated circuit device of the present invention. FIG. 4 is a circuit diagram for explaining a specific example of the waveform memory semiconductor integrated circuit element of the present invention. SR...Switch drive circuit (dynamic shift register), SWa, SWb...Switch group, Sa1 to S
an, Sbl to Sbn... switch element, C1 to Cn
...Capacitor, RL...Load resistance, O...Output terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 時間軸上で一定の繰り返し順序を以って順次に開閉動作
が行われるように制御される半導体シーケンススイッチ
回路と、前記スイッチ回路中の次々の半導体スイッチ素
子の開閉動作によって個別に一定電圧による充電と個別
の放電とが行なわれる異種の金属接合面または半導体Ｐ
−Ｎ接合により異なる値の静電容量が形或されたコンデ
ンサとを有し、前記のコンデンサが時間軸上で一定の繰
り返し順序で次々の半導体スイッチ素子により放電させ
られた際に、その放電動作に基づいて前記のコンデンサ
の静電容量に応じて所要波形の電気出力となるような出
力波形が得られるようになされている波形記憶半導体集
積回路素子。A semiconductor sequence switch circuit that is controlled so that opening and closing operations are performed sequentially in a fixed repeating order on the time axis, and charging with a constant voltage individually by opening and closing operations of semiconductor switch elements in the switch circuit one after another. and a dissimilar metal junction surface or semiconductor P where individual discharges occur.
- A capacitor having different capacitance values formed by an N junction, and when the capacitor is discharged by successive semiconductor switch elements in a fixed repeating order on the time axis, the discharge operation A waveform storage semiconductor integrated circuit element that is configured to obtain an output waveform that provides an electrical output of a desired waveform according to the capacitance of the capacitor based on the capacitance of the capacitor.