JPH10215152A - Driving circuit for switching element - Google Patents
Driving circuit for switching elementInfo
- Publication number
- JPH10215152A JPH10215152A JP1688497A JP1688497A JPH10215152A JP H10215152 A JPH10215152 A JP H10215152A JP 1688497 A JP1688497 A JP 1688497A JP 1688497 A JP1688497 A JP 1688497A JP H10215152 A JPH10215152 A JP H10215152A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- switching element
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、スイッチング用素
子の駆動回路に関し、特に駆動信号波形が設定可能であ
る、スイッチング用素子の駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching element drive circuit, and more particularly to a switching element drive circuit capable of setting a drive signal waveform.
【０００２】[0002]
【従来の技術】従来、特に高圧あるいは大電流をスイッ
チングするスイッチング用素子を有するスイッチング回
路では、スイッチング開始時の電圧（電流）の急激な変
化で発生する電磁界による他機器への影響が問題になっ
ている。そのため、スイッチング用素子を駆動する前段
の駆動回路は、スイッチング用素子の特性に合わせて所
定の時間内に規定の電圧に変化する駆動電圧を出力する
必要がある。しかし、単純なＲＣフィルタにより出力信
号波形のなまりを作っても、所定の時間内に規定の電圧
になるよう駆動電圧を変化させる場合には、使える波形
の条件（時定数）に制限が多くあり限界があった。2. Description of the Related Art Conventionally, especially in a switching circuit having a switching element for switching a high voltage or a large current, the influence of an electromagnetic field generated by a sudden change in voltage (current) at the start of switching on other devices has been a problem. Has become. Therefore, it is necessary for the drive circuit at the preceding stage that drives the switching element to output a driving voltage that changes to a specified voltage within a predetermined time according to the characteristics of the switching element. However, even if the output signal waveform is rounded by a simple RC filter, if the drive voltage is changed so as to become a specified voltage within a predetermined time, there are many limitations on the conditions (time constant) of usable waveforms. There was a limit.
【０００３】この駆動電圧（駆動能力）を時間的に変化
させる方法の１例として、たとえば、特開平０１−１６
７６１５で示されているように、スイッチング用素子と
してＭＯＳトランジスタを用い且つその入力容量を駆動
する駆動素子数を変える方法があり、これを従来のスイ
ッチング用素子の駆動回路として説明する。One example of a method of changing the driving voltage (driving ability) with time is disclosed in, for example, Japanese Patent Application Laid-Open No. 01-16.
As indicated by reference numeral 7615, there is a method in which a MOS transistor is used as a switching element and the number of driving elements for driving the input capacitance is changed. This method will be described as a conventional switching element driving circuit.
【０００４】図５は、この従来のスイッチング用素子の
駆動回路を示すブロック図である。この従来のスイッチ
ング用素子の駆動回路１は、端子２４により同時動作す
る数が設定される駆動素子２１〜２３からなり、制御入
力端子１１に印加された制御信号に対応してスイッチン
グ用素子２の入力容量を駆動する駆動信号を制御出力端
子１２に出力する。また、スイッチング用素子２は、Ｎ
型のスイッチング用ＭＯＳトランジスタから成り、負荷
３の電流をスイッチングする。FIG. 5 is a block diagram showing a conventional driving circuit for a switching element. This conventional switching element driving circuit 1 includes driving elements 21 to 23 whose number of simultaneous operations is set by a terminal 24, and corresponds to a control signal applied to a control input terminal 11. A drive signal for driving the input capacitance is output to the control output terminal 12. The switching element 2 is N
The switching MOS transistor of the type is used to switch the current of the load 3.
【０００５】図６は、この従来のスイッチング用素子の
駆動回路の動作例を示す波形図であり、制御信号および
駆動信号の波形を示している。FIG. 6 is a waveform diagram showing an operation example of the conventional switching element drive circuit, showing the waveforms of the control signal and the drive signal.
【０００６】この従来のスイッチング用素子の駆動回路
において、駆動素子５００〜５０２の動作数が、予めス
イッチング用素子２をオン・オフするために必要な駆動
条件から求められ、駆動素子数の設定端子２４により設
定される。設定された駆動素子が、制御入力端子１１に
印加された制御信号の入力に同期して並列動作し、設定
されない駆動素子の出力は、常時、ハイインピーダンス
状態とされる。In this conventional switching element driving circuit, the number of operations of the driving elements 500 to 502 is determined in advance from driving conditions necessary for turning on / off the switching element 2, and a setting terminal for the number of driving elements is provided. 24. The set drive element operates in parallel in synchronization with the input of the control signal applied to the control input terminal 11, and the output of the drive element that is not set is always in a high impedance state.
【０００７】このとき、同時に動作させる駆動素子２１
〜２３の数は、スイッチング用素子２のスイッチ動作条
件として、図６の駆動信号の波形に示す必要な立上り時
間，立下り時間を満足するように、駆動素子２１〜２３
およびスイッチング用素子２のバラツキを考慮して、予
め必要数だけ用意され、その後、設定端子２４に設定信
号を印加して駆動素子の動作数を設定できるようにして
いた。At this time, the driving elements 21 to be operated simultaneously
The number of the drive elements 21 to 23 is set so that the required rise time and fall time shown in the waveform of the drive signal in FIG.
The required number is prepared in advance in consideration of the variation of the switching elements 2 and then the number of operation of the driving elements can be set by applying a setting signal to the setting terminal 24.
【０００８】[0008]
【発明が解決しようとする課題】第１の問題は、他の機
器への影響が出るＥＭＩの対策、またはスイッチング用
素子の駆動条件に合わせるために、駆動電圧の立上りま
たは立下りの前半は緩やかに変化させ、後半は急峻に変
化させるように伝達特性を連続的に変える場合、駆動素
子の数を変えることにより実現する場合は、駆動素子の
特性（駆動能力とバラツキなど）を予め調べて所要数分
を用意し、素子数を連続的に切り替えなくてはならず、
それら切り替えタイミングを決めることが困難であるこ
とである。The first problem is that the first half of the rise or fall of the drive voltage is gradual in order to take measures against EMI that may affect other devices or to meet the drive conditions of the switching element. If the transfer characteristics are continuously changed so as to change sharply in the second half, or if the change is realized by changing the number of drive elements, the characteristics of the drive elements (driving capability and variation, etc.) must be checked in advance. You have to prepare several minutes and switch the number of elements continuously.
It is difficult to determine the switching timing.
【０００９】第２の問題は、同時に駆動素子がスイッチ
ングするため、各駆動素子の特性が揃っていないと、駆
動素子の出力間で貫通電流が流れる可能性があることで
ある。A second problem is that since the driving elements switch at the same time, if the characteristics of the driving elements are not uniform, a through current may flow between the outputs of the driving elements.
【００１０】第３の問題は、駆動素子の駆動能力単位で
の設定をするため、駆動素子が決まってしまったら、そ
れ以上の細かな設定ができないため、スイッチング用素
子と駆動素子との集積化には向いていないことである。[0010] The third problem is that since the setting is made in units of the driving capability of the driving elements, if the driving elements are determined, it is not possible to make further detailed settings, so that the switching element and the driving elements are integrated. It is not suitable for.
【００１１】従って、本発明の目的は、スイッチング用
素子およびその負荷デバイスの特性ならびにＥＭＩ対策
などに対応してスイッチング用素子を駆動する駆動信号
の波形を設定するフレキシビリティを向上することにあ
る。Accordingly, it is an object of the present invention to improve the flexibility of setting the waveform of a drive signal for driving the switching element in response to the characteristics of the switching element and its load device and EMI measures.
【００１２】[0012]
【課題を解決するための手段】そのため、本発明は、ス
イッチング用素子の入力を制御信号に対応して駆動し且
つこの駆動信号の波形が設定可能である、スイッチング
用素子の駆動回路において、クロック信号，その逆相信
号に同期してそれぞれ導通する２つのアナログスイッチ
をキャパシタの一端の前後に接続し前記制御信号を前記
キャパシタ，前記入力の容量の順に蓄積伝達し前記駆動
信号を出力するスイッチトキャパシタ回路と、周波数の
分周値を示すデータを入力しこのデータに対応した周波
数分周により前記クロック信号を発生する可変クロック
発生回路と、前記駆動信号の電圧と予め設定された基準
電圧とを比較しその比較結果を検出信号として出力する
電圧検出回路と、前記制御信号および前記検出信号をア
ドレス入力とし各アドレスに対応して前記データを予め
設定し前記可変クロック発生回路に出力する記憶手段
と、を備えている。SUMMARY OF THE INVENTION Accordingly, the present invention provides a switching element driving circuit which drives an input of a switching element in response to a control signal and which can set the waveform of the driving signal. A switched capacitor that connects two analog switches, each of which conducts in synchronization with a signal and an opposite-phase signal thereof, before and after one end of a capacitor, stores and transmits the control signal in the order of the capacitor and the input capacitance, and outputs the drive signal. A circuit, a variable clock generating circuit that inputs data indicating a frequency division value and generates the clock signal by frequency division corresponding to the data, and compares a voltage of the drive signal with a preset reference voltage. A voltage detection circuit that outputs the comparison result as a detection signal; and And a, a storage means for previously setting the data in response to dress output to the variable clock generating circuit.
【００１３】また、前記記憶手段が、前記制御信号の変
化に同期して大きい分周値のデータを出力し、前記検出
信号の変化に同期して小さい分周値のデータを順次出力
している。Further, the storage means outputs data of a large divided value in synchronization with the change of the control signal, and sequentially outputs data of a small divided value in synchronization with the change of the detection signal. .
【００１４】さらに、前記電圧検出回路が、前記駆動信
号の電圧と予め設定された複数の基準電圧とを比較し、
それら各比較結果を前記検出信号として出力している。Further, the voltage detection circuit compares the voltage of the drive signal with a plurality of preset reference voltages,
The respective comparison results are output as the detection signals.
【００１５】[0015]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明のスイッチング用素子の
駆動回路を示すブロック図である。図１を参照すると、
本実施形態のスイッチング用素子の駆動回路１は、クロ
ック信号に同期して制御信号をスイッチング用素子２の
入力容量に蓄積伝達し駆動信号を出力するスイッチトキ
ャパシタ回路１３と、周波数の分周値を示すデータを入
力しこのデータに対応した周波数分周によりクロック信
号を発生する可変クロック発生回路１６と、スイッチト
キャパシタ回路１３の出力である駆動信号の電圧と予め
設定された基準電圧とを比較しその比較結果を検出信号
として出力する電圧検出回路１４と、制御信号および検
出信号をアドレス入力とし各アドレスに対応してデータ
を予め設定し可変クロック発生回路１６に出力するデー
タ記憶手段１５と、を備え、制御入力端子１１に印加さ
れた制御信号に対応して、スイッチング用素子２の入力
容量を駆動する駆動信号を制御出力端子１２に出力す
る。また、スイッチング用素子２は、Ｎ型のスイッチン
グ用ＭＯＳトランジスタからなり、負荷３の電流をスイ
ッチングする。Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a driving circuit of a switching element according to the present invention. Referring to FIG.
The switching element drive circuit 1 of the present embodiment includes a switched capacitor circuit 13 that accumulates and transmits a control signal to an input capacitor of the switching element 2 and outputs a drive signal in synchronization with a clock signal, and outputs a frequency division value. The variable clock generation circuit 16 receives data shown and generates a clock signal by frequency division corresponding to the data, and compares a voltage of a drive signal output from the switched capacitor circuit 13 with a preset reference voltage. A voltage detection circuit that outputs a comparison result as a detection signal; and a data storage unit that receives a control signal and a detection signal as address inputs, sets data corresponding to each address in advance, and outputs the data to a variable clock generation circuit. , A drive for driving the input capacitance of the switching element 2 in response to the control signal applied to the control input terminal 11. Outputs a signal to the control output terminal 12. The switching element 2 is composed of an N-type switching MOS transistor, and switches the current of the load 3.
【００１６】図２は、このスイッチング用素子の駆動回
路１の各ブロック１３，１４，１５，１６の詳細構成例
を示す回路図である。FIG. 2 is a circuit diagram showing a detailed configuration example of each of the blocks 13, 14, 15, and 16 of the drive circuit 1 for the switching element.
【００１７】スイッチトキャパシタ回路１３は、キャパ
シタ３０９と、キャパシタ３０９の一端の前後に接続さ
れクロック信号，その逆相信号に同期してそれぞれ導通
する２つのアナログスイッチ３１０，３１１と、インバ
ータ３１２〜３１４と、を備え、他端が接地されたキャ
パシタ３０９，スイッチング用素子２の入力容量の順に
制御信号を蓄積伝達し駆動信号を出力する。このとき、
制御入力端子１１と制御出力端子１２との間に等価的な
抵抗が形成される。この等価抵抗は、スイッチング用素
子の入力容量をＣｉ（Ｆ）、スイッチトキャパシタ内の
キャパシタ容量をＣ（Ｆ）、スイッチトキャパシタ３０
９をアナログスイッチ３１０，３１１により交互にスイ
ッチするクロック信号の周波数をｆ（Ｈz ）とすると、
周波数ｆが制御信号として伝達する信号の周波数成分に
比べて十分高いとき１／（ｆ×Ｃ）（Ω）となる。The switched capacitor circuit 13 includes a capacitor 309, two analog switches 310 and 311 connected before and after one end of the capacitor 309 and turned on in synchronization with a clock signal and a reverse phase signal thereof, and inverters 312 to 314. , And the control signal is stored and transmitted in the order of the capacitor 309 whose other end is grounded and the input capacitance of the switching element 2 to output a drive signal. At this time,
An equivalent resistance is formed between the control input terminal 11 and the control output terminal 12. The equivalent resistance is such that the input capacitance of the switching element is Ci (F), the capacitance of the switched capacitor is C (F), and the switched capacitor 30 is
Assuming that the frequency of the clock signal that alternately switches 9 by the analog switches 310 and 311 is f (Hz),
When the frequency f is sufficiently higher than the frequency component of the signal transmitted as the control signal, it becomes 1 / (f × C) (Ω).
【００１８】可変クロック発生回路１６は、発振回路３
０７と、周波数の分周値を示すデータを入力しこのデー
タに対応して発振回路３０７の発振周波数を分周しクロ
ック信号を発生するプログラマブルカウンタ３０８と、
を備える。The variable clock generation circuit 16 includes the oscillation circuit 3
07, and a programmable counter 308 that inputs data indicating a frequency division value, divides the oscillation frequency of the oscillation circuit 307 according to the data, and generates a clock signal.
Is provided.
【００１９】電圧検出回路１４は、予め設定された基準
電圧Ｖｍ１，Ｖｍ２を発生する基準電圧源３１５，３１
６と、スイッチトキャパシタ回路１３の出力である駆動
信号の電圧と各基準電圧とを比較しその比較結果を検出
信号としてデータ記憶手段１５にそれぞれ出力する電圧
比較器３１７，３１８とを備える。これら基準電圧源お
よび電圧比較器の数は、スイッチトキャパシタ回路１３
における等価抵抗のプログラミング数に応じて増減され
る。The voltage detecting circuit 14 includes reference voltage sources 315 and 31 for generating preset reference voltages Vm1 and Vm2.
6 and voltage comparators 317 and 318 for comparing the voltage of the drive signal output from the switched capacitor circuit 13 with each reference voltage and outputting the comparison result to the data storage means 15 as a detection signal. The number of these reference voltage sources and voltage comparators is
Is increased or decreased in accordance with the number of programming of the equivalent resistance at.
【００２０】データ記憶手段１５は、一般的なメモリＬ
ＳＩなどからなり、制御信号および検出信号をアドレス
入力とし、各アドレスに対応してデータを予め設定し可
変クロック発生回路１６に出力する。The data storage means 15 is a general memory L
The control signal and the detection signal are used as address inputs. Data is set in advance corresponding to each address and output to the variable clock generation circuit 16.
【００２１】次に、本実施形態のスイッチング用素子の
駆動回路の動作について図面を参照し説明する。図３
は、図２のスイッチング用素子の駆動回路の動作を示す
波形図である。制御信号，駆動信号，クロック信号，電
圧比較器３１７の出力Ｘ，電圧比較器３１８の出力Ｙの
各波形が示されている。Next, the operation of the drive circuit of the switching element according to the present embodiment will be described with reference to the drawings. FIG.
FIG. 4 is a waveform diagram showing an operation of the switching element drive circuit of FIG. 2. Each waveform of the control signal, the drive signal, the clock signal, the output X of the voltage comparator 317, and the output Y of the voltage comparator 318 is shown.
【００２２】スイッチトキャパシタ回路１３において、
クロック信号がスイッチトキャパシタ３０９をアナログ
スイッチ３１０，３１１により常時スイッチし、制御入
力端子１１と制御出力端子１２との間に等価抵抗１／
（ｆ×Ｃ）（Ω）が形成されている。したがって、制御
入力端子１１に印加された制御信号が立上りまたは立下
り変化すると、制御出力端子１２における駆動信号の電
圧は、スイッチング用素子２の入力容量がＣｉであるの
で、常に時定数Ｃｉ／（ｆ×Ｃ）で立上りまたは立下り
変化する。In the switched capacitor circuit 13,
A clock signal constantly switches the switched capacitor 309 by the analog switches 310 and 311, and an equivalent resistance 1 / is connected between the control input terminal 11 and the control output terminal 12.
(F × C) (Ω) is formed. Therefore, when the control signal applied to the control input terminal 11 rises or falls, the voltage of the drive signal at the control output terminal 12 is always the time constant Ci / (since the input capacitance of the switching element 2 is Ci. f × C).
【００２３】例えば、制御入力端子１１に印加された制
御信号が０（Ｖ）からＶH （Ｖ）へ立上り変化し、変化
後の経過時間をｔとすると、制御出力端子１２における
駆動信号の電圧は、ＶH (１−ｅｘｐ（−（ｆ×Ｃ×
ｔ）／Ｃｉ））（Ｖ）で立上り変化する。For example, assuming that the control signal applied to the control input terminal 11 rises from 0 (V) to VH (V) and the elapsed time after the change is t, the voltage of the drive signal at the control output terminal 12 is , VH (1-exp (-(f × C ×
t) / Ci)) rises at (V).
【００２４】電圧比較器３１７，３１８において、制御
出力端子１２における駆動信号の電圧は基準電圧Ｖｍ
１，Ｖｍ２と比較され、図４に示すように、電圧比較器
３１７，３１８の出力Ｘ，Ｙは、駆動信号の電圧がＶｍ
１（Ｖ）になるまでの区間Ａでは、ロウレベル，ロウレ
ベルであり、駆動信号の電圧がＶｍ１（Ｖ）を超えＶｍ
２（Ｖ）になるまでの区間Ｂでは、ハイレベル，ロウレ
ベルとなり、端子１２の駆動信号の電圧がＶｍ２を超え
た区間Ｃでは、ハイレベル，ハイレベルになる。これら
出力Ｘ，Ｙは、検出信号としてデータ記憶手段１５に出
力され、これらの条件に対応して、データ記憶手段１５
が、例えば、区間Ａ：分周値小，区間Ｂ：分周値中，区
間Ｃ：分周値大となるようにデータを変え可変クロック
発生回路１６に出力し、可変クロック発生回路１６は、
各データに対応した各クロック信号をスイッチトキャパ
シタ回路１３に出力し、スイッチトキャパシタ回路１３
は、各クロック信号に対応して等価抵抗を変え、駆動信
号の電圧の立上り時定数を変化させる。In the voltage comparators 317 and 318, the voltage of the drive signal at the control output terminal 12 is equal to the reference voltage Vm.
1 and Vm2, and as shown in FIG. 4, the outputs X and Y of the voltage comparators 317 and 318 indicate that the voltage of the drive signal is Vm.
In the section A until the voltage becomes 1 (V), the voltage is low level and the voltage of the drive signal exceeds Vm1 (V) and Vm
In the section B until 2 (V), the level becomes high level and low level, and in the section C in which the voltage of the drive signal of the terminal 12 exceeds Vm2, the level becomes high level and high level. These outputs X and Y are output to the data storage means 15 as detection signals.
However, for example, the data is changed and output to the variable clock generating circuit 16 so that the division A becomes smaller, the division B becomes smaller, the division C becomes larger, and the division C becomes larger.
Each clock signal corresponding to each data is output to the switched capacitor circuit 13, and the switched capacitor circuit 13
Changes the equivalent resistance in response to each clock signal and changes the rise time constant of the voltage of the drive signal.
【００２５】一方、制御入力端子１１に印加された制御
信号がＶH （Ｖ）から０（Ｖ）へ立下り変化したとき、
電圧比較器３１７，３１８において、制御出力端子１２
の駆動信号の電圧は基準電圧Ｖｍ１，Ｖｍ２と比較さ
れ、図４に示すように、電圧比較器３１７，３１８の出
力Ｘ，Ｙは、駆動信号の電圧がＶｍ２（Ｖ）になるまで
の区間Ａ−では、ハイレベル，ハイレベルであり、駆動
信号の電圧がＶｍ２（Ｖ）を超えＶｍ２（Ｖ）になるま
での区間Ｂ−では、ロウレベル，ハイレベルとなり、端
子１２の駆動信号の電圧がＶｍ２を超えた区間Ｃ−で
は、ロウレベル，ロウレベルになる。これら出力Ｘ，Ｙ
は、検出信号としてデータ記憶手段１５に出力され、こ
れらの条件に対応して、データ記憶手段１５が、例え
ば、区間Ａ−：分周値大，区間Ｂ−：分周値中，区間Ｃ
−：分周値小となるようにデータを変え可変クロック発
生回路１６に出力し、可変クロック発生回路１６は、各
データに対応した各クロック信号をスイッチトキャパシ
タ回路１３に出力し、スイッチトキャパシタ回路１３
は、各クロック信号に対応して等価抵抗を変え、駆動信
号の電圧の立下り時定数を変化させる。On the other hand, when the control signal applied to the control input terminal 11 falls from VH (V) to 0 (V),
In the voltage comparators 317 and 318, the control output terminal 12
Are compared with the reference voltages Vm1 and Vm2, and as shown in FIG. 4, the outputs X and Y of the voltage comparators 317 and 318 are output in the section A until the drive signal voltage becomes Vm2 (V). In the case of-, the level is a high level and a high level, and in the section B- in which the voltage of the drive signal exceeds Vm2 (V) and becomes Vm2 (V), the level of the drive signal at the terminal 12 becomes Vm2. In the section C− exceeding the threshold level, the low level. These outputs X, Y
Is output to the data storage means 15 as a detection signal. In response to these conditions, the data storage means 15 stores, for example, section A-: large division value, section B-: medium division value, section C
−: The data is changed so that the frequency division value becomes smaller and output to the variable clock generation circuit 16, and the variable clock generation circuit 16 outputs each clock signal corresponding to each data to the switched capacitor circuit 13,
Changes the equivalent resistance in response to each clock signal and changes the fall time constant of the voltage of the drive signal.
【００２６】本実施形態のスイッチング用素子の駆動回
路はスイッチング用ＭＯＳ素子２としてＮ型ＭＯＳトラ
ンジスタを駆動し、この駆動信号の電圧がＮ型ＭＯＳト
ランジスタのスレッショールド値近辺の基準電圧Ｖｍ１
であるとき、Ｎ型ＭＯＳトランジスタの増幅率が大き
く、負荷３の電流のスイッチング波形が最も急峻に変化
する。このため、駆動信号の電圧が基準電圧Ｖｍ１以下
である区間Ａ，区間Ａ−であるとき、立上りまたは立下
りの時定数を大きくする例を示した。The switching element driving circuit of this embodiment drives an N-type MOS transistor as the switching MOS element 2, and the voltage of the driving signal is changed to a reference voltage Vm1 near the threshold value of the N-type MOS transistor.
, The amplification factor of the N-type MOS transistor is large, and the switching waveform of the current of the load 3 changes most steeply. For this reason, in the sections A and A- in which the voltage of the drive signal is equal to or lower than the reference voltage Vm1, the time constant of the rising or falling is increased.
【００２７】このように、本実施形態のスイッチング用
素子の駆動回路は、電圧検出回路１４において、基準電
圧源および電圧比較器を設けることにより各区間を任意
に設定することができ、データ記憶手段１５において、
制御信号および検出信号をアドレス入力とし各アドレス
に対応して任意のデータを予め設定することができ、ス
イッチトキャパシタ回路１３の等価抵抗を変化させるこ
とができる。これにより、スイッチング用素子２および
その負荷３の特性ならびにＥＭＩ対策などにに対応し
て、駆動信号の波形の各区間の立上りまたは立下り時定
数を設定し、スイッチング用素子２を駆動できる。As described above, the drive circuit of the switching element according to the present embodiment can arbitrarily set each section by providing the reference voltage source and the voltage comparator in the voltage detection circuit 14. At 15,
Using the control signal and the detection signal as address inputs, arbitrary data can be set in advance corresponding to each address, and the equivalent resistance of the switched capacitor circuit 13 can be changed. Thereby, the switching element 2 can be driven by setting the rising or falling time constant of each section of the waveform of the drive signal in accordance with the characteristics of the switching element 2 and the load 3 thereof, EMI countermeasures, and the like.
【００２８】また、これら立上りまたは立下りの各時定
数は、キャパシタ比Ｃ／Ｃｉとクロック周波数ｆで決ま
る。このため、スイッチング用素子２およびその駆動回
路を同一のチップに集積化することにより、キャパシタ
比Ｃ／Ｃｉの精度は、キャパシタ個々の絶対精度より一
桁近く精度が高くなり、各時定数の時間精度はキャパシ
タの比精度まで向上する。Each of the rising and falling time constants is determined by the capacitor ratio C / Ci and the clock frequency f. For this reason, by integrating the switching element 2 and its driving circuit on the same chip, the accuracy of the capacitor ratio C / Ci becomes nearly one digit higher than the absolute accuracy of each capacitor, and the time of each time constant The accuracy improves to the specific accuracy of the capacitor.
【００２９】[0029]
【発明の効果】以上説明したように、本発明によるスイ
ッチング用素子の駆動回路は、制御信号によりスイッチ
ング用素子を駆動するとき、スイッチトキャパシタ回路
を介して駆動し、電圧検出回路，データ記憶手段，可変
クロック発生回路を介して、スイッチトキャパシタ回路
の出力電圧を検出し、その検出信号および制御信号に対
応して設定された周波数のクロック信号をスイッチトキ
ャパシタ回路にフィードバック供給することにより、ス
イッチトキャパシタ回路の等価抵抗を可変設定でき、ス
イッチング用素子を駆動する駆動信号の波形を任意に設
定できる。このため、電圧検出回路，データ記憶手段の
設定により、スイッチング用素子およびその負荷デバイ
スの特性ならびにＥＭＩ対策などに対応してスイッチン
グ用素子を駆動する駆動信号の波形を設定するフレキシ
ビリティが向上する効果がある。As described above, when the switching element driving circuit according to the present invention drives the switching element by the control signal, it is driven via the switched capacitor circuit, and the voltage detection circuit, the data storage means, The output voltage of the switched capacitor circuit is detected via the variable clock generation circuit, and a clock signal having a frequency set in accordance with the detection signal and the control signal is fed back to the switched capacitor circuit, whereby the switched capacitor circuit is controlled. The equivalent resistance can be variably set, and the waveform of the drive signal for driving the switching element can be set arbitrarily. Therefore, the setting of the voltage detection circuit and the data storage means improves the flexibility of setting the waveform of the drive signal for driving the switching element in response to the characteristics of the switching element and its load device and EMI countermeasures. There is.
【００３０】また、この駆動信号の波形を設定する各区
間の立上りまたは立下り時定数の精度は、キャパシタ比
とクロック周波数で決まるため、スイッチング用素子お
よびその駆動回路を同一のチップに集積化することによ
り、個々のキャパシタの絶対精度より一桁近く高く向上
する効果がある。Since the accuracy of the rise or fall time constant in each section for setting the waveform of the drive signal is determined by the capacitor ratio and the clock frequency, the switching element and its drive circuit are integrated on the same chip. This has the effect of improving the absolute accuracy of each capacitor by almost an order of magnitude.
【００３１】さらには、一つのスイッチトキャパシタ回
路で駆動電圧を発生させるため、従来のように、駆動素
子の所要数を考える必要はなく、これら各駆動素子の特
性バラツキによる貫通電流は無くなり、低消費電力化お
よび信頼性の向上が図れるなどの効果がある。Furthermore, since the drive voltage is generated by one switched capacitor circuit, it is not necessary to consider the required number of drive elements as in the prior art. This has the effect of increasing power consumption and improving reliability.
【図１】本発明のスイッチング用素子の駆動回路の１実
施形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a switching element drive circuit of the present invention.
【図２】図１のスイッチング用素子の駆動回路の詳細構
成例を示す回路図である。FIG. 2 is a circuit diagram showing a detailed configuration example of a driving circuit of the switching element of FIG. 1;
【図３】図２のスイッチング用素子の駆動回路の動作例
を示す波形図である。FIG. 3 is a waveform chart showing an operation example of a drive circuit of the switching element of FIG. 2;
【図４】従来のスイッチング用素子駆動の構成例を示す
ブロック図である。FIG. 4 is a block diagram showing a configuration example of a conventional switching element drive.
【図５】図４のスイッチング用素子駆動の動作例を示す
波形図である。FIG. 5 is a waveform chart showing an operation example of driving the switching element of FIG. 4;
１ スイッチング用素子の駆動回路 ２ スイッチング用素子 ３ スイッチング用素子の負荷 １１ 制御入力端子 １２ 制御出力端子 １３ スイッチトキャパシタ回路 １４ 電圧検出回路 １５ 分周データ記憶手段 １６ 可変クロック発生回路 ２１〜２３ 第１〜３の駆動素子 ２４ 駆動素子数の設定端子 ３０７ 発振回路 ３０８ プログラマブルカウンタ ３０９ スイッチトキャパシタ ３１０〜３１１ アナログスイッチ ３１２〜３１４ インバータ ３１５〜３１６ 基準電圧源 ３１７〜３１８ 電圧比較器 REFERENCE SIGNS LIST 1 switching element driving circuit 2 switching element 3 switching element load 11 control input terminal 12 control output terminal 13 switched capacitor circuit 14 voltage detection circuit 15 frequency-divided data storage means 16 variable clock generation circuits 21 to 23 first to first 3 drive elements 24 drive element number setting terminal 307 oscillation circuit 308 programmable counter 309 switched capacitor 310 to 311 analog switch 312 to 314 inverter 315 to 316 reference voltage source 317 to 318 voltage comparator
Claims (3)
対応して駆動し且つこの駆動信号の波形が設定可能であ
る、スイッチング用素子の駆動回路において、クロック
信号，その逆相信号に同期してそれぞれ導通する２つの
アナログスイッチをキャパシタの一端の前後に接続し前
記制御信号を前記キャパシタ，前記入力の容量の順に蓄
積伝達し前記駆動信号を出力するスイッチトキャパシタ
回路と、周波数の分周値を示すデータを入力しこのデー
タに対応した周波数分周により前記クロック信号を発生
する可変クロック発生回路と、前記駆動信号の電圧と予
め設定された基準電圧とを比較しその比較結果を検出信
号として出力する電圧検出回路と、前記制御信号および
前記検出信号をアドレス入力とし各アドレスに対応して
前記データを予め設定し前記可変クロック発生回路に出
力する記憶手段と、を備えることを特徴とする、スイッ
チング用素子の駆動回路。1. A switching element driving circuit for driving an input of a switching element in response to a control signal and for setting a waveform of the driving signal, wherein the driving circuit is synchronized with a clock signal and an opposite-phase signal thereof. A switched capacitor circuit that connects two analog switches that are conductive respectively before and after one end of a capacitor, stores and transmits the control signal in the order of the capacitor and the input capacitance, and outputs the drive signal, and shows a frequency division value. A variable clock generation circuit that receives data and generates the clock signal by frequency division corresponding to the data, compares the voltage of the drive signal with a preset reference voltage, and outputs the comparison result as a detection signal A voltage detection circuit, the control signal and the detection signal are used as address inputs, and the data is set in advance corresponding to each address. And a storage means for outputting the output to the variable clock generation circuit.
同期して大きい分周値のデータを出力し、前記検出信号
の変化に同期して小さい分周値のデータを順次出力す
る、請求項１記載のスイッチング用素子の駆動回路。2. The storage unit outputs data of a large divided value in synchronization with a change of the control signal, and sequentially outputs data of a small divided value in synchronization with a change of the detection signal. Item 2. A driving circuit for a switching element according to Item 1.
圧と予め設定された複数の基準電圧とを比較し、それら
各比較結果を前記検出信号として出力する、請求項１ま
たは２記載のスイッチング用素子の駆動回路。3. The switching according to claim 1, wherein the voltage detection circuit compares a voltage of the drive signal with a plurality of preset reference voltages, and outputs a result of each comparison as the detection signal. Drive circuit for the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1688497A JPH10215152A (en) | 1997-01-30 | 1997-01-30 | Driving circuit for switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1688497A JPH10215152A (en) | 1997-01-30 | 1997-01-30 | Driving circuit for switching element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215152A true JPH10215152A (en) | 1998-08-11 |
Family
ID=11928608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1688497A Pending JPH10215152A (en) | 1997-01-30 | 1997-01-30 | Driving circuit for switching element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10215152A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003084085A1 (en) * | 2002-03-28 | 2003-10-09 | Kabushiki Kaisha Toyota Jidoshokki | Receiver apparatus |
| JP2008078816A (en) * | 2006-09-19 | 2008-04-03 | Toyota Motor Corp | Drive method of voltage driving type semiconductor device, and gate driving circuit |
| KR101094570B1 (en) | 2008-08-06 | 2011-12-19 | 산요 세미컨덕터 컴퍼니 리미티드 | Frequency detecting circuit |
-
1997
- 1997-01-30 JP JP1688497A patent/JPH10215152A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003084085A1 (en) * | 2002-03-28 | 2003-10-09 | Kabushiki Kaisha Toyota Jidoshokki | Receiver apparatus |
| JP2008078816A (en) * | 2006-09-19 | 2008-04-03 | Toyota Motor Corp | Drive method of voltage driving type semiconductor device, and gate driving circuit |
| KR101094570B1 (en) | 2008-08-06 | 2011-12-19 | 산요 세미컨덕터 컴퍼니 리미티드 | Frequency detecting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940020412A (en) | Voltage Drop Circuit to be Built in Semiconductor IC Chip | |
| EP3930191A1 (en) | Oscillator circuit, device and method for generating an oscillator signal | |
| US6211709B1 (en) | Pulse generating apparatus | |
| JPH10215152A (en) | Driving circuit for switching element | |
| JP3183494B2 (en) | Timing signal generation circuit | |
| JP3431053B2 (en) | Timing generator | |
| US6967508B2 (en) | Compact frequency doubler/multiplier circuitry | |
| JP3319717B2 (en) | Voltage comparison circuit | |
| JPH06232751A (en) | Analog/digital converter circuit | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| US5847596A (en) | Internal voltage generator | |
| JP3600817B2 (en) | Voltage comparison circuit | |
| JP3096711B2 (en) | Output voltage control device for charge pump | |
| KR100343464B1 (en) | Cmos rc delay circuit | |
| JP2000293302A (en) | Keypad control system | |
| JP3392278B2 (en) | Oscillator | |
| JP3316516B2 (en) | Multi-level output circuit | |
| JPH04218936A (en) | Integrated circuit device | |
| JP2914352B2 (en) | Phase shift circuit | |
| KR970008510B1 (en) | Reset pulse generator | |
| JPH0612502B2 (en) | Timing circuit | |
| JPH02153620A (en) | Mos semiconductor integrated circuit | |
| JPS6398213A (en) | Power-on reset circuit | |
| KR100256233B1 (en) | Two-phase clock signal generator having variable non-overlapping time | |
| JPS60163532A (en) | Large current control circuit for mos integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000718 |