JPS59126596A - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JPS59126596A JPS59126596A JP58000771A JP77183A JPS59126596A JP S59126596 A JPS59126596 A JP S59126596A JP 58000771 A JP58000771 A JP 58000771A JP 77183 A JP77183 A JP 77183A JP S59126596 A JPS59126596 A JP S59126596A
- Authority
- JP
- Japan
- Prior art keywords
- key
- channel
- circuit
- touch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はタッチレスポンス機能付きの電子楽器に関し
、特に、限られた数の楽音発生チャンネルに対して押圧
鍵を割当てる発音割当て機能を有する電子楽器において
、異なる鍵押圧深さに対応する2つのキースイッチ接点
間の作動時間差を測定することによシ鍵タッチ情報を得
る方式を適用する場合の改良に関する。
、特に、限られた数の楽音発生チャンネルに対して押圧
鍵を割当てる発音割当て機能を有する電子楽器において
、異なる鍵押圧深さに対応する2つのキースイッチ接点
間の作動時間差を測定することによシ鍵タッチ情報を得
る方式を適用する場合の改良に関する。
従来技術
各鍵毎に異なる鍵押圧深さに対応する2つのキースイッ
チ接点を夫々具備し、各鍵毎に独立にそれらの2接点間
の作動時間差を測定することにより、各鍵毎に独立に鍵
タッチ(イニシャルタッチ)を検出する技術は既によく
知られている。他方、複音電子楽器では、鍵の総数よシ
も十分に少ない限られた数の楽音発生チャンネルを具備
し、押圧された鍵をキーアサイナ(発音割当て回路)に
よっていずれかのチャンネルに適宜割当て、この割当て
に対応して各チャンネルで楽音信号を発生するようにす
ることが、現在では一般的となっている。各鍵毎の上記
接点作動時間差を測定するため゛に、複音電子楽器では
、上記キーアサイナによる割当て動作に対応して限られ
た構成の(すなわち全鍵にではなく各チャンネルにのみ
対応する構成の)時間カウント回路を利用するようにす
るのが有利である。そのようにした電子楽器が特公昭5
2−46088号に示されており、そこにおけるタッチ
カウント関係の考え方を簡略化して示すと第1図のよう
になる。
チ接点を夫々具備し、各鍵毎に独立にそれらの2接点間
の作動時間差を測定することにより、各鍵毎に独立に鍵
タッチ(イニシャルタッチ)を検出する技術は既によく
知られている。他方、複音電子楽器では、鍵の総数よシ
も十分に少ない限られた数の楽音発生チャンネルを具備
し、押圧された鍵をキーアサイナ(発音割当て回路)に
よっていずれかのチャンネルに適宜割当て、この割当て
に対応して各チャンネルで楽音信号を発生するようにす
ることが、現在では一般的となっている。各鍵毎の上記
接点作動時間差を測定するため゛に、複音電子楽器では
、上記キーアサイナによる割当て動作に対応して限られ
た構成の(すなわち全鍵にではなく各チャンネルにのみ
対応する構成の)時間カウント回路を利用するようにす
るのが有利である。そのようにした電子楽器が特公昭5
2−46088号に示されており、そこにおけるタッチ
カウント関係の考え方を簡略化して示すと第1図のよう
になる。
第1図において、鍵盤回路10は、ブレーク接点に1と
メーク接点に2を含むキースイッチKSを各鍵毎に配列
して成るものである。プレー接点に1は常時オンしてお
シ、鍵が所定の比較的浅い深さよυ下に押し下げられた
ときオフする。メーク接点に2は常時オフしており、上
記ブレーク接点に1の作動深さよりも深い所定の深さよ
υ下に鍵が押し下げられたときオフする。鍵走査カウン
タ11によって回路10の各キースイッチが順次繰返し
走査され、この走査出力に応答して押鍵検出回路12は
時分割多重化された各鍵のキーデータKD1.KD2を
ブレーク接点に1及びメーク接点に2に対応して夫々出
力する。例えば、ブレーク接点に対応する第1のキーデ
ータKD1は、ブレーク接点に1がオンしている鍵の走
査タイムスロットで“I Q I+、オフしている鍵の
走査タイムスロットで°“1″、である。また、メーク
接点に対応する第2のキーデータKD2は、メーク接点
に2がオフしている鍵の走査タイムスロットで′0″、
オンしている鍵の走査タイムスロットで1″、である。
メーク接点に2を含むキースイッチKSを各鍵毎に配列
して成るものである。プレー接点に1は常時オンしてお
シ、鍵が所定の比較的浅い深さよυ下に押し下げられた
ときオフする。メーク接点に2は常時オフしており、上
記ブレーク接点に1の作動深さよりも深い所定の深さよ
υ下に鍵が押し下げられたときオフする。鍵走査カウン
タ11によって回路10の各キースイッチが順次繰返し
走査され、この走査出力に応答して押鍵検出回路12は
時分割多重化された各鍵のキーデータKD1.KD2を
ブレーク接点に1及びメーク接点に2に対応して夫々出
力する。例えば、ブレーク接点に対応する第1のキーデ
ータKD1は、ブレーク接点に1がオンしている鍵の走
査タイムスロットで“I Q I+、オフしている鍵の
走査タイムスロットで°“1″、である。また、メーク
接点に対応する第2のキーデータKD2は、メーク接点
に2がオフしている鍵の走査タイムスロットで′0″、
オンしている鍵の走査タイムスロットで1″、である。
発音割当て回路16ば、楽音信号発生回路14における
複数(N)の楽音発生チャンネルのいずれかに押圧鍵を
割当てるための処理を、キーデータKD 1.KD2及
°び鍵走査カウンタ11の出力にもとづき行なう。各チ
ャンネルに対する割当て内容を記憶するために各種のメ
モ’JKAM、BUM。
複数(N)の楽音発生チャンネルのいずれかに押圧鍵を
割当てるための処理を、キーデータKD 1.KD2及
°び鍵走査カウンタ11の出力にもとづき行なう。各チ
ャンネルに対する割当て内容を記憶するために各種のメ
モ’JKAM、BUM。
KOM、KFMが設けられており、これらは例えばチャ
ンネル数Nに対応するステージ数を持つシフトレジスタ
から成る。制御回路13aは割当動作に従って各メモI
JKAM−KFMの書込みまたはクリアを制御するもの
である。キーアドレスメモリKAMは各チャンネルに割
当てられた鍵を示す複数ビットのキーコードを記憶する
ものであり、ビジィメモリB、UMの書込み及びクリア
に対応して書込み及びクリアがなされる。ビジィメモリ
BUMは各チャンネルに鍵が割当てられているか否かを
記憶するものである。発音割当て回路16では、第1の
キーデータKD1が°1′″に立上ったときつま9ブレ
一ク接点に1がオフしたとき、それに対応する鍵の割当
て処理を行ない、割当てるべきことが決定したチャンネ
ルに対応してビジィメモリBUMに” 1 ”をセット
する。鍵が割当てられていないチャンネル(空白チャン
ネル)ではビジィメモリBUMの内容は“0゛にリセッ
トされており、例えば、BUMの内容が°′0″のチャ
ンネル(空白チャンネル)に対してKDjが1″に立上
った新たな押圧鍵を割当てるように決定され、この決定
にもとづきBUMの当該チャンネルに1゛がセントされ
ると共にKAMの当該チャンネルに該新たな押圧鍵を示
すキーコードが記憶される。キーオンメモリROMは、
第2のキーデータKD2を記憶するものであり、メーク
接点に2がオンしたときそれに対応する鍵が割当てられ
ているチャンネルに対応して°“1″を記憶する。キー
オフメモIJ K F Mは鍵が離されたときから減衰
発音(ディケイ)゛終了までの間II 111を記憶す
るものであシ、例えば、第1のキーデータKDiが“°
1″から′0″に切換わったときつまpブレーク接点に
1がオフからオンに切換わったときそれに対応する鍵が
割当てられているチャンネルに対応して1″を記憶する
。尚、特に説明しないが、周知のトランケート制御その
他必要な機能を行なうための回路及びメモリが割当て回
路16内に更に設けられている。
ンネル数Nに対応するステージ数を持つシフトレジスタ
から成る。制御回路13aは割当動作に従って各メモI
JKAM−KFMの書込みまたはクリアを制御するもの
である。キーアドレスメモリKAMは各チャンネルに割
当てられた鍵を示す複数ビットのキーコードを記憶する
ものであり、ビジィメモリB、UMの書込み及びクリア
に対応して書込み及びクリアがなされる。ビジィメモリ
BUMは各チャンネルに鍵が割当てられているか否かを
記憶するものである。発音割当て回路16では、第1の
キーデータKD1が°1′″に立上ったときつま9ブレ
一ク接点に1がオフしたとき、それに対応する鍵の割当
て処理を行ない、割当てるべきことが決定したチャンネ
ルに対応してビジィメモリBUMに” 1 ”をセット
する。鍵が割当てられていないチャンネル(空白チャン
ネル)ではビジィメモリBUMの内容は“0゛にリセッ
トされており、例えば、BUMの内容が°′0″のチャ
ンネル(空白チャンネル)に対してKDjが1″に立上
った新たな押圧鍵を割当てるように決定され、この決定
にもとづきBUMの当該チャンネルに1゛がセントされ
ると共にKAMの当該チャンネルに該新たな押圧鍵を示
すキーコードが記憶される。キーオンメモリROMは、
第2のキーデータKD2を記憶するものであり、メーク
接点に2がオンしたときそれに対応する鍵が割当てられ
ているチャンネルに対応して°“1″を記憶する。キー
オフメモIJ K F Mは鍵が離されたときから減衰
発音(ディケイ)゛終了までの間II 111を記憶す
るものであシ、例えば、第1のキーデータKDiが“°
1″から′0″に切換わったときつまpブレーク接点に
1がオフからオンに切換わったときそれに対応する鍵が
割当てられているチャンネルに対応して1″を記憶する
。尚、特に説明しないが、周知のトランケート制御その
他必要な機能を行なうための回路及びメモリが割当て回
路16内に更に設けられている。
楽音信号発生回路14の各チャンネルで発生されていた
楽音の減衰発音が終了すると、そのチャンネルに対応し
てディケイ終了信号DFが発音割当て回路16に与えら
れる。このディケイ終了信号DFによって、減衰発音が
終了したチャンネルに対応するキーオフメモリKFM、
ビジィメモリBUM、キーアドレスメモリKAMの内容
が夫々リセット(クリア)される。キーオンメモリKO
Mの記憶内容は、第2のキーデータKD2が′O″に立
下ったときつま9メ一ク接点に2がオンからオフに切換
わったときそれに対応する鍵が割当てられているチャン
ネルに関してリセットされる。
楽音の減衰発音が終了すると、そのチャンネルに対応し
てディケイ終了信号DFが発音割当て回路16に与えら
れる。このディケイ終了信号DFによって、減衰発音が
終了したチャンネルに対応するキーオフメモリKFM、
ビジィメモリBUM、キーアドレスメモリKAMの内容
が夫々リセット(クリア)される。キーオンメモリKO
Mの記憶内容は、第2のキーデータKD2が′O″に立
下ったときつま9メ一ク接点に2がオンからオフに切換
わったときそれに対応する鍵が割当てられているチャン
ネルに関してリセットされる。
各メモ+)Kpyr’−KFMの記憶内容は、各チャン
ネルの時分割タイムスロットに同期して時分割的に出力
される。楽音信号発生回路14は、各メモリK A M
−K F Mから時分割的に送出された各チャンネル
の割当て鍵に関する情報を受入れ、これにもとづき各楽
音発生チャンネルで夫々楽音信号を発生する。つまシ、
個々のチャンネルでは、キーアドレスメモリKAMから
のキーコードKCにもとづき、このKCの値に従って定
まる音名及びオクターブをもつ楽音信号を発生し、キー
オンメモリKOMからのキーオン信号KONとキーオフ
メモ!J K F Mからのキーオフ信号KOFに従っ
てエンベロープ信号を形成し、このエンベロープ信号に
よって前記楽音信号に振幅エンベロープを付与する。。
ネルの時分割タイムスロットに同期して時分割的に出力
される。楽音信号発生回路14は、各メモリK A M
−K F Mから時分割的に送出された各チャンネル
の割当て鍵に関する情報を受入れ、これにもとづき各楽
音発生チャンネルで夫々楽音信号を発生する。つまシ、
個々のチャンネルでは、キーアドレスメモリKAMから
のキーコードKCにもとづき、このKCの値に従って定
まる音名及びオクターブをもつ楽音信号を発生し、キー
オンメモリKOMからのキーオン信号KONとキーオフ
メモ!J K F Mからのキーオフ信号KOFに従っ
てエンベロープ信号を形成し、このエンベロープ信号に
よって前記楽音信号に振幅エンベロープを付与する。。
ブレーク接点に1とメーク接点に2の作動時間差は、ビ
ジィメモリBUMからのビジィ信号BUSとキーオンメ
モリROMからのキーオン信号KC)Nとを利用して測
定される。キーオン信号KONをインバータ16で反転
した信号とビジィ信号BUSとがアンド回路15に入力
され、上記2接点間の作動時間差をパルス幅によって示
す信号TR8が各チャンネル毎に時分割でアンド回路1
5から出力される。前述の通り、ビジィメモリBUMの
内容つま9ビジィ信号BUSはブレーク接点に1の作動
(オフへの切換わj))によって1″に立上り、キーオ
ンメモリKOMの内容っ−1キーオン信号KONはメー
ク接点に2の作動(オンへの切換わシ)によって“1”
に立上る。従って、ブレーク接点に1がオフに成ったと
きからメーク接点に2がオンするまでの間、っまり押下
げられた鍵が所定の第1の(浅い)深さからそれより保
い第2の深さまで移動する間、アンド回路15の出力信
号TR8はその鍵が割当てられたチャンネルのタイムス
ロットに対応して持続的に1″′となる。
ジィメモリBUMからのビジィ信号BUSとキーオンメ
モリROMからのキーオン信号KC)Nとを利用して測
定される。キーオン信号KONをインバータ16で反転
した信号とビジィ信号BUSとがアンド回路15に入力
され、上記2接点間の作動時間差をパルス幅によって示
す信号TR8が各チャンネル毎に時分割でアンド回路1
5から出力される。前述の通り、ビジィメモリBUMの
内容つま9ビジィ信号BUSはブレーク接点に1の作動
(オフへの切換わj))によって1″に立上り、キーオ
ンメモリKOMの内容っ−1キーオン信号KONはメー
ク接点に2の作動(オンへの切換わシ)によって“1”
に立上る。従って、ブレーク接点に1がオフに成ったと
きからメーク接点に2がオンするまでの間、っまり押下
げられた鍵が所定の第1の(浅い)深さからそれより保
い第2の深さまで移動する間、アンド回路15の出力信
号TR8はその鍵が割当てられたチャンネルのタイムス
ロットに対応して持続的に1″′となる。
タッチカラ/り17は、チャンネル数Nに対応するステ
ージ数を持つ複数ビットのシフトレジスタ18とゲート
及び加算器19とから成る。ビジィメモリBUMの内容
をクリアするときに使用されるクリア信号CCが発音割
当て回路13から引き出されて、ゲート及び加算器19
のリセット信号として使用される。このクリア信号CC
が発生したチャンネルに対応してシフトレジスタ18の
内容が後述のようにゼロにクリアされる。シフトレジス
タ18の出力はゲート及び加算器19を介して自己の入
力側に戻るようになっており、アンド回路20を介して
タッチカウントクロックパルス発生器21からのクロッ
クパルスが加算器19に与えられる毎に該レジスタ18
に戻るべき値が増加され、こうしてカウントアンプがな
される。
ージ数を持つ複数ビットのシフトレジスタ18とゲート
及び加算器19とから成る。ビジィメモリBUMの内容
をクリアするときに使用されるクリア信号CCが発音割
当て回路13から引き出されて、ゲート及び加算器19
のリセット信号として使用される。このクリア信号CC
が発生したチャンネルに対応してシフトレジスタ18の
内容が後述のようにゼロにクリアされる。シフトレジス
タ18の出力はゲート及び加算器19を介して自己の入
力側に戻るようになっており、アンド回路20を介して
タッチカウントクロックパルス発生器21からのクロッ
クパルスが加算器19に与えられる毎に該レジスタ18
に戻るべき値が増加され、こうしてカウントアンプがな
される。
シフトレジスタ18は2相のシステムクロックパルスφ
3.φBによって発音割当て回路16内の各チャンネル
時分割り一イミングに同期してシフト制御されるように
なってお9、タッチカウンタ17において各チャンネル
別のタッチカウント動作が時分割で行なわれる。クリア
信号CCが発生したチャンネルではゲート及び加算器1
9でシフトレジスタ18の出力の循環が絶たれ、これに
よp該しジスタ18の内容がゼロにクリアされる。タッ
チカウンタ17で成るチャンネルに関して接点時間差を
カウントする場合、それよシも前に、必らずクリア信号
CCによって当該チャンネルに関する77トレジスタ1
8の内容がゼロにクリアされている。
3.φBによって発音割当て回路16内の各チャンネル
時分割り一イミングに同期してシフト制御されるように
なってお9、タッチカウンタ17において各チャンネル
別のタッチカウント動作が時分割で行なわれる。クリア
信号CCが発生したチャンネルではゲート及び加算器1
9でシフトレジスタ18の出力の循環が絶たれ、これに
よp該しジスタ18の内容がゼロにクリアされる。タッ
チカウンタ17で成るチャンネルに関して接点時間差を
カウントする場合、それよシも前に、必らずクリア信号
CCによって当該チャンネルに関する77トレジスタ1
8の内容がゼロにクリアされている。
アンド回路15の出力信号TR8によってアンド回路2
0が可能化されるようになっておシ、接点時間差に対応
する時間中だけ発生器21のカウントクロックパルスが
アンド回路20を通り、加算器19に与えられる。従っ
てこの時間中にカウンタ17のカウント値は一定レート
(カウントクロックパルスのレート)でゼロから徐々に
増加し、最終的に上記接点時間差に対応するカウント値
となったとき、カウント動作が停止する。っ1す、信号
TR8が0“′に立下ることによりアンド回路20が不
能化され、カウントクロックパルスがそれ以上与えられ
なくなる。以後はそのカウント値つま9上記接点時間差
すなわち鍵タッチの強さく押下速度)を示すタッチデー
タがシフトレジスタ18で保持される。言うまでもなく
、このタッチカウント動作は、時分割的に発生する各チ
ャンネル別の信号TR8に従って各チャンネル毎に独立
に時分割で行なわれる。尚、オール“1″検出路22は
シフトレジスタ18の出力が全ビットII I TTっ
まシ最大値となったことを検出するものであシ、この検
出がなされたときII I IIを出方し、インバータ
23の出力を“O″′にしてアンド回路20を不能化す
る。これによシ最犬カウント値を越える接点時間差に対
応するタッチデータはすべて最大カウント値に制限され
る。
0が可能化されるようになっておシ、接点時間差に対応
する時間中だけ発生器21のカウントクロックパルスが
アンド回路20を通り、加算器19に与えられる。従っ
てこの時間中にカウンタ17のカウント値は一定レート
(カウントクロックパルスのレート)でゼロから徐々に
増加し、最終的に上記接点時間差に対応するカウント値
となったとき、カウント動作が停止する。っ1す、信号
TR8が0“′に立下ることによりアンド回路20が不
能化され、カウントクロックパルスがそれ以上与えられ
なくなる。以後はそのカウント値つま9上記接点時間差
すなわち鍵タッチの強さく押下速度)を示すタッチデー
タがシフトレジスタ18で保持される。言うまでもなく
、このタッチカウント動作は、時分割的に発生する各チ
ャンネル別の信号TR8に従って各チャンネル毎に独立
に時分割で行なわれる。尚、オール“1″検出路22は
シフトレジスタ18の出力が全ビットII I TTっ
まシ最大値となったことを検出するものであシ、この検
出がなされたときII I IIを出方し、インバータ
23の出力を“O″′にしてアンド回路20を不能化す
る。これによシ最犬カウント値を越える接点時間差に対
応するタッチデータはすべて最大カウント値に制限され
る。
シフトレジスタ18から時分割的に出力された各チャン
ネルのタッチデータTDが楽音信号発生回路14に与え
られ、該回路14内の対応するチャンネルで発生すべき
楽音信号の音量、音色、音高、変調効果、エンベロープ
等の楽音要素を制御するために利用される。楽音信号発
生回路14の出力楽音信号はサウンドシステム24に与
えラレる。
ネルのタッチデータTDが楽音信号発生回路14に与え
られ、該回路14内の対応するチャンネルで発生すべき
楽音信号の音量、音色、音高、変調効果、エンベロープ
等の楽音要素を制御するために利用される。楽音信号発
生回路14の出力楽音信号はサウンドシステム24に与
えラレる。
従来技術の問題点
上述のような従来技術において、鍵タッチの検出分解能
は、接点時間差を示す信号TR8の分解能つtり可能な
最小時間幅に依存し、これは発音割当て回路13の各メ
モリK A M −K F M間での同じ鍵に関するデ
ータ書き換え可能最小時間間隔に依存し、これは鍵盤回
路10における鍵の1走査サイクル期間に依存する。つ
まシ、成る鍵に関するブレーク接点に1のオフが検出さ
れたとき(ビジィ信号BUSの立上シ時)からその鍵の
メーク接点に2のオンを検出するまで(キーオン信号K
OHの立上りまで)には少なくとも1走査サイクル期間
に相当する時間間隔が必要であり、それよりも速い変化
つまシ接点時間差には応答することができない。こうし
て、鍵の1走査サイクル期間の長さによって鍵タツチ検
出分解能が決定される。タッチレスポンスの分解能を高
めるためには鍵走査サイクルはできるだけ短かい方カニ
良い。しかし、上述の従来技術では、鍵走査サイクルの
長さは発音割当て回路16における各チャンネルの時分
割周期に関連し、これは楽音信号発生回路14における
時分割楽音発生周期(サンプリング周期)に関連してい
るので、鍵走査サイクルは楽音発生周期によって制御さ
れ、あまシ短かくすることはできなかった。典型的には
、1鍵分の走査時間(キーデータKD 1 、KD2の
1タイムスロツト)が、発音割当て回路16における時
分割チャンネル時間の1周期に相当し、この1周期間を
チャンネル数Nで分割して各チャンネル毎のタイムスロ
ットが設けられている。発音割当て回路130時分割チ
ャンネル一時間はそのまま楽音信号発生回路140時分
割チャンネル時間に対応している。楽音信号発生回路1
4における1サンプル点分の楽音発生演算速度(この演
算とは単なる計算のみならずメモリ読み出し等も含む)
には自ら限界があり、この限界に応じて1鍵分の走査時
間(従来はこれが楽音の1サンプリング周期に対応して
いる)が規定され、従ってこの1鍵分の走査時間を一般
に鍵数倍した時間長から成る鍵走査1サイクルの長さも
楽音発生演算速度の限界によって規定され、あまり短か
くすることはできなかった。こうして、従来の電子楽器
では、鍵走査1サイクルは例えば3ミリ程度に設定され
ていた。しかし、実際の鍵演奏においてタッチを最高に
効かせる場合などは、接点時間差はそれよりもかなシ短
かい時間、例えば0.5ミリ秒程度、になることが確か
められておシ、従来の電子楽器はこのような鍵タッチに
応答することができなかった。
は、接点時間差を示す信号TR8の分解能つtり可能な
最小時間幅に依存し、これは発音割当て回路13の各メ
モリK A M −K F M間での同じ鍵に関するデ
ータ書き換え可能最小時間間隔に依存し、これは鍵盤回
路10における鍵の1走査サイクル期間に依存する。つ
まシ、成る鍵に関するブレーク接点に1のオフが検出さ
れたとき(ビジィ信号BUSの立上シ時)からその鍵の
メーク接点に2のオンを検出するまで(キーオン信号K
OHの立上りまで)には少なくとも1走査サイクル期間
に相当する時間間隔が必要であり、それよりも速い変化
つまシ接点時間差には応答することができない。こうし
て、鍵の1走査サイクル期間の長さによって鍵タツチ検
出分解能が決定される。タッチレスポンスの分解能を高
めるためには鍵走査サイクルはできるだけ短かい方カニ
良い。しかし、上述の従来技術では、鍵走査サイクルの
長さは発音割当て回路16における各チャンネルの時分
割周期に関連し、これは楽音信号発生回路14における
時分割楽音発生周期(サンプリング周期)に関連してい
るので、鍵走査サイクルは楽音発生周期によって制御さ
れ、あまシ短かくすることはできなかった。典型的には
、1鍵分の走査時間(キーデータKD 1 、KD2の
1タイムスロツト)が、発音割当て回路16における時
分割チャンネル時間の1周期に相当し、この1周期間を
チャンネル数Nで分割して各チャンネル毎のタイムスロ
ットが設けられている。発音割当て回路130時分割チ
ャンネル一時間はそのまま楽音信号発生回路140時分
割チャンネル時間に対応している。楽音信号発生回路1
4における1サンプル点分の楽音発生演算速度(この演
算とは単なる計算のみならずメモリ読み出し等も含む)
には自ら限界があり、この限界に応じて1鍵分の走査時
間(従来はこれが楽音の1サンプリング周期に対応して
いる)が規定され、従ってこの1鍵分の走査時間を一般
に鍵数倍した時間長から成る鍵走査1サイクルの長さも
楽音発生演算速度の限界によって規定され、あまり短か
くすることはできなかった。こうして、従来の電子楽器
では、鍵走査1サイクルは例えば3ミリ程度に設定され
ていた。しかし、実際の鍵演奏においてタッチを最高に
効かせる場合などは、接点時間差はそれよりもかなシ短
かい時間、例えば0.5ミリ秒程度、になることが確か
められておシ、従来の電子楽器はこのような鍵タッチに
応答することができなかった。
また別の問題として、上述のような従来の電子楽器は、
第1の接点の作動(ブレーク接点に1のオフ)にもとづ
き割当てがなされ、この割当てが楽音信号発生回路14
の発音チャンネルに直接関連しているため、次のような
問題があった。すなわち、押鍵ミスや震動によって鍵の
わずかな下降が起きたときに第1の接点が作動し、これ
にもとづき割当てがなされることにより°発音チャンネ
ルが実際には発音しない鍵によって占有されてしまい、
本当の押圧鍵を割当てるべきときに支障をきたすおそれ
があった。
第1の接点の作動(ブレーク接点に1のオフ)にもとづ
き割当てがなされ、この割当てが楽音信号発生回路14
の発音チャンネルに直接関連しているため、次のような
問題があった。すなわち、押鍵ミスや震動によって鍵の
わずかな下降が起きたときに第1の接点が作動し、これ
にもとづき割当てがなされることにより°発音チャンネ
ルが実際には発音しない鍵によって占有されてしまい、
本当の押圧鍵を割当てるべきときに支障をきたすおそれ
があった。
発明の目的
この発明は上述の従来技術の欠点を克服するためになさ
れたもので、第1には、鍵タッチの検出分解能を高める
ことを目的とし、第2には、第1の接点だけが誤作動し
たときに楽音発生チャンネルの無意味な占有が起らない
ようにすることを目的とする。
れたもので、第1には、鍵タッチの検出分解能を高める
ことを目的とし、第2には、第1の接点だけが誤作動し
たときに楽音発生チャンネルの無意味な占有が起らない
ようにすることを目的とする。
発明の概要
これらの目的の達成のために、この発明では、タッチカ
ウント(接点時間差測定)用のチャンネルと楽音発生チ
ャンネルとを区別して考え、各々に対応する割当1手段
を設けることが提案される。
ウント(接点時間差測定)用のチャンネルと楽音発生チ
ャンネルとを区別して考え、各々に対応する割当1手段
を設けることが提案される。
タッチカウント用のチャンネルへの割当てを行なう第1
の割当て回路は、各鍵毎の2つの接点のオン・オフ状態
に対応する鍵情報を鍵走査及び押鍵検出のための回路か
ら受入れて、これらに応じて割当て動作を行なう。この
第1の割当て回路による割当てに従って、タッチ検出手
段では、各チャンネル毎に、そこに割当てられた鍵に関
する2接点間の作動時間差を夫々測定してタッチデータ
を求める。楽音発生チキンネルへの割当てを行なう第2
の割当て回路は、第1の割当て回路で各チャンネルに割
当てられた鍵を楽音発生チャンネルに割当てし直し、か
つ、これに対応してタッチ検出手段で求められたタッチ
データを楽音発生チャンネルに割当てる。
の割当て回路は、各鍵毎の2つの接点のオン・オフ状態
に対応する鍵情報を鍵走査及び押鍵検出のための回路か
ら受入れて、これらに応じて割当て動作を行なう。この
第1の割当て回路による割当てに従って、タッチ検出手
段では、各チャンネル毎に、そこに割当てられた鍵に関
する2接点間の作動時間差を夫々測定してタッチデータ
を求める。楽音発生チキンネルへの割当てを行なう第2
の割当て回路は、第1の割当て回路で各チャンネルに割
当てられた鍵を楽音発生チャンネルに割当てし直し、か
つ、これに対応してタッチ検出手段で求められたタッチ
データを楽音発生チャンネルに割当てる。
実施例
以下添付図面を参照してこの発明の一実施例を詳細に説
明しよう。
明しよう。
第2図において、第1図と同一符号で示したものは同一
物であり、その説明は以下では省略し、第1図を参照し
て既に述べた説明を援用する。鍵走査カウンタ11の出
力及び押鍵検出回路12の出力キーデータKD1.KD
2が与えられた第1の割当て回路25内に示されたキー
アドレスメモリKAM、ビジィメモリBUM1制御回路
25aの働きも第1図のKAM、BUM、13aにt’
i IY対応しておジ、既に述べたこれらの説明を一部
援用する。
物であり、その説明は以下では省略し、第1図を参照し
て既に述べた説明を援用する。鍵走査カウンタ11の出
力及び押鍵検出回路12の出力キーデータKD1.KD
2が与えられた第1の割当て回路25内に示されたキー
アドレスメモリKAM、ビジィメモリBUM1制御回路
25aの働きも第1図のKAM、BUM、13aにt’
i IY対応しておジ、既に述べたこれらの説明を一部
援用する。
第1の割当て回路25は、押鍵検出回路12及び鍵走査
カウンタ11から与えられる鍵走査結果に応答して所定
数(M)のチャンネルに押圧鍵を割当てるためのもので
あり、このチャンネルはタッチカウンタ17のチャンネ
ルに対応しているが、楽音信号発生回路14内の楽音発
生チャンネルには直接的には対応していない。第2の割
当て回路26は、第1の割当て回路25の割当て結果に
応答して、この第1の割当て回路25で各チャンネル(
タッチカウンタ17のチャンネルと同じ)に割当てられ
た鍵を所定数(N)の楽音発生チャンネルに割当てし直
し、かつ、タッチカウンタ17で求められたタッチデー
タTDをこの割当てし直しに対応して各楽音発生チャン
ネルに割当てる。
カウンタ11から与えられる鍵走査結果に応答して所定
数(M)のチャンネルに押圧鍵を割当てるためのもので
あり、このチャンネルはタッチカウンタ17のチャンネ
ルに対応しているが、楽音信号発生回路14内の楽音発
生チャンネルには直接的には対応していない。第2の割
当て回路26は、第1の割当て回路25の割当て結果に
応答して、この第1の割当て回路25で各チャンネル(
タッチカウンタ17のチャンネルと同じ)に割当てられ
た鍵を所定数(N)の楽音発生チャンネルに割当てし直
し、かつ、タッチカウンタ17で求められたタッチデー
タTDをこの割当てし直しに対応して各楽音発生チャン
ネルに割当てる。
タッチカウンタ17のシフトレジスタ18、第1の割当
て回路25内のキーアドレスメモIJ K A M。
て回路25内のキーアドレスメモIJ K A M。
ビジィメモリB ’U M、キーオンイベントメモリK
OEM、キーオフイベントメモリKFEMは、第1の割
当て回路25で処理するチャンネル数(M)と同じステ
ージ数(M)を夫々有する。
OEM、キーオフイベントメモリKFEMは、第1の割
当て回路25で処理するチャンネル数(M)と同じステ
ージ数(M)を夫々有する。
まず、第1の割当て回路25の割当て動作について説明
すると、前述と同様に、第1のキーデータKD1が1″
に立上ったときっt、bブレーク接点に1がオフ[7た
とき、それに対応する鍵の割当て処理を行ない、割当て
るべきことが決定したチャンネルに対応してビジィメモ
リB U M K ” 1 ”をセットすると共にキー
アドレスメモリKAMに該キーデータKD1の走査タイ
ミングに対応するキーコードを記憶する。ただし、割当
てチャンネル決定にあたっては、トランケート処理等複
雑な処理は全く不要であり、同一キーコードが未だKA
Mに記憶されていないことを条件にBUMによって示さ
れた1つの空白チャンネルに対して上記決定を行なえば
よい。メモIJBUM、KAMに記 憶されたデ
ータのクリアは、それに対応する鍵が離されたときり!
、りブレーク接点に1がオンに復帰したとき(KDlが
OI+になったとき)行なえばよい。
すると、前述と同様に、第1のキーデータKD1が1″
に立上ったときっt、bブレーク接点に1がオフ[7た
とき、それに対応する鍵の割当て処理を行ない、割当て
るべきことが決定したチャンネルに対応してビジィメモ
リB U M K ” 1 ”をセットすると共にキー
アドレスメモリKAMに該キーデータKD1の走査タイ
ミングに対応するキーコードを記憶する。ただし、割当
てチャンネル決定にあたっては、トランケート処理等複
雑な処理は全く不要であり、同一キーコードが未だKA
Mに記憶されていないことを条件にBUMによって示さ
れた1つの空白チャンネルに対して上記決定を行なえば
よい。メモIJBUM、KAMに記 憶されたデ
ータのクリアは、それに対応する鍵が離されたときり!
、りブレーク接点に1がオンに復帰したとき(KDlが
OI+になったとき)行なえばよい。
キーオンイベントメモリKOEMは第2の接点つまりメ
ーク接点に2がオンしたことを記憶するためのものであ
る。成る鍵のメーク接点に2がオンしたときその鍵が割
当てられたチャンネルのタイミングで信号11 、71
が制御回路25aから与えられ、オア回路27を介して
シフトレジスタ28に記憶される。シフトレジスタ28
の出力はアンド回路2?、オア回路27を介して循環保
持される。キーオンイベントパルス発生回路30H1i
2の接点に2のオフからオンへの切換りに応答して第2
の割当て回路26にキーオンイベントパルスKOEVN
を与えるためのものである。キーオンイベントパルスK
OEVNに対応してキーオンイベントメモIJ K O
E Mにクリア信号が与えられ、これによシアンド回路
29を不能化する。従って、キーオンイベントパルスK
OEVNが出されたとき、それに対応するキーオンイベ
ントメモリKOEMの記憶がクリアされる。R−Sフリ
ップフロップ31は第2の割当て回路26がキーオンイ
ベント処理中のとき°0″′にリセットされ、それ以外
のとき°′1″にセットされる。このセット出力がアン
ド回路62に与えられ、第2の割当て回路26がキーオ
ンイベント処理中でないことを条件に、キーオンイベン
トメモリKOEMの出力゛′1″を選択する。このアン
ド回路62の出力゛′1″がキーオンイベントパルスK
OEVNとなる。この出力TI 、 11は遅延フリッ
プ70ツブ63で1チヤンネルタイミングだけ遅延され
、R−Sフリップフロップ61のリセット入力に与えら
れる。こうして、1つのキーオンイベントパルスKOE
VNが発生すると、フリップフロップ61がリセットさ
れ、アンド回路32が不能化されて、次のキーオンイベ
ントパルスの発生が抑止される。第2の割当て回路26
においてキーオンイベントパルスKOEVNに応じた割
当て処理が終了すると、キーオンイベント終了信号EN
D iが出力され、キーオフイベントパルス発生回路6
0内のフリップフロップ61をセントする。こうして、
アンド回路62が可能化され、次のキーオンイベントパ
ルスの発生が可能となる。
ーク接点に2がオンしたことを記憶するためのものであ
る。成る鍵のメーク接点に2がオンしたときその鍵が割
当てられたチャンネルのタイミングで信号11 、71
が制御回路25aから与えられ、オア回路27を介して
シフトレジスタ28に記憶される。シフトレジスタ28
の出力はアンド回路2?、オア回路27を介して循環保
持される。キーオンイベントパルス発生回路30H1i
2の接点に2のオフからオンへの切換りに応答して第2
の割当て回路26にキーオンイベントパルスKOEVN
を与えるためのものである。キーオンイベントパルスK
OEVNに対応してキーオンイベントメモIJ K O
E Mにクリア信号が与えられ、これによシアンド回路
29を不能化する。従って、キーオンイベントパルスK
OEVNが出されたとき、それに対応するキーオンイベ
ントメモリKOEMの記憶がクリアされる。R−Sフリ
ップフロップ31は第2の割当て回路26がキーオンイ
ベント処理中のとき°0″′にリセットされ、それ以外
のとき°′1″にセットされる。このセット出力がアン
ド回路62に与えられ、第2の割当て回路26がキーオ
ンイベント処理中でないことを条件に、キーオンイベン
トメモリKOEMの出力゛′1″を選択する。このアン
ド回路62の出力゛′1″がキーオンイベントパルスK
OEVNとなる。この出力TI 、 11は遅延フリッ
プ70ツブ63で1チヤンネルタイミングだけ遅延され
、R−Sフリップフロップ61のリセット入力に与えら
れる。こうして、1つのキーオンイベントパルスKOE
VNが発生すると、フリップフロップ61がリセットさ
れ、アンド回路32が不能化されて、次のキーオンイベ
ントパルスの発生が抑止される。第2の割当て回路26
においてキーオンイベントパルスKOEVNに応じた割
当て処理が終了すると、キーオンイベント終了信号EN
D iが出力され、キーオフイベントパルス発生回路6
0内のフリップフロップ61をセントする。こうして、
アンド回路62が可能化され、次のキーオンイベントパ
ルスの発生が可能となる。
キーオフイベントメモリKFEMは鍵が離されたことを
記憶するためのものであり、メーク接点に2のオンから
オフへの切換りまたはブレーク接点に1のオフからオン
への切換シに応答して対応チャンネルに“1″を記憶す
る。このメモリKFEMは上述のメモIJ K OE
Mと同様に構成されている。キーオフイベントパルス発
生回路34は、キーオフイベントメモリKFEMの出力
にもとづきキーオフイベントパルスKFEVNを発生ス
るもので1、上述のキーオンイベントパルス発生回路3
0と同様に構成されている。第2の割当て回路26にお
いてキーオフイベントパルスに、FEVNに応じた処理
が終了すると、キーオフイベント終了信号E N D
2が出力され、キーオフイベントパルス発生[[34内
のR−Sフリップフロップ(図示せず)をセットする。
記憶するためのものであり、メーク接点に2のオンから
オフへの切換りまたはブレーク接点に1のオフからオン
への切換シに応答して対応チャンネルに“1″を記憶す
る。このメモリKFEMは上述のメモIJ K OE
Mと同様に構成されている。キーオフイベントパルス発
生回路34は、キーオフイベントメモリKFEMの出力
にもとづきキーオフイベントパルスKFEVNを発生ス
るもので1、上述のキーオンイベントパルス発生回路3
0と同様に構成されている。第2の割当て回路26にお
いてキーオフイベントパルスに、FEVNに応じた処理
が終了すると、キーオフイベント終了信号E N D
2が出力され、キーオフイベントパルス発生[[34内
のR−Sフリップフロップ(図示せず)をセットする。
また、キーオフイベントメモIJ K F E Mは前
述と同様にキーオフイベントパルスKFEVNによって
クリアされる。
述と同様にキーオフイベントパルスKFEVNによって
クリアされる。
キーオンイベントメモリKOEMの出力がインバータ1
6を介してアンド回路15に与えられる。
6を介してアンド回路15に与えられる。
アンド回路15の他の入力にはビジィメモリBUMの出
力が与えられる。前述と同様に、個々のチャンネルタイ
ミングにおいて、第1の接点(ブレーク接点)K1のオ
フから第2の接点(メーク接点)K2のオンまでの間、
アンド回路15の出力TR8が°′1″となる。従って
、第1図と同様に、タッチカウンタ17で2接点間の作
動時間差を計数することが可能である。
力が与えられる。前述と同様に、個々のチャンネルタイ
ミングにおいて、第1の接点(ブレーク接点)K1のオ
フから第2の接点(メーク接点)K2のオンまでの間、
アンド回路15の出力TR8が°′1″となる。従って
、第1図と同様に、タッチカウンタ17で2接点間の作
動時間差を計数することが可能である。
ところで、第1の割当て回路25は楽音信号発生回路1
4とは直接関係していないため、楽音発生演算時間の制
限を受けることなく、高速で動作させることが可能であ
る。そのため、第1の割当て回路25及びタッチカウン
タ17における時分割チャンネルタイミングを設定する
クロックパルスφ1.φ2は、第2の割当て回路26に
おける時分割チャンネル時間を設定するクロックパルス
φA、φBよりもはるかに高速にすることができる。こ
のクロックパルスφ1.φ2の高速化に伴ない、鍵走査
1サイクル期間が短かくなり、高速の鍵タッチにも十分
応答し得るようになる。
4とは直接関係していないため、楽音発生演算時間の制
限を受けることなく、高速で動作させることが可能であ
る。そのため、第1の割当て回路25及びタッチカウン
タ17における時分割チャンネルタイミングを設定する
クロックパルスφ1.φ2は、第2の割当て回路26に
おける時分割チャンネル時間を設定するクロックパルス
φA、φBよりもはるかに高速にすることができる。こ
のクロックパルスφ1.φ2の高速化に伴ない、鍵走査
1サイクル期間が短かくなり、高速の鍵タッチにも十分
応答し得るようになる。
第1の割当て回路25から出力されたキーオンイベント
パルスKOEVN1キーオフイベントパルスKFEVN
、キーアドレスメモリKAMからのキーコードKC、タ
ッチカウンタ17からのタッチデータT、Dが、第2の
割当て回路26に与えられる。第2の割当て回路26は
第1の割当て回路25とは非同期であり、そのため、イ
ベントパルスKOEVN、KFEVNを用いて処理を行
なうようにしている。
パルスKOEVN1キーオフイベントパルスKFEVN
、キーアドレスメモリKAMからのキーコードKC、タ
ッチカウンタ17からのタッチデータT、Dが、第2の
割当て回路26に与えられる。第2の割当て回路26は
第1の割当て回路25とは非同期であり、そのため、イ
ベントパルスKOEVN、KFEVNを用いて処理を行
なうようにしている。
第2の割当て回路26では、N個の楽音発生チャンネル
に対応してキーコードメモリKCM、キーオンメモリK
ONM、ビジィメモリBUSM。
に対応してキーコードメモリKCM、キーオンメモリK
ONM、ビジィメモリBUSM。
タッチデータメモ!J T D Mその他を含んでおシ
、第1の割当て回路25から与えられたデータにもとづ
き再割当て処理を行なうために制御回路26aが動作し
、この制御回路26aによって各メモリの記憶が制御さ
れる。そして、クロックパルスφA1φBによって設定
された各楽音発生チャンネル時ンネルタイミングに従っ
て、各チャンネルに割当られた鍵のキーコードKC’、
キーオン信号KoN′、タッチデータ TD’が各メモ
リKCM−TDMから読み出され、楽音信号発生回路1
4に与えられる。
、第1の割当て回路25から与えられたデータにもとづ
き再割当て処理を行なうために制御回路26aが動作し
、この制御回路26aによって各メモリの記憶が制御さ
れる。そして、クロックパルスφA1φBによって設定
された各楽音発生チャンネル時ンネルタイミングに従っ
て、各チャンネルに割当られた鍵のキーコードKC’、
キーオン信号KoN′、タッチデータ TD’が各メモ
リKCM−TDMから読み出され、楽音信号発生回路1
4に与えられる。
第2の割当て回路260割当て動作(っま9制御回路2
6aの動作)はマイクロコンピュータを用いて実施する
ことができる。その場合、第2の割当て回路26におい
ては、キーオンイベントパルスKOEVN、キーオフイ
ベントパルスKFEVN 1ディケイ終了信号DFに応
答する処理はインタラブド処理として行なう。
6aの動作)はマイクロコンピュータを用いて実施する
ことができる。その場合、第2の割当て回路26におい
ては、キーオンイベントパルスKOEVN、キーオフイ
ベントパルスKFEVN 1ディケイ終了信号DFに応
答する処理はインタラブド処理として行なう。
キーオンイベントパルスK OE V’Nが与エラした
とき、第3図に示すようなキーオンイベントルーチンを
行なう。まずブロック65では、キーオンイベントパル
スKOEVNと同時に第1の割当て阻路25から与えら
れたキーコードKCをマイクロコンピュータ内部RAM
の入力キーコードレジスタKCODEの領域に一時記憶
し、かつ同時に与えられたタッチデータTDを該RAM
の入力タッチデータレジスタTDATAの領域に一時記
憶する。
とき、第3図に示すようなキーオンイベントルーチンを
行なう。まずブロック65では、キーオンイベントパル
スKOEVNと同時に第1の割当て阻路25から与えら
れたキーコードKCをマイクロコンピュータ内部RAM
の入力キーコードレジスタKCODEの領域に一時記憶
し、かつ同時に与えられたタッチデータTDを該RAM
の入力タッチデータレジスタTDATAの領域に一時記
憶する。
このRAMのメモリマツプの一例が第5図に示されてい
る。CHNはキーオンイベント処理用のチャンネル番号
レジスタであり、Kはキーオフイベント処理用のチャン
ネル番号レジスタである。
る。CHNはキーオンイベント処理用のチャンネル番号
レジスタであり、Kはキーオフイベント処理用のチャン
ネル番号レジスタである。
KCM(1)〜KCM (12)は各楽音発生チャンネ
ルに対応するキーコードレジスタであり、かっこ内の数
字はチャンネル番号を示し、この例ではチャンネル数を
N=12としている。KONM(1)〜KONM(1,
2)はキーオンレジスタ、BUSM(1)〜BUSM(
12>はビジィレジスタ、TDM(1)〜TDM(12
)はタッチデータレジスタ、であり、夫々各楽音発生チ
ャンネルに対応している。
ルに対応するキーコードレジスタであり、かっこ内の数
字はチャンネル番号を示し、この例ではチャンネル数を
N=12としている。KONM(1)〜KONM(1,
2)はキーオンレジスタ、BUSM(1)〜BUSM(
12>はビジィレジスタ、TDM(1)〜TDM(12
)はタッチデータレジスタ、であり、夫々各楽音発生チ
ャンネルに対応している。
第3図に戻ると、ブロック36では、チャンネル番号レ
ジスタCHNによって指定されたチャンネルに対応する
ビジィレジスタEUSMCCHN)の内容を引き出し、
それが“O″であるか否かを調へる。Noならばブロッ
ク67でCHNのチャンネル番号を1増加し、ブロック
38ではこのループをN(すなわち12)回繰返したか
どうかを調べる。Noならば、ブロック66に戻シ、1
増加したチャンネル番号に関して再びBUSM(CHN
)=0.?を調べる。CHNによって指定されたチャン
ネルが空白であれば、ブロックろ6がYESとなり、ブ
ロック69に進み、CHNによって指定されたチャンネ
ルに対応するキーコードレジスタKCM(CHN)に入
力キーコードレジスタKCODEのキーコードKCを記
憶し、対応するキーオンレジスタKONM(CHN)及
びビジィレジスタBUSM(CHN)に夫々II I
I+を記憶し、対応するタッチデータレジスタTDM(
CHN)に入力タッチデータレジスタTDATAのタッ
チデータTDを記憶する。次のブロック40ではCHN
のチャンネル番号を1増加する。次のブロック41でキ
ーオンイベント終了信号END1を出力した後、メイン
プログラムにリターンする。
ジスタCHNによって指定されたチャンネルに対応する
ビジィレジスタEUSMCCHN)の内容を引き出し、
それが“O″であるか否かを調へる。Noならばブロッ
ク67でCHNのチャンネル番号を1増加し、ブロック
38ではこのループをN(すなわち12)回繰返したか
どうかを調べる。Noならば、ブロック66に戻シ、1
増加したチャンネル番号に関して再びBUSM(CHN
)=0.?を調べる。CHNによって指定されたチャン
ネルが空白であれば、ブロックろ6がYESとなり、ブ
ロック69に進み、CHNによって指定されたチャンネ
ルに対応するキーコードレジスタKCM(CHN)に入
力キーコードレジスタKCODEのキーコードKCを記
憶し、対応するキーオンレジスタKONM(CHN)及
びビジィレジスタBUSM(CHN)に夫々II I
I+を記憶し、対応するタッチデータレジスタTDM(
CHN)に入力タッチデータレジスタTDATAのタッ
チデータTDを記憶する。次のブロック40ではCHN
のチャンネル番号を1増加する。次のブロック41でキ
ーオンイベント終了信号END1を出力した後、メイン
プログラムにリターンする。
全チャンネルが割当て済みである場合、ブロック66〜
68のループがN回(12回)繰返されたときブロック
68がYESとなる。その場合、ブロック42でトラン
ケート処理を行なう。つまり、キーオンレジスタKON
M (1)〜(12)のうちその内容が”0″(離鍵中
)であって、それに対応する楽音信号振幅値が小さいも
のあるいは最も古く離鍵され次もの等所定のトランケー
ト条件を満足するものをトランケートチャンネルとして
指定し、そのチャンネルに新たな押圧鍵を割当てる。そ
の次のブロック43ではブロック41と同様にキーオン
イベント終了信号END1を出力する。こうして、第2
の割当て回路26で1回のキーオンイベントルーチンが
完了する毎にキーオンイベント終了信号END1を送出
し、第1の割当て回路25では次のキーオンイベントパ
ルスKOEVNを発生することが可能となる。
68のループがN回(12回)繰返されたときブロック
68がYESとなる。その場合、ブロック42でトラン
ケート処理を行なう。つまり、キーオンレジスタKON
M (1)〜(12)のうちその内容が”0″(離鍵中
)であって、それに対応する楽音信号振幅値が小さいも
のあるいは最も古く離鍵され次もの等所定のトランケー
ト条件を満足するものをトランケートチャンネルとして
指定し、そのチャンネルに新たな押圧鍵を割当てる。そ
の次のブロック43ではブロック41と同様にキーオン
イベント終了信号END1を出力する。こうして、第2
の割当て回路26で1回のキーオンイベントルーチンが
完了する毎にキーオンイベント終了信号END1を送出
し、第1の割当て回路25では次のキーオンイベントパ
ルスKOEVNを発生することが可能となる。
キーオンイベントパルスKFEVNが与、tられたとき
は第4図に示すようなキーオフイベントルーチンを行な
う。ブロック44では、キーオンイベントパルスKFE
VNと同時に第1の割当て回路25から与えられたキー
コードKCを入力キーコードレジスタKCODEに記憶
する。次にチャンネル番号レジスタKに11」をセット
する(ブロック45)。ブロック46では、レジスタK
によって指定されたチャンネル番号に対応するキーコー
ドレジスタKCM(K)から記憶キーコードを引き出し
、それと入力キーコードレジスタKCODEのキーコー
ドとを比較し、両者が一致するかを調べる。Noならば
、レジスタにのチャンネル番号を1増加しくブロック4
7)、次にに=12(つまりN)であるかを調べる(ブ
ロック48)。
は第4図に示すようなキーオフイベントルーチンを行な
う。ブロック44では、キーオンイベントパルスKFE
VNと同時に第1の割当て回路25から与えられたキー
コードKCを入力キーコードレジスタKCODEに記憶
する。次にチャンネル番号レジスタKに11」をセット
する(ブロック45)。ブロック46では、レジスタK
によって指定されたチャンネル番号に対応するキーコー
ドレジスタKCM(K)から記憶キーコードを引き出し
、それと入力キーコードレジスタKCODEのキーコー
ドとを比較し、両者が一致するかを調べる。Noならば
、レジスタにのチャンネル番号を1増加しくブロック4
7)、次にに=12(つまりN)であるかを調べる(ブ
ロック48)。
ブロック48がNoならばブロック46に戻る。
レジスタにの値が離鍵されたキーコードが割当てられて
いるチャンネルを示すとき、ブロック46がYESとな
シ、ブロック49で、それに対応するキーオンレジスタ
KONM(K)の内容を+ OH″にクリアする。次の
ブロック50ではキーオフイベント終了信号END2を
出力する。一般に、ブロック48がYESとなることは
起らないが、これがYESのときはブロック51でキー
オフイベント終了信号END2を出力する。
いるチャンネルを示すとき、ブロック46がYESとな
シ、ブロック49で、それに対応するキーオンレジスタ
KONM(K)の内容を+ OH″にクリアする。次の
ブロック50ではキーオフイベント終了信号END2を
出力する。一般に、ブロック48がYESとなることは
起らないが、これがYESのときはブロック51でキー
オフイベント終了信号END2を出力する。
楽音信号発生回路14からディケイ終了信号DFが与え
られたときはディケイ終了ルーチンを実行する。このデ
ィケイ終了ルーチンは特に図示しないが、第4図のキー
オフイベントルーチンに類似した手順で実行される。つ
まり、ディケイ終了信号DFが与えられたチャンネルを
探し出し、このチャンネルに対応するビジィレジスタB
USM(1)〜(12)の内容を0′″にクリアする。
られたときはディケイ終了ルーチンを実行する。このデ
ィケイ終了ルーチンは特に図示しないが、第4図のキー
オフイベントルーチンに類似した手順で実行される。つ
まり、ディケイ終了信号DFが与えられたチャンネルを
探し出し、このチャンネルに対応するビジィレジスタB
USM(1)〜(12)の内容を0′″にクリアする。
RAMの各レジスタKCM(1)〜(12)、KONM
(1)〜(12)、BUSM(1)〜(12)、TDM
(1)〜(12)の内容が出力メモリKCM、KON
M、BUSM、TDMに転送され、クロックパルスφA
、φBに従って時分割的に出力される。
(1)〜(12)、BUSM(1)〜(12)、TDM
(1)〜(12)の内容が出力メモリKCM、KON
M、BUSM、TDMに転送され、クロックパルスφA
、φBに従って時分割的に出力される。
尚、各鍵に対応するキースイッチは、上述のようなブレ
ーク接点とメーク接点を持つものに限らず、例えば特開
昭53−139521号に示されたような2段式キース
イッチを用いることもでき、要するに異なる抑圧深さで
作動する2つの接点を1鍵につき具えているものであれ
ばよい。
ーク接点とメーク接点を持つものに限らず、例えば特開
昭53−139521号に示されたような2段式キース
イッチを用いることもでき、要するに異なる抑圧深さで
作動する2つの接点を1鍵につき具えているものであれ
ばよい。
発明の効果
以上の通りこの発明によれば、鍵タツチ検出用の第1の
割当て回路は、発音チャンネルの演算時間による制限を
受けないので、高速で動作させることができ、これによ
シ鍵タッチの検出分解能を高めることができる。また、
発音割当て用の第2の割当て回路は、第1の割当て回路
で鍵押圧が確実に確かめられたとき(つまり第2の接点
の作動にもとづきキーオンイベントパルスが発生したと
き)割当て動作を開始するので、第1の接点だけが誤動
作した場合は楽音発生チャンネルに対する割当て動作が
行なわれず、従って、楽音発生チャンネルの無意味な占
有は起らない。
割当て回路は、発音チャンネルの演算時間による制限を
受けないので、高速で動作させることができ、これによ
シ鍵タッチの検出分解能を高めることができる。また、
発音割当て用の第2の割当て回路は、第1の割当て回路
で鍵押圧が確実に確かめられたとき(つまり第2の接点
の作動にもとづきキーオンイベントパルスが発生したと
き)割当て動作を開始するので、第1の接点だけが誤動
作した場合は楽音発生チャンネルに対する割当て動作が
行なわれず、従って、楽音発生チャンネルの無意味な占
有は起らない。
第1図は各チャンネル毎に鍵タツチカウント動作を行な
う複音電子楽器の従来技術を示すブロック図、第2図は
この発明に係る電子楽器の一実施例を示すブロック図、
第3図は第2図の第2の割当て回路で実行されるキーオ
ンイベントルーチンの一例を示すフローチャート、第4
図は同第2の割当て回路で実行されるキーオフイベント
ルーチンの一例を示すフローチャート、第5図は同第2
の割当て回路として用いたマイクロコンビーータのRA
Mのメモリマツプの一例を示す図、である。 10 鍵盤回路、KS キースイッチ、K1ブレーク
接点(第1の接点)、K2 メーク接点(第2の接点)
、11・・・鍵走査カウンタ、12・・押鍵検出回路、
17・・タッチカウンタ、25・・・第1の割当て回路
、26・・・第2の割当て回路、RAM・キーアドレス
メモリ、BUM・ ビジィメモリ、KOEM キーオ
ンイベントメモリ、KFEM・・・キーオフイベントメ
モリ。 特許出願人 日本楽器製造株式会社 代理人 飯塚義仁
う複音電子楽器の従来技術を示すブロック図、第2図は
この発明に係る電子楽器の一実施例を示すブロック図、
第3図は第2図の第2の割当て回路で実行されるキーオ
ンイベントルーチンの一例を示すフローチャート、第4
図は同第2の割当て回路で実行されるキーオフイベント
ルーチンの一例を示すフローチャート、第5図は同第2
の割当て回路として用いたマイクロコンビーータのRA
Mのメモリマツプの一例を示す図、である。 10 鍵盤回路、KS キースイッチ、K1ブレーク
接点(第1の接点)、K2 メーク接点(第2の接点)
、11・・・鍵走査カウンタ、12・・押鍵検出回路、
17・・タッチカウンタ、25・・・第1の割当て回路
、26・・・第2の割当て回路、RAM・キーアドレス
メモリ、BUM・ ビジィメモリ、KOEM キーオ
ンイベントメモリ、KFEM・・・キーオフイベントメ
モリ。 特許出願人 日本楽器製造株式会社 代理人 飯塚義仁
Claims (1)
- 【特許請求の範囲】 1、異なる鍵押圧深さで作動する第1の接点と第2の接
点とを各鍵毎に具え、両接点間の作動時間差を測定する
ことにより各鍵毎のタッチデータを得る電子楽器におい
て、各鍵毎の前記各接点の出力に対応する鍵情報に応じ
て所定数のチャンネルのいずれかに押圧鍵を割当てる第
1の割当て手段と、この第1の割当て手段による割当て
に従って、各チャンネル毎に、そこに割当てられた鍵に
関する前記両接点間の作動時間差を測定して前記タッチ
データを求めるタッチ検出手段と、前記第1の割当て手
段で前記各チャンネルに割当てられた鍵を所定数の楽音
発生チャンネルに対応して割当てし直し、かつ、これに
対応して前記タッチ検出手段で求められた前記タッチデ
ータを前記楽音発生チャンネルに割当てる第2の割当て
手段と、前記第2の割当て手段による割当てに従って前
記楽音発生チャンネルで楽音信号を発生する楽音発生手
段とを具えることを特徴とする電子楽器。 2、前記第1の割当て手段が、前記割当てに従って、各
チャンネル毎に、そこに割当てられた鍵に関する前記第
1の接点の作動に応答する第1の鍵信号と前記第2の接
点の作動に応答する第2の鍵信号とを夫々出力し、前記
タッチ検出手段が、前記第1の鍵信号と第2の鍵信号の
発生開始時間差を前記作動時間差として測定するもので
あり、前記第2の割当て手段が、前記第1の割当て手段
から与えられた前記第2の鍵信号に応答して前記割当て
し直しを行なうものである特許請求の範囲第1項記載の
電子楽器。 6、前記第1の割当て手段が前記第2の割当て手段に比
べて高速で割当て処理を行なうものである特許請求の範
囲第2項記載の電子楽器。 4、前記第1の割当て手段が、各チャンネルの前記第2
の鍵信号を夫々記憶する記憶手段と、記憶した第2の鍵
信号を1つ選択してそのチャンネルに対応してイベント
パルスを供給する供給手段とを含み、前記第2の割当て
手段が、前記イベントパルスに応答して割当て動作を行
ない、このイベントパルスに対応する鍵を割当てるべき
楽音発生チャンネルが決定されたとき前記供給手段にイ
ベント終了信号を与えて該供給手段で別の第2の鍵信号
を選択することを可能にする手段を含むものである特許
請求の範囲第6項記載の電子楽器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58000771A JPS59126596A (ja) | 1983-01-08 | 1983-01-08 | 電子楽器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58000771A JPS59126596A (ja) | 1983-01-08 | 1983-01-08 | 電子楽器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59126596A true JPS59126596A (ja) | 1984-07-21 |
JPS648356B2 JPS648356B2 (ja) | 1989-02-13 |
Family
ID=11482955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58000771A Granted JPS59126596A (ja) | 1983-01-08 | 1983-01-08 | 電子楽器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59126596A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133991A (ja) * | 1984-12-03 | 1986-06-21 | 株式会社河合楽器製作所 | 電子楽器のタッチレスポンス装置 |
JPS61198298A (ja) * | 1985-02-28 | 1986-09-02 | ヤマハ株式会社 | 電子楽器 |
JPS61273591A (ja) * | 1985-05-29 | 1986-12-03 | 松下電器産業株式会社 | 押鍵速度検出回路 |
JPS62294289A (ja) * | 1986-06-13 | 1987-12-21 | ヤマハ株式会社 | 電子楽器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0351025A (ja) * | 1989-07-20 | 1991-03-05 | Matsushita Electric Ind Co Ltd | 電気掃除機の床ノズル |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5120815A (ja) * | 1974-08-12 | 1976-02-19 | Nippon Musical Instruments Mfg | |
JPS5246088A (en) * | 1975-10-09 | 1977-04-12 | Dainippon Ink & Chem Inc | Preparation of novel addition products |
JPS54134414A (en) * | 1978-04-10 | 1979-10-18 | Nippon Gakki Seizo Kk | Touch response device for electronic instrument |
-
1983
- 1983-01-08 JP JP58000771A patent/JPS59126596A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5120815A (ja) * | 1974-08-12 | 1976-02-19 | Nippon Musical Instruments Mfg | |
JPS5246088A (en) * | 1975-10-09 | 1977-04-12 | Dainippon Ink & Chem Inc | Preparation of novel addition products |
JPS54134414A (en) * | 1978-04-10 | 1979-10-18 | Nippon Gakki Seizo Kk | Touch response device for electronic instrument |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133991A (ja) * | 1984-12-03 | 1986-06-21 | 株式会社河合楽器製作所 | 電子楽器のタッチレスポンス装置 |
JPS61198298A (ja) * | 1985-02-28 | 1986-09-02 | ヤマハ株式会社 | 電子楽器 |
JPH079581B2 (ja) * | 1985-02-28 | 1995-02-01 | ヤマハ株式会社 | 電子楽器 |
JPS61273591A (ja) * | 1985-05-29 | 1986-12-03 | 松下電器産業株式会社 | 押鍵速度検出回路 |
JPS62294289A (ja) * | 1986-06-13 | 1987-12-21 | ヤマハ株式会社 | 電子楽器 |
Also Published As
Publication number | Publication date |
---|---|
JPS648356B2 (ja) | 1989-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3882751A (en) | Electronic musical instrument employing waveshape memories | |
JPS642958B2 (ja) | ||
GB1420085A (en) | Electronic musical instrument | |
GB2047999A (en) | Digital waveform generating apparatus | |
JPS59105694A (ja) | 電子楽器 | |
JPS59126596A (ja) | 電子楽器 | |
US5321198A (en) | Tone signal generator utilizing ancillary memories for electronic musical instrument | |
JPH0213318B2 (ja) | ||
US4103581A (en) | Constant speed portamento | |
JPS6114518B2 (ja) | ||
JP2548113B2 (ja) | 電子楽器 | |
US3969969A (en) | Musical instrument with means for scanning keys | |
US4411185A (en) | Touch responsive keyboard electronic musical instrument | |
JP3024191B2 (ja) | 楽音信号発生装置 | |
US4337681A (en) | Polyphonic sliding portamento with independent ADSR modulation | |
US4338844A (en) | Tone source circuit for electronic musical instruments | |
US5198605A (en) | Key touch data generation circuit of an electronic musical instrument | |
US3969968A (en) | Musical instrument with means for scanning keys | |
US3968716A (en) | Musical instrument with means for scanning keys | |
JP2621373B2 (ja) | 変調効果装置 | |
JPS61173297A (ja) | 電子楽器 | |
US3968717A (en) | Musical instrument with means for scanning keys | |
JPH0680479B2 (ja) | 電子楽器のタツチ検出装置 | |
JPS603892U (ja) | 電子楽器 | |
JP2522651B2 (ja) | 電子楽器 |