JPS59124760A - Read-only memory - Google Patents

Abstract

PURPOSE:To reduce the area of an ROM cell by forming a through-hole between a first layer metal connected to a drain electrode for an MOSFET and the second layer metal of a bit line. CONSTITUTION:Source electrodes from the MOSFETs (A) and (B) forming the ROM cell are connected to a GND wiring 3, a gate electrode 2 constitutes a word line, the drain electrodes 1 are connected to the first layer metals 6, the bit lines 5a, 5b are constituted by the second layer metals, and the through-holes 14 are formed to the superposed sections of the first layer metals 6 and the second layer metals of the bit lines, thus lowering the potential of the drain- electrode bit line 5a of the ROM cell (A) to a low level. An effect through which the area of the cell is reduced is dispayed more than the case of a mask ROM being rewritten by the second layer metals because the mask ROM is rewritten by the through-holes.

Description

【発明の詳細な説明】 （１）発明の属する技術分野の説明 本発明は読み出し専用メモリにかかり、とくにＭ　ＯＳ
　集積回路のマスクプログラム方式の読み出し専用メモ
リ（マスクＲ，ＯＭ）に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Description of the technical field to which the invention pertains The present invention relates to a read-only memory, and in particular to a MOS
The present invention relates to a mask programmable read-only memory (mask R, OM) of an integrated circuit.

（２）従来技術の説明 よく知られているように、この種の読み出し専用メモＩ
Ｊ（ＲＯＭ）においては％ＲＯＭデータの書き換えを行
なう工程が遅い工程であるほど、Ｒ，０Ｍデータの決定
からＩＣの完成までの期間が短くなり有利であり、また
ＲＯＭセルの大きさが小さいほど、チップサイズ等の理
由により有利となる。(2) Description of the prior art As is well known, this type of read-only memo I
In J(ROM), the slower the process of rewriting the %ROM data, the shorter the period from the determination of R, 0M data to the completion of the IC, which is advantageous, and the smaller the ROM cell size, the more advantageous it is. This is advantageous due to factors such as chip size.

メタル２層の場合のＲＯＭは第１図に示すように２層目
のメタルのビット線とＲ，０ＭセルをなすＭＯＳＦＥＴ
のドレイン電極の開音２層目のメタルで接続することに
より、・第１の出力レベルを得、２層目のメタルで接続
しないでおくことによ！Ｉｔ、第２の出力レベル全得る
ような、つまり２層目のメタルの工程でＲ（ＪＭデータ
の貫き換えを行なうものであった。As shown in Figure 1, the ROM in the case of two metal layers has a MOSFET that forms an R, 0M cell with the bit line of the second metal layer.
By connecting the open sound of the drain electrode with the metal of the second layer, the first output level is obtained, and by leaving it unconnected with the metal of the second layer! It was intended to obtain the full second output level, that is, to perform R (JM data penetration) in the second layer metal process.

しかしながら従来のこの方法では、ＲＯＭデータの書き
換え工程は最終工程であるがＲＯＭセルに接続した１層
目のメタルと２層目のメタルとの接続点（スルーホール
）をビット線から離さねばならない為、セルの大きさが
ビットガ同に大きくなる、という欠点があった。However, in this conventional method, although the ROM data rewriting process is the final process, the connection point (through hole) between the first layer metal and second layer metal connected to the ROM cell must be separated from the bit line. However, the disadvantage is that the size of the cell becomes as large as the bit size.

（３）発明の詳細な説明 不発明は１層目のメタルと２層目のメタル全接続するス
ルーホールの工程においてＲＯＭデータの書き換えを行
なうことにより、Ｒ，０Ｍセルの面積の小さいＭＯ８集
積回路の読み出し専用メモリを提供することを目的とし
ている。(3) Detailed description of the invention The invention is based on an MO8 integrated circuit with a small R, 0M cell area by rewriting ROM data in the process of through-holes that connect all the metals in the first layer and the metals in the second layer. The purpose is to provide read-only memory.

（４）発明の構成 本発明は、ワード線とビット線の交わる位置にＭＯＳＦ
ＥＴ　？有するようなＭＯ８集積回路の読み出し専用メ
モリにおいて、前記ビット線を２層目のメタルで構成し
、前記ワード線ＱＰｏｌｙＳｉで構成し、前記ＭＯ８Ｆ
ＥＴのソース電極を基準電位に接続し、前記ＭＯ８ＦＥ
Ｔのゲート電極を前記ワード線に接続し、前記ＭＯ８Ｆ
ＥＴのドレイン電極を１層目のメタルと接続し、この１
層目のメタルとビット線の２層目のメタルの間にスルー
ホールを設けることにより、第１の出力レベルを得、前
記ドレイン電極に接続した１層目のメタルと前６己ビツ
ト線の２層目のメタルとの間にスルーホールを設けずに
おくことによりＮ２の出力レベルを得ることを特徴とす
る読み出し専用メモリである。(4) Structure of the Invention The present invention provides a MOSFET at the intersection of the word line and the bit line.
ET? In the read-only memory of the MO8 integrated circuit, the bit line is made of a second layer of metal, the word line is made of QPolySi, and the MO8F
The source electrode of ET is connected to a reference potential, and the MO8FE
The gate electrode of T is connected to the word line, and the gate electrode of MO8F is connected to the word line.
Connect the drain electrode of ET to the first layer of metal, and
The first output level is obtained by providing a through hole between the first layer metal and the second layer metal of the bit line. This is a read-only memory characterized in that an output level of N2 is obtained by not providing a through hole between the metal layer and the metal layer.

（５）この発明の詳細な説明 次に本発明の実施例について図面を参照して説明する。(5) Detailed description of this invention Next, embodiments of the present invention will be described with reference to the drawings.

第２図を参照すると本発明の第１の実施例は、ＲＯＭセ
ルをなすＭＯ８ＦＥ’ｒ　ＡおよびＢのソース電極？Ｇ
ＮＤ配線３に接続し、ゲート電極２けワード線を構成し
ドレイン電極１は、１層目のメタル６に接続されており
、ビット線５ａ、５ｂは、２層目のメタルで構成されて
おり１層目のメタル６とビット線の２層目のメタルとの
重なった部分にスルーホール１４全置くことによｆｉ、
　Ｒ，ＯＭセルＡのドレイン電極はビット線に接続され
、ワード線が選択された際にビット線５ａの電位？Ｌ。Referring to FIG. 2, the first embodiment of the present invention has source electrodes of MO8FE'r A and B forming a ROM cell. G
The gate electrode 1 is connected to the ND wiring 3 and forms two word lines. The drain electrode 1 is connected to the first layer metal 6, and the bit lines 5a and 5b are made of the second layer metal. By placing all the through holes 14 in the overlapped part of the first layer metal 6 and the second layer metal of the bit line, fi,
The drain electrode of the R, OM cell A is connected to the bit line, and when the word line is selected, the potential of the bit line 5a? L.

Ｗレベルにおと丁。又、ＲＯＭセルセルようにドレイン
接続した１層目のメタル６とビット線の間に、スルーホ
ールを置かないと、ビ、）線５　ｂは、ＲＯＭセルセル
ドレイン電極とは接続されず、ワード線２が選択された
際にも、ビット線５ｂの電位ｈＨ４ｇｈ　レベルに保た
れる。このようにスルホールを設けるか、設けないかに
より、ＲＯＭデータの変更が可能となり、第１図の２層
目のメタルで書き換える場合に比べて、第１図における
ビット線とスルーホールの間隔分だけ、セルサイズを小
さくできる。Almost at W level. Also, if a through hole is not placed between the bit line and the first layer metal 6 whose drain is connected like a ROM cell, the line 5b will not be connected to the ROM cell drain electrode and will be connected to the word line 2. Even when the bit line 5b is selected, the potential of the bit line 5b is maintained at the hH4gh level. In this way, depending on whether or not to provide a through hole, it is possible to change the ROM data, and compared to the case where the data is rewritten using the second layer of metal in Fig. 1, it is possible to change the ROM data by the distance between the bit line and the through hole in Fig. 1. , the cell size can be reduced.

次に、第３図を参照すると本発明の第２の実施例は、Ｎ
２図におけるスルーホール１４の位置をドレイン電極の
ワード線に移したものであり、このような構造にするこ
とによフビット方向のセルサイズが短くて済み、面積的
にも第１図の場合に比べて約３割程度小さくて済む。Next, referring to FIG. 3, a second embodiment of the present invention has N
The position of the through hole 14 in Fig. 2 has been moved to the word line of the drain electrode, and by adopting this structure, the cell size in the fbit direction can be shortened, and the area is also smaller than in the case of Fig. 1. It is about 30% smaller than the previous one.

次にＮ４図を参照すると本発明の第３の実施　５− 例は、第３図におけるｐ　ｏ　１　ｙ　８　＋のワード
線２と平行に１層目のメタル２２ｖｉ？配置し、メモリ
セル数ビット毎にＰｏ　１　ｙＳ　ｉのワードａ２との
コンタクト３２を設けたものであり、このような構造に
することによりワード線の抵抗を減らすことができ、規
模が大きくなった場合に問題となるワード線抵抗による
遅延を少くすることができる。Next, referring to Figure N4, the third embodiment of the present invention 5-example shows the first layer of metal 22vi? parallel to the word line 2 of po1y8+ in Figure 3. A contact 32 with word a2 of Po 1 yS i is provided for every few bits of memory cells. By adopting this structure, the resistance of the word line can be reduced and the scale can be increased. It is possible to reduce delays caused by word line resistance, which can be a problem in some cases.

（６）発明の詳細な説明 本発明は以上説明したように、２層メタル構造をもった
マスクＲＯＭの書き換えをスルーホールで行なうことに
より、２層目のメタルで書き換える場合に比べて、セル
面積を小さくする効果がある。(6) Detailed Description of the Invention As explained above, the present invention enables rewriting of a mask ROM having a two-layer metal structure using through holes, thereby reducing the cell area compared to the case where rewriting is performed using the second layer of metal. It has the effect of reducing the

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、２層目のメタルで書き換える場合のＲ，０Ｍ
セルのバタン例を示す図、第２図は本発明の第１の実施
例を示したバタン図、第３図は本発明の第２の実施例を
示したバタン図、第４図は木　６　− 発明の第３の実施例を示したバタン図である。 Ａ、　Ｂ・・・・・・ＲＯＭセルをなすＭＯＳＦＥＴ、
　１・・・・・・ＲＯＭセルをなすＭＯ８Ｆ’ＥＴ　　
のドレイン電極、２・・・・・ｐｏ　Ｉ　ｙＳｉワード
線、３・・・・・・ＧＮＤ拡散層配線、４・・・・・ス
ルーホール、５ａ、５ｂ・・・・・・ビット線、６・・
・・・ドレイン電極に接続した１層目のメタル、１４・
・・・・・スルーホール、２２・・・・・・１層目のメ
タルのワード線、３２・・・・・・２と２２のコンタク
ト。 榮１図Figure 1 shows R, 0M when rewriting with the second layer of metal.
Figure 2 is a diagram showing an example of a cell slam; Figure 2 is a diagram showing a first embodiment of the present invention; Figure 3 is a diagram showing a second embodiment of the invention; Figure 4 is a diagram showing a tree. - It is a button diagram showing a third embodiment of the invention. A, B... MOSFET forming the ROM cell,
1...MO8F'ET forming a ROM cell
drain electrode, 2... po I ySi word line, 3... GND diffusion layer wiring, 4... through hole, 5a, 5b... bit line, 6・・・
...First layer metal connected to the drain electrode, 14.
...Through hole, 22...First layer metal word line, 32...Contact between 2 and 22. Sakae 1 figure

Claims (1)

【特許請求の範囲】[Claims] ワード線とビット線の交わる位置にＭＯＳＦＥＴを有す
るシリコンゲート開Ｏ８集積回路の読み出し専用メモリ
において、前記ビット線を２層目のメタルで構放し、前
記ワード線をシリコンで構成し、前記ＭＯ８ＦＥＴのソ
ース電極全基準電位に接続し、前記上〜Ｊ（、ｌ５ＦＥ
Ｔのゲート電極全前記ワード線ＶＣ接続し、前記ＭＯ８
ＦＥＴのドレイン電極に接続した１層目のメタルと前記
ビット線の２層目のメタルの間にスルーホールを設ける
ことＶＣより、第１の出力レベルを得、前記スルーホー
ルを設けずにおくことにより、第２の出力レベルを得る
ことを特徴とする読み翳し専用メモリ。　−In a read-only memory of a silicon gate open O8 integrated circuit having a MOSFET at the intersection of a word line and a bit line, the bit line is left open with a second layer of metal, the word line is made of silicon, and the source of the MO8FET is Connect the electrodes to all reference potentials, and
All the gate electrodes of T are connected to the word line VC, and the MO8
A through hole is provided between the first layer metal connected to the drain electrode of the FET and the second layer metal of the bit line. A first output level is obtained from the VC, and the through hole is not provided. A read-only memory characterized by obtaining a second output level by. −