JPS59121858A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59121858A JPS59121858A JP22761482A JP22761482A JPS59121858A JP S59121858 A JPS59121858 A JP S59121858A JP 22761482 A JP22761482 A JP 22761482A JP 22761482 A JP22761482 A JP 22761482A JP S59121858 A JPS59121858 A JP S59121858A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- base
- package
- glass
- vicinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、ガラスで接着封止されるセラミックパッケー
ジを用いる半導体装置に関し、特にパッケージの改良構
造に関する。
ジを用いる半導体装置に関し、特にパッケージの改良構
造に関する。
（２）従来技術と問題点
上記のよう々半導体装置の従来例を第１図から第３図に
示しておる。第１図および第２図は第３図の矢印Ａ方向
へ見たそれぞれパッケージ封止前およびパッケージ封止
後の縦断面図でアシ、第３図は第１図の矢印Ｂ方向へ見
た平面図である。
示しておる。第１図および第２図は第３図の矢印Ａ方向
へ見たそれぞれパッケージ封止前およびパッケージ封止
後の縦断面図でアシ、第３図は第１図の矢印Ｂ方向へ見
た平面図である。
図中、符号１及び２はセラミックパッケージのベース及
びキャップを示し、符号３は半導体集積回路（ＩＣ，Ｌ
ＳＩ）のチップを示し、符号４はリード端子を示す。チ
ップ３はベース１のキャビティ５内に取シ付けられ、リ
ード端子４はベースｌとキャップ２の間に挿入されてワ
イヤ６を介しチップ３に接続される。ベース１およびキ
ャップ２にはそれぞれあらかじめガラス７を溶着し冷却
固化させてあシ、リード端子４をはさむ如くキャップ２
をベースに重ね合わせ、ガラス７を加熱溶融し再び冷却
固化させると、ベース１とキャップ２はリード端子４と
もども接着封止される。
びキャップを示し、符号３は半導体集積回路（ＩＣ，Ｌ
ＳＩ）のチップを示し、符号４はリード端子を示す。チ
ップ３はベース１のキャビティ５内に取シ付けられ、リ
ード端子４はベースｌとキャップ２の間に挿入されてワ
イヤ６を介しチップ３に接続される。ベース１およびキ
ャップ２にはそれぞれあらかじめガラス７を溶着し冷却
固化させてあシ、リード端子４をはさむ如くキャップ２
をベースに重ね合わせ、ガラス７を加熱溶融し再び冷却
固化させると、ベース１とキャップ２はリード端子４と
もども接着封止される。
しかるに従来の構造では、パッケージ封止の際、ガラス
７が溶融したときにリード端子４、（中でも笛３図で左
右両端の長いリード端子）の先端が第２図に示すように
上下に変位しやすく、従ってワイヤ６の断線やたるみが
生じやすいという欠点があった。
７が溶融したときにリード端子４、（中でも笛３図で左
右両端の長いリード端子）の先端が第２図に示すように
上下に変位しやすく、従ってワイヤ６の断線やたるみが
生じやすいという欠点があった。
（３）発明の目的
本発明の目的は上記のような半導体装置における欠点を
解消すること、具体的には接続ワイヤの断線やたるみを
防止するだめのパッケージ改良構造を提供することにあ
る。
解消すること、具体的には接続ワイヤの断線やたるみを
防止するだめのパッケージ改良構造を提供することにあ
る。
（４）発明の構成
本発明は、概略的には、前述のようなセラミックパッケ
ージを用いた半導体装置において、リード端子のワイヤ
接続部近傍を保持する突起部を° パッケージのベース
およびキャップに設けた構成としたものである。
ージを用いた半導体装置において、リード端子のワイヤ
接続部近傍を保持する突起部を° パッケージのベース
およびキャップに設けた構成としたものである。
（５）発明の実施例
以下、本発明の実施例につき図面を参照して詳細に説明
する。
する。
本発明による半導体装置の一実施例を第４図から第６図
に示しである。この半導体装置の基本的構造は第１図か
ら第３図に示す従来例のものと同じであり、同一部品は
同一符号で示しである。
に示しである。この半導体装置の基本的構造は第１図か
ら第３図に示す従来例のものと同じであり、同一部品は
同一符号で示しである。
本発明の特徴は、パッケージのペース１およびキャップ
２にそれぞれ突起部１ａおよび２ａを形成したことにあ
る。突起部１ａは第６図に示すようにキャピテイ５の周
囲に沿って環状に形成され、一方、突起部２ａは第５図
から明らかな如くワイヤ６を逃げるために突起部１ａよ
りも一同シ大きい環状形としである。突起部１ａ、２ａ
の高さは第４図から明らかなようにガラス７の厚さとほ
ぼ同じ寸法（Ｏ１３〜０．５ ｙａｒｎ ）としである
。
２にそれぞれ突起部１ａおよび２ａを形成したことにあ
る。突起部１ａは第６図に示すようにキャピテイ５の周
囲に沿って環状に形成され、一方、突起部２ａは第５図
から明らかな如くワイヤ６を逃げるために突起部１ａよ
りも一同シ大きい環状形としである。突起部１ａ、２ａ
の高さは第４図から明らかなようにガラス７の厚さとほ
ぼ同じ寸法（Ｏ１３〜０．５ ｙａｒｎ ）としである
。
このような構成によれば、第５図に示すようにキャップ
２をペースに重ねたときにリード端子４のワイヤ接続部
近傍が突起部１ａ、２ａ間にはさ捷れる。す々わちガラ
ス７が溶融してもワイヤ接続部近傍は上下変位しないよ
うに保持され、この結果、ワイヤ６の断線やたるみが確
実に防止されることになる。
２をペースに重ねたときにリード端子４のワイヤ接続部
近傍が突起部１ａ、２ａ間にはさ捷れる。す々わちガラ
ス７が溶融してもワイヤ接続部近傍は上下変位しないよ
うに保持され、この結果、ワイヤ６の断線やたるみが確
実に防止されることになる。
（６）発明の効果
以上のように本発明によれは、前述の如きガラス封止セ
ラミックパッケージを用いる半導体装置におけるパッケ
ージ封止時のリード端子接続ワイヤの断線やたるみを確
実に防止することができ、従って製品の歩留りが向上し
て、コスト低減が可能となるなど、その効果は著大であ
る。
ラミックパッケージを用いる半導体装置におけるパッケ
ージ封止時のリード端子接続ワイヤの断線やたるみを確
実に防止することができ、従って製品の歩留りが向上し
て、コスト低減が可能となるなど、その効果は著大であ
る。
第１図から第３図は従来の半導体装置を示すもので第１
図および第２図はそれぞれパッケージ封止前およびパッ
ケージ封止後の第３図矢印Ａ方向へ見た縦断面図、第３
図は第１図矢印Ｂ方向へ見た平面図、第４図から第６図
は本発明による半導体装置をそれぞれ第１図から第３図
と対応させて示す図である。 １・・・ベース、 １ａ・・・突起部、２・・
・キャップ、 ２ａ・・・突起部、３・・・半
導体集積回路チップ、 ４・・・リード端子、 ５・・・キャビティ、
６・・・ワイヤ、 ７・・・ガラス。 第１図 第２図 第３図 １゜
図および第２図はそれぞれパッケージ封止前およびパッ
ケージ封止後の第３図矢印Ａ方向へ見た縦断面図、第３
図は第１図矢印Ｂ方向へ見た平面図、第４図から第６図
は本発明による半導体装置をそれぞれ第１図から第３図
と対応させて示す図である。 １・・・ベース、 １ａ・・・突起部、２・・
・キャップ、 ２ａ・・・突起部、３・・・半
導体集積回路チップ、 ４・・・リード端子、 ５・・・キャビティ、
６・・・ワイヤ、 ７・・・ガラス。 第１図 第２図 第３図 １゜
Claims (1)
- １、 セラミックで作られたベースおよびキャップから
成るパッケージ内に半導体集積回路のチップを収容し、
且つリード端子をベースとキャップ間に挿入してワイヤ
を介しチップに接続し、ベースとキャップをリード端子
ともどもガラスで接着封止してなる半導体装置において
、前記リード端子のワイヤ接続部近傍を保持する突起部
を前記ベースおよびキャップに設けたことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22761482A JPS59121858A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22761482A JPS59121858A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121858A true JPS59121858A (ja) | 1984-07-14 |
| JPH0340950B2 JPH0340950B2 (ja) | 1991-06-20 |
Family
ID=16863691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22761482A Granted JPS59121858A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121858A (ja) |
-
1982
- 1982-12-28 JP JP22761482A patent/JPS59121858A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340950B2 (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
| JPH041503B2 (ja) | ||
| JPS59138339A (ja) | 半導体装置 | |
| JPS5992556A (ja) | 半導体装置 | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| JPS59121858A (ja) | 半導体装置 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPS63232342A (ja) | 半導体装置 | |
| JPS5949695B2 (ja) | ガラス封止半導体装置の製法 | |
| JP3953746B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPS62298146A (ja) | 電子装置 | |
| JPH0582586A (ja) | 半導体装置及びその製造方法 | |
| JPS6333851A (ja) | Ｉｃパツケ−ジ | |
| JPH0199245A (ja) | Ｉｃパッケージ | |
| KR100431315B1 (ko) | 반도체패키지및그제조방법 | |
| JPH1012796A (ja) | 半導体装置 | |
| JPS6221254A (ja) | 電子装置 | |
| JPH01124227A (ja) | 半導体装置 | |
| JPH02106950A (ja) | リードレスチップキャリア | |
| KR0156105B1 (ko) | 반도체 칩과 리드프레임의 연결 방법 | |
| JPS5891647A (ja) | 半導体装置 | |
| JPH02268459A (ja) | 半導体パッケージ | |
| JPS59228739A (ja) | 半導体装置 | |
| JPS62147752A (ja) | 半導体装置 | |
| JP2000012770A (ja) | 半導体装置およびその製造方法 |