JPS59119917A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS59119917A JPS59119917A JP57226965A JP22696582A JPS59119917A JP S59119917 A JPS59119917 A JP S59119917A JP 57226965 A JP57226965 A JP 57226965A JP 22696582 A JP22696582 A JP 22696582A JP S59119917 A JPS59119917 A JP S59119917A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- flip
- gate
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本梵明はゲートアレイ用テスト容易化回路としてR適な
論理回路に関する。
論理回路に関する。
[発明の技術的背景とその問題点コ
LSIの短期間開発を実現する手段としてゲートアレイ
が普及している。このゲートアレイの出現で手軽にLS
Iがつくれるようになり、2〜3ケ月の短期間でオリジ
ナルな論理LSIが作れると共に、2000〜3000
個の数量がまとまると経済的なメリットさえ生まれる。
が普及している。このゲートアレイの出現で手軽にLS
Iがつくれるようになり、2〜3ケ月の短期間でオリジ
ナルな論理LSIが作れると共に、2000〜3000
個の数量がまとまると経済的なメリットさえ生まれる。
即ち、多品種少量生産の傾向を強めるランダムLSIの
設計にはこのゲートアレイが最適なものとなっている。
設計にはこのゲートアレイが最適なものとなっている。
ゲートアレイは2人力NANDの如き均一のセルをアレ
イ上に配置し、メタル配線層を未処置のままとしたもの
であり、マスター1クエハに対しメタル配線を施すだけ
で所望の論理LSIに変身させようとする半製品LSI
(セミカスタムLSI>である。従って基本となるセル
の配置はダイ(ペレット)上固定であるから目的に応じ
た配線層えやトランジスタ寸法の変更は行えない。従っ
て、基本となるセルのこのゲートアレイイ法は、フルカ
スタムLSIに比べればトランジスタ配置と相η結線に
関し、若干融通がきかない。また、タイ内の配線長もJ
3のずと長くなってしまう。
イ上に配置し、メタル配線層を未処置のままとしたもの
であり、マスター1クエハに対しメタル配線を施すだけ
で所望の論理LSIに変身させようとする半製品LSI
(セミカスタムLSI>である。従って基本となるセル
の配置はダイ(ペレット)上固定であるから目的に応じ
た配線層えやトランジスタ寸法の変更は行えない。従っ
て、基本となるセルのこのゲートアレイイ法は、フルカ
スタムLSIに比べればトランジスタ配置と相η結線に
関し、若干融通がきかない。また、タイ内の配線長もJ
3のずと長くなってしまう。
ゲートアレイは製品化に要づる期間も短かく、且つ、カ
スタムLSIに比べてコストも格段と低価格となるから
、いきおいバーツナライズされるものの種類が多い。従
って個々のパーソナルパターン毎に一アス1〜データを
用意しな(プればならず、その種類も多い。しかしなが
らパーソナルパターンfOにこのデス1〜データを設計
者が考え出していたのでは負担も大きく、且つデータと
して不完全である等の危険度が高くなる。
スタムLSIに比べてコストも格段と低価格となるから
、いきおいバーツナライズされるものの種類が多い。従
って個々のパーソナルパターン毎に一アス1〜データを
用意しな(プればならず、その種類も多い。しかしなが
らパーソナルパターンfOにこのデス1〜データを設計
者が考え出していたのでは負担も大きく、且つデータと
して不完全である等の危険度が高くなる。
そこでゲートアレイ向きのテスト容易化回路を用意覆る
必要がある。
必要がある。
+81でtは外部端子を通じてでないとテストパターン
を印加したり内部状態をみることができない。
を印加したり内部状態をみることができない。
そのため回路の大規模化に伴い、テストがますまり面倒
なものになってきている。そこでテストを容易に行うた
め何等かの回路をチップ内に(=Jけ加えようとづる動
きが目立ってきた。
なものになってきている。そこでテストを容易に行うた
め何等かの回路をチップ内に(=Jけ加えようとづる動
きが目立ってきた。
シカるに、テスト容易化回路としてはLSSD(L e
vcl 3 ensitive S can [
) esign )の名で知られているような、ダイの
各フリップフロップの出力をテストモード時に限り、次
のフリップフロップへシフトレジスタ接続する方法が一
般化されている。
vcl 3 ensitive S can [
) esign )の名で知られているような、ダイの
各フリップフロップの出力をテストモード時に限り、次
のフリップフロップへシフトレジスタ接続する方法が一
般化されている。
しかしながら、この方法をゲートアレイに適用すると、
フリップフロップをシフトレジスタに仕立てるための付
加回路とシフトレジスタ間の接続ラインが必要となるか
ら、そうでなくともカスタムLSIに比べて配線や集積
度で不利なゲートアレイ手法がまずます不利になってし
まう。
フリップフロップをシフトレジスタに仕立てるための付
加回路とシフトレジスタ間の接続ラインが必要となるか
ら、そうでなくともカスタムLSIに比べて配線や集積
度で不利なゲートアレイ手法がまずます不利になってし
まう。
そこでより簡便で且つゲートアレイに最も適したテスト
容易化回路の出現が望まれる。
容易化回路の出現が望まれる。
[発明の目的]
本発明は上記要望に基いてなされたものであり、ゲート
アレイを用いるときそのゲートアレイ内の回路に対し、
はぼ機械的にそのパーソナルパターン向きのテストデー
タを生成可能なテスト容易化回路を与える。また、その
回路を用いるとゲートアレイ内に増加する余分な配線や
イ」加ゲートが最小限に押さえられ、口つマスターウェ
ハのパターンを特別なしのとせずに済ませられるものを
考える。そのゲートアレイが可能となった結果、電子i
1− n Iff論理の大半を本ゲートアレイにより実
現し、二1ス1への低減と消¥I電力の低減、更には]
ンパクi〜化をはかった論理回路を提供することを目的
とづる。
アレイを用いるときそのゲートアレイ内の回路に対し、
はぼ機械的にそのパーソナルパターン向きのテストデー
タを生成可能なテスト容易化回路を与える。また、その
回路を用いるとゲートアレイ内に増加する余分な配線や
イ」加ゲートが最小限に押さえられ、口つマスターウェ
ハのパターンを特別なしのとせずに済ませられるものを
考える。そのゲートアレイが可能となった結果、電子i
1− n Iff論理の大半を本ゲートアレイにより実
現し、二1ス1への低減と消¥I電力の低減、更には]
ンパクi〜化をはかった論理回路を提供することを目的
とづる。
[発明の概要]
出力に19られる論理関数が入力変数の組合わせで一義
的に決まる論理回路を組合せ論理回路といい、一方、フ
リップフロップの如く該フリップフロップを構成する、
あるゲート出力が他のゲートの入力へ戻され(以下、た
づぎ掛り配線部ど称り゛る)、出力から入力側へ帰還ル
ープが存在りる論理回路は、入力の時間的順序が論理の
進行に影響することから順序回路と称されている。
的に決まる論理回路を組合せ論理回路といい、一方、フ
リップフロップの如く該フリップフロップを構成する、
あるゲート出力が他のゲートの入力へ戻され(以下、た
づぎ掛り配線部ど称り゛る)、出力から入力側へ帰還ル
ープが存在りる論理回路は、入力の時間的順序が論理の
進行に影響することから順序回路と称されている。
ところで、テストデータは組合せ回路に対し、比較的容
易に機械的生成が可能である。一方、順序回路に対して
はその数(デス1〜データ)が急激に増加することから
、一般的に自動生成は不可能である。
易に機械的生成が可能である。一方、順序回路に対して
はその数(デス1〜データ)が急激に増加することから
、一般的に自動生成は不可能である。
そこで、ゲートアレイ用テスト容易化回路どして、フリ
ップ70ツブのたすき掛は部配線をテスト時のみ切tI
lllせる構造とづ−る。本構造をとればフリップフロ
ップは単なるインバータあるいはN。
ップ70ツブのたすき掛は部配線をテスト時のみ切tI
lllせる構造とづ−る。本構造をとればフリップフロ
ップは単なるインバータあるいはN。
R回路等の組合せ回路と化づ。従って、この状態にあれ
ば、ゲートアレイダイ内には組合ぜ回路のみが存在する
こととなり、その回路に対づるストデータの自動生成が
行なえる。
ば、ゲートアレイダイ内には組合ぜ回路のみが存在する
こととなり、その回路に対づるストデータの自動生成が
行なえる。
[発明の実施例]
以下、本発明につき、図面を参照して詳細に説明する。
上述した様に、本発明はグー1−アレイ用テス1へ容易
化回路としてフリップフロップのたすき掛は配線部をテ
スト時のみ切離せる構造としたことに特徴を有する。
化回路としてフリップフロップのたすき掛は配線部をテ
スト時のみ切離せる構造としたことに特徴を有する。
フリップフロップ内のパたすぎ掛1ノ配線部″の切離し
には、トランスファゲートを用いる方法とANDゲート
を用いる方法を採用した。
には、トランスファゲートを用いる方法とANDゲート
を用いる方法を採用した。
第1図〜第3図にトランスフアゲ−1〜を、第4図にA
NDグー1〜を用いた実施例を示す。
NDグー1〜を用いた実施例を示す。
第1図〜第4図に示された実施例はいずれも本発明が実
現されるテスト容易化の為のフリップフL1ツブ回路図
である。
現されるテスト容易化の為のフリップフL1ツブ回路図
である。
ノリツブフロップ11は2つのNORゲート 111・
112のそれぞれの出力を互いに他のNORゲート11
2 ・111の入ノJに゛たずき掛(プ″に接続し、帰
還ループを形成しでおり、2つの安定点を持つ。
112のそれぞれの出力を互いに他のNORゲート11
2 ・111の入ノJに゛たずき掛(プ″に接続し、帰
還ループを形成しでおり、2つの安定点を持つ。
イの一方の出)J@Qで、他方をυで表わし、入力をS
、[文で表わす。
、[文で表わす。
第1図の実施例で特徴的なことは、テス1へ信号ライン
12を1本新設(テストビンTの新設)し、フリップフ
ロップ11の″たづき掛(プ配線″部にスイッチ〈トラ
ンスファグ−ト)を2個挿入しIζことにある。本実施
例では、テスト信号ライン12(T)がOFFになると
トランスファゲート13・14の作用により、ノリツブ
フロップ11の′た1ぎj1ト(ブ配線″部の接続が切
れ、その結果、フリップフロップ11はインバータと化
J。即ち、入力Sは出力Q、入力Rは出力Φとなってメ
モリ機能がなくなる。
12を1本新設(テストビンTの新設)し、フリップフ
ロップ11の″たづき掛(プ配線″部にスイッチ〈トラ
ンスファグ−ト)を2個挿入しIζことにある。本実施
例では、テスト信号ライン12(T)がOFFになると
トランスファゲート13・14の作用により、ノリツブ
フロップ11の′た1ぎj1ト(ブ配線″部の接続が切
れ、その結果、フリップフロップ11はインバータと化
J。即ち、入力Sは出力Q、入力Rは出力Φとなってメ
モリ機能がなくなる。
第2図に示した実施例は、フリップフ[1ツブ11の“
′たすぎ掛り配線部の片方にのみトランスファゲート1
2を挿入したもので、5−)Qのパスはインバータ、R
→SのパスはNORゲートとして作用づる。
′たすぎ掛り配線部の片方にのみトランスファゲート1
2を挿入したもので、5−)Qのパスはインバータ、R
→SのパスはNORゲートとして作用づる。
第3図に示した実施例はテストビンを複数本用意したも
のである。テストビンが2本存在づる場合には切るライ
ン(゛たづき掛G)部″)を下記表の如く選択すること
ができる。
のである。テストビンが2本存在づる場合には切るライ
ン(゛たづき掛G)部″)を下記表の如く選択すること
ができる。
(表)
従って、この方法であれば、ノリツブフロップの全ての
結線とゲートの動作を確実に確認できる。
結線とゲートの動作を確実に確認できる。
つまり、テスト段階にあっては上記2〜4の場合を順次
実施することにより、組み合わせ回路としてノリツブフ
ロップを完全にlス1へできる。
実施することにより、組み合わせ回路としてノリツブフ
ロップを完全にlス1へできる。
第4′図はスイッチとしてアンドグー1〜41・42を
用いた¥施例である。
用いた¥施例である。
この場合、グー1〜アレイ内にトランスファグー1〜の
様な特別なセルを設()る必要がなく全て共通の1人力
NANDセルのみで目的の機能が果せる。
様な特別なセルを設()る必要がなく全て共通の1人力
NANDセルのみで目的の機能が果せる。
第5図は、第1図に示した論理図を0MO3で構成した
場合のゲートアレイである。
場合のゲートアレイである。
第6図は、第5図に示した0M08回路をゲートアレイ
上の2人力N A N D セルとトランスフアゲ−l
−1,;ルとを引合わせて実現したちのである。
上の2人力N A N D セルとトランスフアゲ−l
−1,;ルとを引合わせて実現したちのである。
図中61は2人ノJ N A N D セルを、62は
トランスファグー1−ヒルを示づ。
トランスファグー1−ヒルを示づ。
この回路方式の場合、各フリップフロップはメモリ機能
を持つ(いることのテス(〜は行なえなくなる。しかし
、フリップフロップを構成するグー1〜やパスの機能及
び結線を組合せ回路として評価づることはできる。もし
、テスト信号を何本かに分りで使えるなら、どうしても
フリップフロップとしての機能を確認したいフリップフ
ロップの直前までのフリップフロップを組合せ回路とし
て評価し、該フリップフロップはそのままメモリとし゛
C機能ざぜることもできる。
を持つ(いることのテス(〜は行なえなくなる。しかし
、フリップフロップを構成するグー1〜やパスの機能及
び結線を組合せ回路として評価づることはできる。もし
、テスト信号を何本かに分りで使えるなら、どうしても
フリップフロップとしての機能を確認したいフリップフ
ロップの直前までのフリップフロップを組合せ回路とし
て評価し、該フリップフロップはそのままメモリとし゛
C機能ざぜることもできる。
[発明の効果1
以上説明の如く、本発明によりグー1〜アレイのテスト
は容易に行えるようになり、パーソナルパターン数が増
え−(もイのためのテスト生成労ツノがさほど大きなも
のとはならない。このことにより、ゲートアレイを用い
るとさ、そのゲートアレイに対して機械的にそのパーソ
ナルパターン向きのデス1〜ア゛−夕を生成可能なテス
ト容易化回路を提供することができる。また、本回路に
よればゲートアレイ内に増加する余分な配線や付加グー
1へか最小限に押さえられ、且つマスターウェハのパタ
ーンを特別なものとせずに済ませられる。その結果、電
子計算機の論理の大半をグー1〜アレイで作りあげるこ
とが可能となる。
は容易に行えるようになり、パーソナルパターン数が増
え−(もイのためのテスト生成労ツノがさほど大きなも
のとはならない。このことにより、ゲートアレイを用い
るとさ、そのゲートアレイに対して機械的にそのパーソ
ナルパターン向きのデス1〜ア゛−夕を生成可能なテス
ト容易化回路を提供することができる。また、本回路に
よればゲートアレイ内に増加する余分な配線や付加グー
1へか最小限に押さえられ、且つマスターウェハのパタ
ーンを特別なものとせずに済ませられる。その結果、電
子計算機の論理の大半をグー1〜アレイで作りあげるこ
とが可能となる。
第1図〜第4図は本発明の実施例を示づ論理回路図、第
5図は第1図に示した論理回路をCMOS回路で構成し
た場合のグー1ヘアレイを示1図、第6図は第5図に示
した0M08回路をゲートアレイマスタ上に配線を施し
た実施例である。 11・・・・・・ノリツブフロップ 111・ 112・・・・・・NORゲート13・14
・・・・・・1〜ランスフアゲート41・42・・・・
・・アンドゲート 51・・・・・・2人力NANDセル 52・・・・・・トランスファゲートセル(7317)
代理人弁理士 則近憲佑 ほか1名第1図 第 3 図 第 2 図 第 4 図 第 5 図 第 6 図 8
5図は第1図に示した論理回路をCMOS回路で構成し
た場合のグー1ヘアレイを示1図、第6図は第5図に示
した0M08回路をゲートアレイマスタ上に配線を施し
た実施例である。 11・・・・・・ノリツブフロップ 111・ 112・・・・・・NORゲート13・14
・・・・・・1〜ランスフアゲート41・42・・・・
・・アンドゲート 51・・・・・・2人力NANDセル 52・・・・・・トランスファゲートセル(7317)
代理人弁理士 則近憲佑 ほか1名第1図 第 3 図 第 2 図 第 4 図 第 5 図 第 6 図 8
Claims (2)
- (1)デス1〜モード時、フリップフロップ回路内の結
線の少なくとも1箇所を断状態とすることをY1シ、フ
リップフロップを組合せ回路として機能させ、評価する
ことを特徴とする論理回路。 - (2)上記論理回路をグー1〜アレイ用のテスト容易化
回路として適用し、ゲートアレイのパーソナルパターン
評価用テストデータの生成を機械的に行なわせしめるこ
とを特徴とする特許請求の範囲第1項記載の論理回路。 く3)上記グー1〜アレイを電子計輝機の論理に適用づ
ることを特徴とする特許請求の範囲第1項記載の論理回
路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57226965A JPS59119917A (ja) | 1982-12-27 | 1982-12-27 | 論理回路 |
US06/888,273 US4728823A (en) | 1982-12-27 | 1986-07-22 | Logic circuit testable as an inverter pair and operable as a flip-flop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57226965A JPS59119917A (ja) | 1982-12-27 | 1982-12-27 | 論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59119917A true JPS59119917A (ja) | 1984-07-11 |
Family
ID=16853390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57226965A Pending JPS59119917A (ja) | 1982-12-27 | 1982-12-27 | 論理回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4728823A (ja) |
JP (1) | JPS59119917A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61212915A (ja) * | 1985-03-18 | 1986-09-20 | Hitachi Ltd | 2相クロツク発生回路 |
JPS62295508A (ja) * | 1986-06-16 | 1987-12-22 | Sony Corp | フリツプフロツプ回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0273082B1 (en) * | 1986-12-30 | 1992-03-18 | International Business Machines Corporation | A new latch cell family in cmos technology gate array |
JPH03219717A (ja) * | 1989-11-15 | 1991-09-27 | Nec Corp | 同期型rsフリップフロップ回路 |
US5023486A (en) * | 1990-03-30 | 1991-06-11 | Atmel Corporation | Logic output control circuit for a latch |
US5304874A (en) * | 1991-05-31 | 1994-04-19 | Thunderbird Technologies, Inc. | Differential latching inverter and random access memory using same |
US5760627A (en) * | 1996-03-12 | 1998-06-02 | International Business Machines Corporation | Low power CMOS latch |
KR100366627B1 (ko) * | 2000-08-23 | 2003-01-09 | 삼성전자 주식회사 | Dtc 기반 플립플럽 회로 및 비교기 |
EP1865601A1 (en) * | 2006-06-08 | 2007-12-12 | STMicroelectronics S.r.l. | Asynchronous RS flip-flop having a test mode |
JP2012138793A (ja) * | 2010-12-27 | 2012-07-19 | Advantest Corp | Srフリップフロップならびにそれを用いた試験装置 |
KR102457155B1 (ko) * | 2015-11-09 | 2022-10-20 | 에스케이하이닉스 주식회사 | 래치 회로, 그 래치 기반의 이중 데이터 레이트 디코딩 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4911051A (ja) * | 1972-05-25 | 1974-01-31 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3460098A (en) * | 1967-03-15 | 1969-08-05 | Sperry Rand Corp | Non-synchronous design for digital device control |
US3761695A (en) * | 1972-10-16 | 1973-09-25 | Ibm | Method of level sensitive testing a functional logic system |
US3943378A (en) * | 1974-08-01 | 1976-03-09 | Motorola, Inc. | CMOS synchronous binary counter |
US4071902A (en) * | 1976-06-30 | 1978-01-31 | International Business Machines Corporation | Reduced overhead for clock testing in a level system scan design (LSSD) system |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4477738A (en) * | 1982-06-14 | 1984-10-16 | Ibm Corporation | LSSD Compatible clock driver |
US4513418A (en) * | 1982-11-08 | 1985-04-23 | International Business Machines Corporation | Simultaneous self-testing system |
-
1982
- 1982-12-27 JP JP57226965A patent/JPS59119917A/ja active Pending
-
1986
- 1986-07-22 US US06/888,273 patent/US4728823A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4911051A (ja) * | 1972-05-25 | 1974-01-31 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61212915A (ja) * | 1985-03-18 | 1986-09-20 | Hitachi Ltd | 2相クロツク発生回路 |
JPS62295508A (ja) * | 1986-06-16 | 1987-12-22 | Sony Corp | フリツプフロツプ回路 |
Also Published As
Publication number | Publication date |
---|---|
US4728823A (en) | 1988-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2735034B2 (ja) | クロック信号分配回路 | |
US5003204A (en) | Edge triggered D-type flip-flop scan latch cell with recirculation capability | |
US7919981B2 (en) | Integrated circuit design based on scan design technology | |
US4575674A (en) | Macrocell array having real time diagnostics | |
JPS59119917A (ja) | 論理回路 | |
US5663889A (en) | Apparatus for computing delay time of integrated circuit | |
US7024605B2 (en) | Flip-flop and scan path circuit | |
US6990642B2 (en) | Design method for integrated circuit having scan function | |
US6529033B1 (en) | Area efficient clock inverting circuit for design for testability | |
US20020157074A1 (en) | Method for layout design and timing adjustment of logically designed integrated circuit | |
JPS59119443A (ja) | 論理回路 | |
KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
Lu et al. | High level fault modeling of asynchronous circuits | |
JPH03175720A (ja) | 半導体集積回路 | |
JP2774396B2 (ja) | データ生成装置 | |
JPS6327735B2 (ja) | ||
JPH11125662A (ja) | 半導体集積回路及びフルスキャン実行方法 | |
JPS63134970A (ja) | スキャンテスト回路生成装置 | |
Dehkordi | Design for packagability: The impact of bonding and interconnect technologies on the performance of VLSI dies | |
JPH05256919A (ja) | 半導体記憶装置 | |
JP2957436B2 (ja) | ゲートアレイ | |
JPH11289322A (ja) | 半導体集積回路装置および電子装置 | |
Mitra | VLSI implementation of a high speed systolic finite field constant multiplier | |
JPS62212582A (ja) | 半導体集積回路 | |
JPH04345051A (ja) | セミカスタム集積回路におけるマクロセル形成方法 |