JPS59107800U - コンピユ−タシステムの機能チエツク装置 - Google Patents
コンピユ−タシステムの機能チエツク装置Info
- Publication number
- JPS59107800U JPS59107800U JP56683U JP56683U JPS59107800U JP S59107800 U JPS59107800 U JP S59107800U JP 56683 U JP56683 U JP 56683U JP 56683 U JP56683 U JP 56683U JP S59107800 U JPS59107800 U JP S59107800U
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- dma
- check device
- data
- system function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の機能チェック装置を示す構成図、第２図
は本考案の全体構成図、第３図は第２図における機能チ
ェック装置の一実施例を示す要部ブロック図である。 １・・・・・・ｃｐｕ、 ２・・・・・・メモリ、４・
・・・・・共通バス、７・・・・・・機能チェック装置
、８・・・・・・転送要求部、９・・・・・・異常チェ
ック部、１０・・・・・・アドレスデータ発生部、１１
・・・・・・データ発生部、１２・・・・・・データチ
ェック部、１３・・・・・・異常表示部。
は本考案の全体構成図、第３図は第２図における機能チ
ェック装置の一実施例を示す要部ブロック図である。 １・・・・・・ｃｐｕ、 ２・・・・・・メモリ、４・
・・・・・共通バス、７・・・・・・機能チェック装置
、８・・・・・・転送要求部、９・・・・・・異常チェ
ック部、１０・・・・・・アドレスデータ発生部、１１
・・・・・・データ発生部、１２・・・・・・データチ
ェック部、１３・・・・・・異常表示部。
Claims (1)
- コンピュータシステムの共通バスに結合され、該コンピ
ュータシステムのＣＰＵへのＤＭＡ要：［−設定される
頻度で行ないＤＭＡ動作の可否チェック及びＤＭＡ許可
信号が与えられる毎にメモリに対して設定されるメモリ
アドレスデータと書込みデータを発生又はメモリアドレ
スデータ発生と該メモリからの読出しデータの正誤チェ
ック手段を持つＤＭＡ動作を行なうＤＭＡコントローラ
を備えたことを特徴とするコンピュータシステムの機能
チェック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56683U JPS59107800U (ja) | 1983-01-07 | 1983-01-07 | コンピユ−タシステムの機能チエツク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56683U JPS59107800U (ja) | 1983-01-07 | 1983-01-07 | コンピユ−タシステムの機能チエツク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59107800U true JPS59107800U (ja) | 1984-07-20 |
Family
ID=30132316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56683U Pending JPS59107800U (ja) | 1983-01-07 | 1983-01-07 | コンピユ−タシステムの機能チエツク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107800U (ja) |
-
1983
- 1983-01-07 JP JP56683U patent/JPS59107800U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59107800U (ja) | コンピユ−タシステムの機能チエツク装置 | |
| JPS6116652U (ja) | メモリデ−タ表示試験器 | |
| JPS58147050U (ja) | 情報処理装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS6071956U (ja) | バ−ジヨンチエツク機能を有するマルチｃｐｕシステム | |
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPS6034644U (ja) | 電子装置 | |
| JPS58118599U (ja) | 記憶装置 | |
| JPS60135939U (ja) | 処理装置の暴走検出回路 | |
| JPS61655U (ja) | 情報処理装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS59108942U (ja) | コンピユ−タシステムの自己診断装置 | |
| JPS6124900U (ja) | 選択回路 | |
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS59121799U (ja) | メモリ装置 | |
| JPS59182756U (ja) | マイクロコンピユ−タ | |
| JPS5953443U (ja) | デ−タ転送装置 | |
| JPS59138928U (ja) | プロセス出力回路 | |
| JPS60100850U (ja) | メモリアドレス指定回路 | |
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPS60100849U (ja) | デ−タ処理装置のチエツク回路 | |
| JPS59134838U (ja) | メモリアクセス記録装置 | |
| JPS59100346U (ja) | マイクロプログラム動作記憶装置 | |
| JPS6020655U (ja) | 非同期バス結合方式コンピユ−タシステムの異常監視装置 |