JPS59104732A - 再生装置 - Google Patents
再生装置Info
- Publication number
- JPS59104732A JPS59104732A JP21502682A JP21502682A JPS59104732A JP S59104732 A JPS59104732 A JP S59104732A JP 21502682 A JP21502682 A JP 21502682A JP 21502682 A JP21502682 A JP 21502682A JP S59104732 A JPS59104732 A JP S59104732A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- supplied
- nand circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光学式のコンパクトディスクプレーヤ等の再
生装置に関する。
生装置に関する。
庁景技術とその問題点
例えば光学式のコンパクトディスクにおいては、誤り訂
正やドロップアウトの補正のために冗長ビットの挿入や
信号の並べ換えが行われ°ζいる。そこで再生時におい
て、再生された信号を一旦メモリに吉込み、上述の信号
処理を行った後続出して出力を取り出すようにされてい
る。
正やドロップアウトの補正のために冗長ビットの挿入や
信号の並べ換えが行われ°ζいる。そこで再生時におい
て、再生された信号を一旦メモリに吉込み、上述の信号
処理を行った後続出して出力を取り出すようにされてい
る。
すなわち第1図においζ、入力端子(101)に供給さ
れた再生信号が書込制御回II!8(102)を通じて
信号処理回路(103)に供給され、ランダムアクセス
メモリ (RAM)(104)にで1込まれる。
れた再生信号が書込制御回II!8(102)を通じて
信号処理回路(103)に供給され、ランダムアクセス
メモリ (RAM)(104)にで1込まれる。
また入力端子(101)からの信号がPLL回路(10
5)に供給されて同期信号が検出され、この同期信号が
分周回路(106)を通じ”ζ書込制御回路(102)
にイハ給される。これによっ゛C再生信号は、再生信号
中の同期信号に従っ°ζI’?AM (104)に書込
まれる。
5)に供給されて同期信号が検出され、この同期信号が
分周回路(106)を通じ”ζ書込制御回路(102)
にイハ給される。これによっ゛C再生信号は、再生信号
中の同期信号に従っ°ζI’?AM (104)に書込
まれる。
そしてこのRAM(104)と信号処理回路(103)
とで上述の信号処理が行われる。この処理された信号が
続出制御回路(107)を通じ゛ζ続出される。
とで上述の信号処理が行われる。この処理された信号が
続出制御回路(107)を通じ゛ζ続出される。
さらに水晶振動子(10B)を含む基準発振器(10り
)からのクロック信号が分周回路(110)を通して続
出制御回路(107)に供給される。これによって信号
は、発振器(109)からのクロック信号に従って読出
される。この続出された信号がミューティング回1/8
(111)をjfflじて出力端子(112)に取り出
される。
)からのクロック信号が分周回路(110)を通して続
出制御回路(107)に供給される。これによって信号
は、発振器(109)からのクロック信号に従って読出
される。この続出された信号がミューティング回1/8
(111)をjfflじて出力端子(112)に取り出
される。
このようにして再生が行われる。ここで信号の読出しは
発振器(109)からのクロック信号に従っζ行われる
ので、位相変動等のない極めて良好な再生を行うことが
できる。
発振器(109)からのクロック信号に従っζ行われる
ので、位相変動等のない極めて良好な再生を行うことが
できる。
ところがごの装置においζ、外部がらの振動などによっ
てディスクの回転にむら等が生じると、再生信号の周波
数が変動する。その場合に、上述のように再生信号中の
同期信号に従って書込みを行い、発振器(109)から
のクロック信号に従って読出しを行っていると、例えば
再生信号の周波数が上昇した場合には、所定時間に供給
される信号の数が増加してRAM(104)がオーバー
フローし、信号の一部が欠落してしまう。また再生信号
の周波数が低下した場合には、所定時間に供給される信
号の数が減少し、読出し時に無信号の部分が読出されて
クリックノイズ等が発生するおそれがある。
てディスクの回転にむら等が生じると、再生信号の周波
数が変動する。その場合に、上述のように再生信号中の
同期信号に従って書込みを行い、発振器(109)から
のクロック信号に従って読出しを行っていると、例えば
再生信号の周波数が上昇した場合には、所定時間に供給
される信号の数が増加してRAM(104)がオーバー
フローし、信号の一部が欠落してしまう。また再生信号
の周波数が低下した場合には、所定時間に供給される信
号の数が減少し、読出し時に無信号の部分が読出されて
クリックノイズ等が発生するおそれがある。
そこで」二連の装置におい°ζは、ミューティング回路
(111)を設けて、ノイズが発生ずる状況でステレオ
装置のような振動の多い場所で使用する場合には頻繁に
信号が遮断されて良好な再生が行えなくなってしまうお
それがあった。
(111)を設けて、ノイズが発生ずる状況でステレオ
装置のような振動の多い場所で使用する場合には頻繁に
信号が遮断されて良好な再生が行えなくなってしまうお
それがあった。
発明の目的
本発明はこのような点にかんがみ、簡単な構成で、振動
の多いような場所でも良好な再、生がjjわれるように
するものである。
の多いような場所でも良好な再、生がjjわれるように
するものである。
発明の4既要
本発明は、41G生信号に関連した第1のクロック信号
にて上記再生信号をメモリに着込み、発振器からの第2
のクロックイ言号にζ」−記メモリを読出すようにした
再生装置において、記録媒体の速度変動を検出し、この
変動が所定以上になったとき、上記読出しを上記第1の
クロック信号に′ζ行うようにした再生装置であって、
これによれは簡fliな構成で、振動の多いような場υ
「でも良好な41i、4を行うことができる。
にて上記再生信号をメモリに着込み、発振器からの第2
のクロックイ言号にζ」−記メモリを読出すようにした
再生装置において、記録媒体の速度変動を検出し、この
変動が所定以上になったとき、上記読出しを上記第1の
クロック信号に′ζ行うようにした再生装置であって、
これによれは簡fliな構成で、振動の多いような場υ
「でも良好な41i、4を行うことができる。
実施例
第2図において、分周回路(111))からの信号がス
イッチ(113)の一方の固定接点を通じて読出制御回
路(107)に供給されると共に、分周回路(106)
からの信号がスイッチ(113)の他方の固定接点に供
給される。そして上述のディスクの回転むら等が生じた
場合に、スイッチ(113)が一方の固定接点から他方
の固定接点に切換られる。
イッチ(113)の一方の固定接点を通じて読出制御回
路(107)に供給されると共に、分周回路(106)
からの信号がスイッチ(113)の他方の固定接点に供
給される。そして上述のディスクの回転むら等が生じた
場合に、スイッチ(113)が一方の固定接点から他方
の固定接点に切換られる。
従っ′(この装置において、ディスクの回転むら等が生
じると、再生信号中の同期信号に従っ′ζ読出しが行わ
れるので、書込と続出のタイミングが雷に一致し、上述
のオーバーフローによる信号の欠落や、無信号部分を続
出してクリックノイズ等が発生ずるおそれがない。
じると、再生信号中の同期信号に従っ′ζ読出しが行わ
れるので、書込と続出のタイミングが雷に一致し、上述
のオーバーフローによる信号の欠落や、無信号部分を続
出してクリックノイズ等が発生ずるおそれがない。
こうして再生が行われるわけであるが、この装置によれ
ばディスクの回転むら等による信号の欠落やクリックノ
イズの発生のおそれがなく、また信号の遮断もおこなわ
れないので、當に良好な再生を行うことができる。
ばディスクの回転むら等による信号の欠落やクリックノ
イズの発生のおそれがなく、また信号の遮断もおこなわ
れないので、當に良好な再生を行うことができる。
なおこの場合に、再生信号中の同期信号に従って読出し
を行うと、ディスクの回転むら等による信号の位相変動
を生じるが、その9はわずかであり、」−述のよ・)な
信号の遮ty【よりはよい。またさらに人’17tlに
ずれたときには、ミューティング回路(111)にてそ
のときのみ信号の遮10Cを行うようにし°Cもよい。
を行うと、ディスクの回転むら等による信号の位相変動
を生じるが、その9はわずかであり、」−述のよ・)な
信号の遮ty【よりはよい。またさらに人’17tlに
ずれたときには、ミューティング回路(111)にてそ
のときのみ信号の遮10Cを行うようにし°Cもよい。
ところで上述のスイッチ(113)の切換信号は、装置
のサーボ系から得ることができる。
のサーボ系から得ることができる。
例えば光学工(のコンパクトディスクの再生においては
、ピックアップの);−カス、トラ・ノキング、ディス
クの回転等の種々のサーボが行われている。その内の例
えばディスクの回転サーボは次のように行われる。すな
わち光学式のコンバク1−ディスクにおいζは信号はデ
ィスクの内周から夕(周に向って螺旋状に線速一定で記
録されている。
、ピックアップの);−カス、トラ・ノキング、ディス
クの回転等の種々のサーボが行われている。その内の例
えばディスクの回転サーボは次のように行われる。すな
わち光学式のコンバク1−ディスクにおいζは信号はデ
ィスクの内周から夕(周に向って螺旋状に線速一定で記
録されている。
従ってこのようなディスクを再生ずる場合においても、
記録時と同じ線速一定となるようにディスクの回転にサ
ーボを11)ける必要がある。
記録時と同じ線速一定となるようにディスクの回転にサ
ーボを11)ける必要がある。
一方コンパクトディスクの記録においては、いわゆるラ
ンレングスリミテッド方式のコード化が行われ、例えば
“0”の連続する数の最小と1伎人が定められている。
ンレングスリミテッド方式のコード化が行われ、例えば
“0”の連続する数の最小と1伎人が定められている。
また0″が最大数(例えば11)連続するパターンは、
フレーム同期信号として所定期間ごとに必ず存在する。
フレーム同期信号として所定期間ごとに必ず存在する。
そこで本願発明者は先に次のようなサーボ回路を提案し
た。
た。
第3図において、ディスク(図示せず)から光検出器f
l)にて取り出された信号が波形変換回路(2)、微分
回路(3)に供給されて“0”、“1”に対応する信号
が再生される。また微分回路(3)からの信号が同期分
離回路(5)に供給される。ここで分離回路(5)はP
LLを含み、再生信号中のクロック信号にロックしてフ
レーム同期信号が分離されると共に、ごのPLLのロッ
クレンジが狭くされてロックが掛からない内は“0″の
表示信号が取り出されるようにされる。さらに基準のク
ロック発生器(6)が設けられ、この発生器(6)から
は所定のサーボが掛かったときの再生信号中のクロック
信号に等しい周波数(例えば2.16M Hz )の基
準クロック信号が形成される。この基準クロック信号が
分周回路(15)に供給されて、基準フレーム同期信号
が形さらに、微分回lI!8+31からの信号が、11
クロツクの反転期間のリトリガブル単安定マルチハイブ
レーク(30)に供給され・、このマルチバイフレーク
(30)の出力が、4フレームの反転期間のリトリガブ
ル単安定マルチバイフレーク(31)に供給される。ま
た同期分離回路(5)からのロック表示信月がマルチバ
イフレーク(30)、(31)の反転のイネーブル端子
に供給される。
l)にて取り出された信号が波形変換回路(2)、微分
回路(3)に供給されて“0”、“1”に対応する信号
が再生される。また微分回路(3)からの信号が同期分
離回路(5)に供給される。ここで分離回路(5)はP
LLを含み、再生信号中のクロック信号にロックしてフ
レーム同期信号が分離されると共に、ごのPLLのロッ
クレンジが狭くされてロックが掛からない内は“0″の
表示信号が取り出されるようにされる。さらに基準のク
ロック発生器(6)が設けられ、この発生器(6)から
は所定のサーボが掛かったときの再生信号中のクロック
信号に等しい周波数(例えば2.16M Hz )の基
準クロック信号が形成される。この基準クロック信号が
分周回路(15)に供給されて、基準フレーム同期信号
が形さらに、微分回lI!8+31からの信号が、11
クロツクの反転期間のリトリガブル単安定マルチハイブ
レーク(30)に供給され・、このマルチバイフレーク
(30)の出力が、4フレームの反転期間のリトリガブ
ル単安定マルチバイフレーク(31)に供給される。ま
た同期分離回路(5)からのロック表示信月がマルチバ
イフレーク(30)、(31)の反転のイネーブル端子
に供給される。
これらの回12δにおい°ζ、分団[回bR(51がロ
ックするまでの間にマルチバイフレーク(30)、(3
1)が動作状態にされる。そしてこの間に、再生信号中
の“1”の間隔が11クロツク以上だとマルチバイブレ
ーク(30)が反転し、マルチパイブレーク(31)か
ら4フレ一ム期間″1”の信号が取り出される。なお°
“1″の間隔が繰り返し11クロツク以上になるときは
マルチバイフレーク(31)の出力は連続的に“1″に
なる。
ックするまでの間にマルチバイフレーク(30)、(3
1)が動作状態にされる。そしてこの間に、再生信号中
の“1”の間隔が11クロツク以上だとマルチバイブレ
ーク(30)が反転し、マルチパイブレーク(31)か
ら4フレ一ム期間″1”の信号が取り出される。なお°
“1″の間隔が繰り返し11クロツク以上になるときは
マルチバイフレーク(31)の出力は連続的に“1″に
なる。
この信号が抵抗器(32)を通じて比較回1/3 (3
3)に供給される。またこの比較回路(33)に分圧回
路(34)からの任意の電位が供給される。ここで入力
信号が“1”であれば比較回1洛(33)の出力も“1
°゛になる。この比較回路(33)の出力がインバータ
(14)に供給される。
3)に供給される。またこの比較回路(33)に分圧回
路(34)からの任意の電位が供給される。ここで入力
信号が“1”であれば比較回1洛(33)の出力も“1
°゛になる。この比較回路(33)の出力がインバータ
(14)に供給される。
このインバータ(14)の出力がナンド回路(20)に
供給されると共に、分離回路(5)からのロック表示出
力がナンド回路(20)に供給される。このナンド回+
+!8 (20)の出力がnpnトランジスタ(21)
、pnp トランジスタ(22)のベースに供給される
。
供給されると共に、分離回路(5)からのロック表示出
力がナンド回路(20)に供給される。このナンド回+
+!8 (20)の出力がnpnトランジスタ(21)
、pnp トランジスタ(22)のベースに供給される
。
またインバータ(14)の出力がnpn )ランジスタ
(23) 、pnp )ランジスタ(24)のベースに
供給される。このトランジスタ(21)、(23)のコ
レクタが電源端子に接続され、トランジスタ(22)、
(24)のコレクタが接地される。さらにトランジスタ
(21)、(22)のエミッタが互いに接続され、トラ
ンジスタ(23)、(24)のエミッタが互いに接続さ
れ、この接続点間にディスク回転用のスピンドルモータ
(25)が接続される。
(23) 、pnp )ランジスタ(24)のベースに
供給される。このトランジスタ(21)、(23)のコ
レクタが電源端子に接続され、トランジスタ(22)、
(24)のコレクタが接地される。さらにトランジスタ
(21)、(22)のエミッタが互いに接続され、トラ
ンジスタ(23)、(24)のエミッタが互いに接続さ
れ、この接続点間にディスク回転用のスピンドルモータ
(25)が接続される。
従って分離回路(5)のPL、Lに口・ツクが掛かるま
での間は、ナンド回路(20)に0”が供給され、ナン
ド回173(20)の出力は“I″で、1−ランジスク
(21)がオン、(22)がオフされている。またこの
ときディスクの回転が遅くて、信号が間伸びしていると
きはマルチバイブレータ(30)の出力が頻繁に立ち上
がり、この出力によりマルチバイフレーク(31)がト
リガされ、4フレ一ム期間“l”の信号が取り出される
。そして比較回路(33)の出力 “1″により、イン
バータ(14)の出力が′0”になり、トランジスタ(
23)がオフ、(24)がオンになっ゛ζζモーフ25
)には矢印の方向の電流が流され、モータ(25)の回
転速度が上昇される。
での間は、ナンド回路(20)に0”が供給され、ナン
ド回173(20)の出力は“I″で、1−ランジスク
(21)がオン、(22)がオフされている。またこの
ときディスクの回転が遅くて、信号が間伸びしていると
きはマルチバイブレータ(30)の出力が頻繁に立ち上
がり、この出力によりマルチバイフレーク(31)がト
リガされ、4フレ一ム期間“l”の信号が取り出される
。そして比較回路(33)の出力 “1″により、イン
バータ(14)の出力が′0”になり、トランジスタ(
23)がオフ、(24)がオンになっ゛ζζモーフ25
)には矢印の方向の電流が流され、モータ(25)の回
転速度が上昇される。
これによってディスクは信呼の最大間隔が略11クロツ
クになるまで回転速度が上昇されている。
クになるまで回転速度が上昇されている。
また同期分n[回路(5)からの同期信号がナンド回路
(38)を通じ”ζカウンタ(39)のリセ・ノド端子
に供給される。また分離回路(5)からのr−ドック表
不信号がナンド回h!3(3B)に供給される。さらに
クロック発生器(6)からのクロック信号がカウンタ(
39)のカウント端子に供給される。
(38)を通じ”ζカウンタ(39)のリセ・ノド端子
に供給される。また分離回路(5)からのr−ドック表
不信号がナンド回h!3(3B)に供給される。さらに
クロック発生器(6)からのクロック信号がカウンタ(
39)のカウント端子に供給される。
そして例えばクロック周波数が2.16M Hz 、フ
レーム周波数が7.35k Hzだった場合に、このカ
ウンタ(39)の出力の内のカウント値が1−1」、「
32」、 IF56Jを示ず出力がナンド回路(41
)に供給され、カウント値が1−2894になった時点
にナンド回路(41)の出力が0′になる。この出力が
フリップフロップ回路(42)のセット端子に供給され
ると共に、同期分離回路(5)からの同期信号がリセッ
ト端子に供給される。
レーム周波数が7.35k Hzだった場合に、このカ
ウンタ(39)の出力の内のカウント値が1−1」、「
32」、 IF56Jを示ず出力がナンド回路(41
)に供給され、カウント値が1−2894になった時点
にナンド回路(41)の出力が0′になる。この出力が
フリップフロップ回路(42)のセット端子に供給され
ると共に、同期分離回路(5)からの同期信号がリセッ
ト端子に供給される。
さらにフリップフロップ回II(42)のQ出力が積分
回路(43)、アンプ(44)を通じてスイッチング素
子(45)に供給され、このスイッチング素子(45)
がナンド回路(38)の出力によってオンされて、この
オンされたときの信号がコンデンサ(46)に供給され
る。
回路(43)、アンプ(44)を通じてスイッチング素
子(45)に供給され、このスイッチング素子(45)
がナンド回路(38)の出力によってオンされて、この
オンされたときの信号がコンデンサ(46)に供給され
る。
これらの回路において、例えば第4図Aのようなフレー
ム同期信号があった場合に、フリップフロップ回路(4
2)の出力は第4図Bのようになる。
ム同期信号があった場合に、フリップフロップ回路(4
2)の出力は第4図Bのようになる。
ここで
2.16 (MHz ) +7.35 (k Hz )
’讐294であって、ソリツブフロップ回1?3 (
42)の出力が′“1″になる期間は 294−289 −5 約5クロツク期間である。、二の信号が積分11旧洛(
43)に供給されて第4図Cのような信号が形成され、
この信−号がナンド回路(3B)の出力で1ンプルボー
ルドされて、第4図りのようにピーク値が取り出され、
このピーク値は再生同期信号の間隔すなわちディスクの
速度に対応している。
’讐294であって、ソリツブフロップ回1?3 (
42)の出力が′“1″になる期間は 294−289 −5 約5クロツク期間である。、二の信号が積分11旧洛(
43)に供給されて第4図Cのような信号が形成され、
この信−号がナンド回路(3B)の出力で1ンプルボー
ルドされて、第4図りのようにピーク値が取り出され、
このピーク値は再生同期信号の間隔すなわちディスクの
速度に対応している。
この信号が抵抗器(47)を通じ゛ζ比較回路(33)
に供給される。
に供給される。
また同期分811回路(5)からの同期信号が微分回路
(48)を通じてソリツブフロップ回路(49)のりセ
ット端子に供給される。さらに分周回路(15)からの
基準同期信号がナンド回路(50)に供給され、ごのチ
ン1−回路(50)に分離回路(5)からのロック表示
信号が供給され、このナンド回路(50)の出力が微分
回路(51)を通じてフリップフロップ回路(49)の
セット端子に供給される。このフリップフロップ回li
′8(49)の出力が積分回路(52)にイハ給される
。
(48)を通じてソリツブフロップ回路(49)のりセ
ット端子に供給される。さらに分周回路(15)からの
基準同期信号がナンド回路(50)に供給され、ごのチ
ン1−回路(50)に分離回路(5)からのロック表示
信号が供給され、このナンド回路(50)の出力が微分
回路(51)を通じてフリップフロップ回路(49)の
セット端子に供給される。このフリップフロップ回li
′8(49)の出力が積分回路(52)にイハ給される
。
これらの回路において、基準同期信号が第4図Eに示す
ようであった場合に、分離回路(5)がロックされると
ソリツブフロップ回M3(49)からは第4図Fに示す
ような信号が取り出される。この信号が積分されて第4
図Gのような再生同期信号と基準同期信号との位相差に
応じた信号が形成される。
ようであった場合に、分離回路(5)がロックされると
ソリツブフロップ回M3(49)からは第4図Fに示す
ような信号が取り出される。この信号が積分されて第4
図Gのような再生同期信号と基準同期信号との位相差に
応じた信号が形成される。
この信号が直流遮断用のコンデンサ(53)、抵抗器(
54)を通じ′ζ比較回路(33)に供給される。
54)を通じ′ζ比較回路(33)に供給される。
このため比較回路(33)にはコンデンサ(46)から
の信号と積分回路(52)からの信号とが抵抗加算され
て、第4図14に示すような信号が供給される。この信
号が任意の比較レベルaで比較されて第4図■のような
ディスクの速度及び同期信号の位相差に対応してパルス
幅変gllされた信号が取り出される。
の信号と積分回路(52)からの信号とが抵抗加算され
て、第4図14に示すような信号が供給される。この信
号が任意の比較レベルaで比較されて第4図■のような
ディスクの速度及び同期信号の位相差に対応してパルス
幅変gllされた信号が取り出される。
従って同期分離回路(5)にロックがかかった後の期間
におい一ζ、ナンド回路(20)の他方の入力が通當“
1”のときに、比較回路(33)の出力が低電位になる
とモータ(25)に矢印の向きの電流が流され、+11
1電位になると逆向きの電流が流され′ζディスクの回
転の速度及び位相サーボが行われる。
におい一ζ、ナンド回路(20)の他方の入力が通當“
1”のときに、比較回路(33)の出力が低電位になる
とモータ(25)に矢印の向きの電流が流され、+11
1電位になると逆向きの電流が流され′ζディスクの回
転の速度及び位相サーボが行われる。
このようにしζ、引き込め、速度サーボ及び位相サーボ
が行われるわけであるが、この回路によれば特に速度サ
ーボにおいζ28!)クロックに苅するサーボのずれを
検出しているので、サーボのtrt度を極めζ高くする
ことができる。またカウンタをもらいたデジタル方式の
サーボなので、温度特性等による影響も極めて少ない。
が行われるわけであるが、この回路によれば特に速度サ
ーボにおいζ28!)クロックに苅するサーボのずれを
検出しているので、サーボのtrt度を極めζ高くする
ことができる。またカウンタをもらいたデジタル方式の
サーボなので、温度特性等による影響も極めて少ない。
そし°ζこの回路において、子連のスイッチ(113)
の切換信号を形成するには、まずナンド回b%(41)
の出力が微分回路(61)をj1ηじて反転期間が1フ
レームより長い単安定マルチバイブレーク(62)に供
給される。またカウンタ(3!l)の出力の内の、例え
ば上述と同じ「1」、「32」、f256J及び1−8
」の出力がナンド回路(63)に(Jli給され、この
出力が微分回路(64)を通じて上述と同様の単安定マ
ルチバイブレーク(65)にイ」(給される。ぞして単
安定マルチバイブレーク(62)、(65) (7)出
力がナンド回路(66)に供給される。
の切換信号を形成するには、まずナンド回b%(41)
の出力が微分回路(61)をj1ηじて反転期間が1フ
レームより長い単安定マルチバイブレーク(62)に供
給される。またカウンタ(3!l)の出力の内の、例え
ば上述と同じ「1」、「32」、f256J及び1−8
」の出力がナンド回路(63)に(Jli給され、この
出力が微分回路(64)を通じて上述と同様の単安定マ
ルチバイブレーク(65)にイ」(給される。ぞして単
安定マルチバイブレーク(62)、(65) (7)出
力がナンド回路(66)に供給される。
従ってこの回1路において、分離口1烙(5)で検出さ
れた同期信号が、例えば第5図Aに示すように変動した
場合に、同期信号の間隔がr289Jより短かくなると
第5図Bに不ずようにナンド回路(41)の出力が(υ
られなくなる。また同期信号の間隔がr297Jより長
くなると第5図Cに示ずようにナンド回路(63)から
出力が取り出される。このため単安定マルチバイブレー
ク(62)の出力及び(65)の反転出力は第5図り、
Eに示すようになり、ナンド回路(66)からは第5図
Fに示すように同期信号の間隔がr289J〜r297
Jの範囲のとき低電位になる信号が取り出される。
れた同期信号が、例えば第5図Aに示すように変動した
場合に、同期信号の間隔がr289Jより短かくなると
第5図Bに不ずようにナンド回路(41)の出力が(υ
られなくなる。また同期信号の間隔がr297Jより長
くなると第5図Cに示ずようにナンド回路(63)から
出力が取り出される。このため単安定マルチバイブレー
ク(62)の出力及び(65)の反転出力は第5図り、
Eに示すようになり、ナンド回路(66)からは第5図
Fに示すように同期信号の間隔がr289J〜r297
Jの範囲のとき低電位になる信号が取り出される。
そして上述の範Vlにおいては、基準のクロック信号に
て読出しが口■能であり、範囲をはずれるとノイズ等が
発生ずると認められるので、この信号を用いてスイッチ
(113)の切換を行うことができる。なおスイッチ(
113)としては、例えば第6図に示すように、分周回
路(106)、(110)からの信号をナンド回路(8
1)、(82)に供給すると共に、ナンFIf!IvR
(66)からの信号を直接及びインハーク(83)を介
してナンド回路(81)、(82)に供給し、このナン
ド−回II+8 (81)、(82)の出力をナンド回
路(84)で合成し゛ζ読出制御回路(107)に供給
する。
て読出しが口■能であり、範囲をはずれるとノイズ等が
発生ずると認められるので、この信号を用いてスイッチ
(113)の切換を行うことができる。なおスイッチ(
113)としては、例えば第6図に示すように、分周回
路(106)、(110)からの信号をナンド回路(8
1)、(82)に供給すると共に、ナンFIf!IvR
(66)からの信号を直接及びインハーク(83)を介
してナンド回路(81)、(82)に供給し、このナン
ド−回II+8 (81)、(82)の出力をナンド回
路(84)で合成し゛ζ読出制御回路(107)に供給
する。
さらに」1述の回路において、ナンド回路(66)の出
力を用いてサーボの引込時間の短縮を行うことができる
。すなわち」−述の回路では速度サーボが引込まれる以
前から位相サーボが働いているので、引込期間において
誤った位相サーボ信号によって速度サーボが妨害され、
引込のが遅くなっていた。
力を用いてサーボの引込時間の短縮を行うことができる
。すなわち」−述の回路では速度サーボが引込まれる以
前から位相サーボが働いているので、引込期間において
誤った位相サーボ信号によって速度サーボが妨害され、
引込のが遅くなっていた。
一方上述のナンド回路(66)の出力は位相サーボの引
込範囲にほぼ一致し°ζいる。そこでナンド回路(66
)の出力をインバータ(71)を介し゛CCタフ回路(
50)に供給し、引込範囲に入っていない期間に位相サ
ーボを不動作にする。さらにこの期間にナンド回路(7
2)を通じて再生同期信号を取り出し、積分回路(73
)に°C三角波にし、コンデンサ(74) 、抵抗器(
75)を通し゛ζ比較回路(33)に供給する。
込範囲にほぼ一致し°ζいる。そこでナンド回路(66
)の出力をインバータ(71)を介し゛CCタフ回路(
50)に供給し、引込範囲に入っていない期間に位相サ
ーボを不動作にする。さらにこの期間にナンド回路(7
2)を通じて再生同期信号を取り出し、積分回路(73
)に°C三角波にし、コンデンサ(74) 、抵抗器(
75)を通し゛ζ比較回路(33)に供給する。
これによって引込時の位相サーボの妨害を除去し、引込
時間を短縮することができる。
時間を短縮することができる。
発明の効果
本発明によれば、簡単な構成で振動の多いような場所で
も良好な再生を行うことができるようになった。
も良好な再生を行うことができるようになった。
第1図は従来の装置の系統図、第2図は本発明の一例の
系統図、第3図1へ−ffi6図はその説明のための図
である。 (102)は書込制御回路、(104)はランダムアク
セスメモリ、(105)はP LL回路、(107)は
続出制御回路、(10り)は基準発振器、(113)は
スイッチである。 j@4図 口 第5図
系統図、第3図1へ−ffi6図はその説明のための図
である。 (102)は書込制御回路、(104)はランダムアク
セスメモリ、(105)はP LL回路、(107)は
続出制御回路、(10り)は基準発振器、(113)は
スイッチである。 j@4図 口 第5図
Claims (1)
- 再生信号に関連した第1のクロック信号にて上記再生信
号をメモリに書込み、発振器からの第2のクロック信号
にて上記メモリを読出すようにした再生装置において、
記録媒体の速度変動を検出し、この変動が所定以上にな
ったとき、上記読出しを上記第1のクロック信号にて行
うようにした再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21502682A JPS59104732A (ja) | 1982-12-08 | 1982-12-08 | 再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21502682A JPS59104732A (ja) | 1982-12-08 | 1982-12-08 | 再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59104732A true JPS59104732A (ja) | 1984-06-16 |
JPH043591B2 JPH043591B2 (ja) | 1992-01-23 |
Family
ID=16665506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21502682A Granted JPS59104732A (ja) | 1982-12-08 | 1982-12-08 | 再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59104732A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131915A (ja) * | 1984-11-30 | 1986-06-19 | Sony Corp | D/a変換装置 |
-
1982
- 1982-12-08 JP JP21502682A patent/JPS59104732A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131915A (ja) * | 1984-11-30 | 1986-06-19 | Sony Corp | D/a変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH043591B2 (ja) | 1992-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6346900B2 (ja) | ||
US5036508A (en) | Spindle servo unit for disk playing device | |
JPS59104732A (ja) | 再生装置 | |
US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
US4876615A (en) | Data decoding system | |
JPH0512790B2 (ja) | ||
JPH0542752B2 (ja) | ||
JP2763000B2 (ja) | 再生装置 | |
JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
JPS5954017A (ja) | 高密度記録デイスク再生装置 | |
JP2876601B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
JP2546198B2 (ja) | 速度制御装置 | |
KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
JPS59186110A (ja) | デジタルデ−タ生成装置 | |
JPS6261Y2 (ja) | ||
JP2578546Y2 (ja) | 光デイスク再生装置 | |
JP2822403B2 (ja) | プリアンブル検出回路 | |
JPS6245336Y2 (ja) | ||
JPH0656698B2 (ja) | 再生装置 | |
JPS6155165B2 (ja) | ||
JPH0450673B2 (ja) | ||
JPS595965B2 (ja) | デイジタル記録におけるクロツク信号抽出回路 | |
JPH0557668B2 (ja) | ||
JPS58212242A (ja) | デイジタル信号伝送におけるクロツク再生回路 | |
JPS58165723U (ja) | ビデオ信号及びオ−デイオ信号の時間軸変動補正装置 |