JP2546198B2 - 速度制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば光学式のコンパ
クトディスクプレーヤに使用して好適な速度制御装置に
関する。

【０００２】

【従来の技術】例えば光学式のコンパクトディスクにお
いては、信号はディスクの内周から外周に向って螺旋状
に線速一定で記録されている。従ってこのようなディス
クを再生する場合においても、記録時と同じ線速一定と
なるようにディスクの回転にサーボを掛ける必要があ
る。

【０００３】その場合に、例えばピックアップの再生位
置とディスクの中心との距離を検出し、この距離から演
算にて回転速度を求めてサーボを行うことが提案された
が、この方法では演算回路等の構成が複雑となり、また
サーボの精度も余り高くなかった。

【０００４】ところでコンパクトディスクの記録におい
ては、いわゆるランレングスリミテッド方式のコード化
が行われ、例えば“０”の連続する数の最小と最大が定
められている。また“０”が最大数（例えば１１）連続
するパターンは、フレーム同期信号として所定期間ごと
に必ず存在する。

【０００５】そこで本願発明者は先に次のような速度制
御装置を提案した。

【０００６】図３において、ディスク（図示せず）から
光検出器１にて取り出された信号が波形変換回路２、微
分回路３に供給されて“０”、“１”に対応する信号が
再生され、セレクタ回路４の第１の接点Ａに供給され
る。また微分回路３からの信号が同期分離回路５に供給
される。ここで分離回路５はＰＬＬを含み、再生信号中
のクロック信号にロックしてフレーム同期信号が分離さ
れると共に、このＰＬＬのロックレンジが狭くされてロ
ックが掛からない内は“０”の表示信号が取り出される
ようにされる。

【０００７】この分離された同期信号がセレクタ回路４
の第２の接点Ｂに供給される。さらに基準のクロック発
生器６が設けられ、この発生器６からは所定のサーボが
掛かったときの再生信号中のクロック信号に等しい周波
数（例えば２．１６ＭＨｚ）の基準クロック信号が形成
される。この基準クロック信号が分周回路７に供給され
て、フレーム同期信号の４回分（４フレーム）に対応す
る信号が形成され、この信号がセレクタ回路４の第３の
接点Ｃに供給される。

【０００８】また分離回路５からのＰＬＬのロック表示
信号がセレクタ４に供給され、この信号が“０”の期間
にセレクタ４は接点Ａに接続される。なおセレクタ４は
通常は接点Ｂに接続される。このセレクタ４からの信号
がカウンタ８のリセット端子に供給されると共に発生器
６からのクロック信号がカウンタ８のカウント端子に供
給される。

【０００９】そして例えばフレーム同期信号の“０”の
連続する数が１１だった場合に、このカウンタ８のカウ
ント数が「８」を示す出力がナンド回路９に供給される
と共に、カウント数が「２」を示す出力が遅延回路１０
を通じてナンド回路９に供給される。このためナンド回
路９からは、通常“１”の出力が取り出されると共に、
カウント値が「１０」になって所定の遅延時間後のカウ
ント値が「１１」になる時点に相当する時点に出力が
“０”になる。この出力信号がカウンタ８のイネーブル
端子に供給されてカウンタ８の出力が「１１」に固定さ
れると共に、セレクタ４に供給されてこの信号が“０”
の期間にセレクタ４は接点Ｃに接続される。

【００１０】さらにナンド回路９の出力がインバータ１
１、ローパスフィルタ１２、抵抗器１３を通じてインバ
ータ１４に供給される。

【００１１】また発生器６からのクロック信号が分周回
路１５に供給されて基準フレーム同期信号が形成され、
この信号と分離回路５からの再生フレーム同期信号とが
フリップフロップ回路１６に供給されて両者の位相差が
出力される。この出力がナンド回路１７、ローパスフィ
ルタ１８、抵抗器１９を通じてインバータ１４に供給さ
れる。

【００１２】これによってインバータ１４からは、カウ
ンタ８の出力が「１１」になっている期間の長さ、及
び、基準フレーム同期信号と再生フレーム信号との位相
差に応じた出力が取り出される。

【００１３】このインバータ１４の出力がナンド回路２
０に供給されると共に、分離回路５からのロック表示出
力がナンド回路２０に供給される。このナンド回路２０
の出力がｎｐｎトランジスタ２１、ｐｎｐトランジスタ
２２のベースに供給される。またインバータ１４の出力
がｎｐｎトランジスタ２３、ｐｎｐトランジスタ２４の
ベースに供給される。このトランジスタ２１、２３のコ
レクタが電源端子に接続され、トランジスタ２２、２４
のコレクタが接地される。さらにトランジスタ２１、２
２のエミッタが互いに接続され、トランジスタ２３、２
４のエミッタが互いに接続され、この接続点間にディス
ク回転用のスピンドルモータ２５が接続される。

【００１４】この回路において、分離回路５のＰＬＬに
ロックが掛かるまでの間は、ナンド回路２０に“０”が
供給され、ナンド回路２０の出力は“１”で、トランジ
スタ２１がオン、２２がオフされている。またこのとき
セレクタ４は接点Ａに接続されており、再生信号が直接
カウンタ８に供給される。このためディスクの回転が遅
くて、信号が間伸びしているときはカウンタ８が頻繁に
「１１」になり、ナンド回路９の出力が“０”になる。

【００１５】この出力によりカウンタ８が停止され、セ
レクタ４が接点Ｃに切換えられて、カウンタ８は４フレ
ーム期間停止される。そしてナンド回路９の出力“０”
により、インバータ１４の出力が“０”になり、トラン
ジスタ２３がオフ、２４がオンになってモータ２５には
矢印の方向の電流が流され、モータ２５の回転速度が上
昇される。

【００１６】これによってディスクは信号の最大間隔が
略１１クロックになるまで回転速度が上昇されている。

【００１７】さらにこのとき分離回路５のＰＬＬはロッ
クされ、セレクタ４が接点Ｂに切換られると共に、ナン
ド回路２０に“１”が供給される。このため分離された
フレーム同期信号がカウンタ８に供給される。そしてこ
の同期信号の長さが１１クロック以上のときは上述と同
様に４フレーム期間ナンド回路９の出力が“０”にな
り、インバータ１４の出力が“０”、ナンド回路２０の
出力が“１”で、トランジスタ２１、２４がオン、２
２、２３がオフとなってモータ２５には矢印の方向に電
流が流され、回転速度が上昇される。

【００１８】これに対して、同期信号の長さが１１クロ
ック以下になるとナンド回路９の出力が“１”になり、
インバータ１４の出力が“１”、ナンド回路２０の出力
が“０”で、トランジスタ２１、２４がオフ、２２、２
３がオンとなってモータ２５には矢印と逆の方向に電流
が流され、回転速度が低下される。

【００１９】これによってディスクには同期信号の長さ
が１１クロックになるように回転速度サーボが掛けられ
る。

【００２０】またこのときフリップフロップ回路１６か
らは、再生同期信号から基準同期信号までの間が“１”
で、基準同期信号から次の再生同期信号までの間が
“０”の信号が取り出される。このため再生同期信号
が、基準同期信号と１８０度の位相差の位置より遅れた
ときに信号が“０”の期間が長くなり、進んだときに
“１”の期間が長くなる。そして信号が“０”のときに
ナンド回路１７の出力が“１”、インバータ１４の出力
が“０”、ナンド回路２０の出力が“１”となって、モ
ータ２５の回転速度が上昇される。逆に信号が“１”の
時に回転速度が低下される。

【００２１】これによってディスクには同期信号が所定
の位置になるように回転位相サーボが掛けられる。

【００２２】このようにしてディスクに線速一定の回転
速度サーボ及び回転位相サーボが掛けられる。そしてこ
の場合に、回転当初の速度の引き込みをカウンタ８を兼
用して行っているので、簡単な構成で速度の引き込みを
良好に行うことができる。

【００２３】ところがこの回路の場合、回転速度サーボ
は同期信号の長さ（１１クロック）をクロック信号で検
出しているために、このサーボの精度は１／１１と極め
て粗くなっている。

【００２４】ここで例えば位相サーボ系において、フレ
ーム同期信号を逓倍して本来のフレーム同期信号より高
い周波数（例えば７．３５ｋＨｚ）で位相サーボを掛け
るようにすると、速度サーボの精度も高くする必要があ
る。その場合に上述のような粗いサーボでは位相サーボ
の周波数を上げることができず、良好なサーボを行うこ
とができなかった。

【００２５】

【発明が解決しようとする課題】本発明は、このような
点にかんがみ、簡単な構成で精度の高い速度サーボが行
えるようにするものである。

【００２６】

【課題を解決するための手段】本発明は、符号化された
所定数個のディジタルデータを含むフレームとこのフレ
ーム間の境界が検知できるように上記各フレームにおけ
る所定位置に挿入されかつ所定のビットパターンを有す
る同期信号とを含む情報信号を記録媒体から読み取る読
取手段（光検出器１）と、上記読取手段から得られる読
取信号から上記同期信号を検出して再生同期信号を発生
する同期信号検出手段（同期分離回路５）と、上記ディ
ジタルデータを処理するためのクロック信号を所定時間
間隔をもって発生するクロック信号発生手段（クロック
発生器６）とを含む情報読取装置において情報検出点の
上記記録媒体に対するトラック伸長方向における相対的
な移動速度を制御する速度制御装置であって、上記再生
同期信号に応じて上記クロック信号を所定数だけ計数し
て、上記クロック信号が所定数だけ計数される期間に亘
るパルス幅を有する速度制御用パルスを発生する計数手
段（カウンタ３９）を備え、上記速度制御用パルスの発
生に応じて上記相対的な移動速度を制御することを特徴
とする速度制御装置である。

【００２７】

【作用】これによれば、簡単な構成で極めて精度の高い
速度サーボを行うことができる。

【００２８】

【実施例】図１において、微分回路３からの信号が、１
１クロックの反転期間のリトリガブル単安定マルチバイ
ブレータ３０に供給され、このマルチバイブレータ３０
の出力が、４フレームの反転期間のリトリガブル単安定
マルチバイブレータ３１に供給される。また同期分離回
路５からのロック表示信号がマルチバイブレータ３０、
３１の反転のイネーブル端子に供給される。

【００２９】これらの回路において、分離回路５がロッ
クするまでの間にマルチバイブレータ３０、３１が動作
状態にされる。そしてこの間に、再生信号中の“１”の
間隔が１１クロック以上だとマルチバイブレータ３０が
反転し、マルチバイブレータ３１から４フレーム期間
“１”の信号が取り出される。なお“１”の間隔が繰り
返し１１クロック以上になるときはマルチバイブレータ
３１の出力は連続的に“１”になる。

【００３０】この信号が抵抗器３２を通じて比較回路３
３に供給される。

【００３１】この比較回路３３に分圧回路３４からの任
意の電位が供給される。ここで入力信号が“１”であれ
ば比較回路３３の出力も“１”になる。この比較出力が
ナンド回路３５に供給されると共に、インバータ３６を
通じてナンド回路３７に供給され、このナンド回路３
５、３７の出力が、それぞれトランジスタ２１、２２及
び２３、２４のベースに供給される。

【００３２】従って同期分離回路５にロックがかかるま
での期間において、ナンド回路３５、３７の他方の入力
が通常“１”のときにマルチバイブレータ３１の出力が
“１”になるとモータ２５に矢印の向きの電流が流さ
れ、ディスクの回転が略所定の速度となるまで加速さ
れ、いわゆる引き込みが行われる。

【００３３】また同期分離回路５からの同期信号がナン
ド回路３８を通じてカウンタ３９のリセット端子に供給
される。また分離回路５からのロック表示信号がナンド
回路３８に供給される。さらにクロック発生器６からの
クロック信号がナンド回路４０を通じてカウンタ３９の
カウント端子に供給される。

【００３４】そして例えばクロック周波数が２．１６Ｍ
Ｈｚ、フレーム周波数が７．３５ｋＨｚだった場合に、
このカウンタ３９のカウント値が「１」、「３２」、
「２５６」を示す出力がナンド回路４１に供給され、カ
ウント値が「２８９」になった時点にナンド回路４１の
出力が“０”になる。この出力がナンド回路４０に供給
され、以後クロック信号の供給が停止されてカウンタ３
９の出力が「２８９」に固定される。

【００３５】さらにナンド回路４１の出力がインバータ
４２、積分回路４３、アンプ４４を通じてスイッチング
素子４５に供給され、このスイッチング素子４５がナン
ド回路３８の出力によってオンされて、このオンされた
ときの信号がコンデンサ４６に供給される。

【００３６】これらの回路において、例えば図２のＡの
ようなフレーム同期信号があった場合に、インバータ４
２の出力は図２のＢのようになる。ここで ２．１６（ＭＨｚ）÷７．３５（ｋＨｚ）≒２９４ であって、インバータ４２の出力が“１”になる期間は ２９４−２８９＝５ 約５クロック期間である。この信号が積分回路４３に供
給されて図２のＣのような信号が形成され、この信号が
ナンド回路３８の出力でサンプルホールドされて、図２
のＤのようにピーク値が取り出され、このピーク値は再
生同期信号の間隔すなわちディスクの速度に対応してい
る。

【００３７】この信号が抵抗器４７を通じて比較回路３
３に供給される。

【００３８】また同期分離回路５からの同期信号が微分
回路４８を通じてフリップフロップ回路４９のリセット
端子に供給される。さらに分周回路１５からの基準同期
信号がナンド回路５０に供給され、このナンド回路５０
に供給され、このナンド回路５０に分離回路５からのロ
ック表示信号が供給され、このナンド回路５０の出力が
微分回路５１を通じてフリップフロップ回路４９のセッ
ト端子に供給される。このフリップフロップ回路４９の
出力が積分回路５２に供給される。

【００３９】これらの回路において、基準同期信号が図
２のＥに示すようであった場合に、分離回路５がロック
されるとフリップフロップ回路４９からは図２のＦに示
すような信号が取り出される。この信号が積分されて図
２のＧのような再生同期信号と基準同期信号との位相差
に応じた信号が形成される。

【００４０】この信号が直流遮断用のコンデンサ５３、
抵抗器５４を通じて比較回路３３に供給される。

【００４１】このため比較回路３３にはコンデンサ４６
からの信号と積分回路５２からの信号とが抵抗加算され
て、図２のＨに示すような信号が供給される。この信号
が任意の比較レベルａで比較されて図２のＩのようなデ
ィスクの速度及び同期信号の位相差に対応してパルス幅
変調された信号が取り出される。

【００４２】従って同期分離回路５にロックがかかった
後の期間において、ナンド回路３５、３７の他方の入力
が通常“１”のときに、比較回路３３の出力が低電位に
なるとモータ２５に矢印の向きの電流が流され、高電位
になると逆向きの電流が流されてディスクの回転の速度
及び位相サーボが行われる。

【００４３】また同期分離回路５からのロック表示信号
が例えば３フレームの反転期間のリトリガブル単安定マ
ルチバイブレータ５５に供給され、この出力がナンド回
路５６に供給されると共に、表示信号がインバータ５７
を通じてナンド回路５６に供給される。このナンド回路
５６の出力がナンド回路３５、３７の他方の入力に供給
される。

【００４４】これらの回路において、通常分離回路５が
ロックされているときは、マルチバイブレータ５５は反
転せず、マルチバイブレータ５５、インバータ５７の出
力は共に“０”でナンド回路５６の出力は“１”になっ
てナンド回路３５、３７の他方の入力に供給されてい
る。これに対してディスク表面の傷等によって再生信号
にドロップアウトを生じ分離回路５のロック表示信号が
出力されなくなると、表示信号の立ち下がりでマルチバ
イブレータ５５が反転されて出力が“１”になり、また
インバータ５７の出力も“１”になってナンド回路５６
の出力が“０”になる。

【００４５】これによってナンド回路３５、３７の出力
は共に“１”に固定され、トランジスタ２１、２３がオ
ン、２２、２４がオフにされてモータ２５に電流が流さ
れず、モータ２５は慣性のみによって回転される。また
表示信号が復活するとインバータ５７の出力が“０”に
なり、ナンド回路５６の出力は“１”になる。さらに起
動時や長時間のドロップアウトによって表示信号が３フ
レーム以上連続して“０”のときはマルチバイブレータ
５５の出力が“０”に戻され、ナンド回路５６の出力は
“１”になり、マルチバイブレータ３０、３１の回路に
よって引き込み動作が行われる。

【００４６】従ってドロップアウト等によって正常な再
生信号が得られないときは、モータ２５の電流が遮断さ
れて不正な信号によるサーボの暴走が防止されると共
に、起動時や長時間のドロップアウトによってサーボが
大幅にずれたときは引き込み動作が行われる。

【００４７】このようにして、引き込み、速度サーボ、
位相サーボ及びドロップアウトの処理が行われるわけで
あるが、この回路によれば特に速度サーボにおいて２８
９クロックに対するサーボのずれを検出しているので、
サーボの精度が極めて高くなり、位相サーボの周波数を
上げても充分に対応することができる。またカウンタを
もちいたデジタル方式のサーボなので、温度特性等によ
る影響も極めて少ない。

【００４８】なお図１において、分周回路１５からの基
準同期信号をカウンタ３９のリセット端子に供給し、再
生同期信号を逓倍したクロック信号をカウント端子に供
給し、比較回路３３の位相を逆転しても同様の動作を得
ることができる。

【００４９】

【発明の効果】本発明によれば、簡単な構成で精度の高
い速度サーボを行うことができる。

【図面の簡単な説明】

【図１】本発明による速度制御装置の一例の系統図であ
る。

【図２】その説明のための波形図である。

【図３】従来の速度制御装置の系統図である。

【符号の説明】

５ 同期分離回路 ６ クロック発生器 １５ 分周回路 ３３ 比較回路 ３９ カウンタ ４３、５２ 積分回路 ４５、４６ サンプルホールド用のスイッチング素子及
びコンデンサ ４９ 位相差検出用のフリップフロップ回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 符号化された所定数個のディジタルデー
   タを含むフレームとこのフレーム間の境界が検知できる
   ように上記各フレームにおける所定位置に挿入されかつ
   所定のビットパターンを有する同期信号とを含む情報信
   号を記録媒体から読み取る読取手段と、 上記読取手段から得られる読取信号から上記同期信号を
   検出して再生同期信号を発生する同期信号検出手段と、 上記ディジタルデータを処理するためのクロック信号を
   所定時間間隔をもって発生するクロック信号発生手段と
   を含む情報読取装置において情報検出点の上記記録媒体
   に対するトラック伸長方向における相対的な移動速度を
   制御する速度制御装置であって、 上記再生同期信号に応じて上記クロック信号を所定数だ
   け計数して、上記クロック信号が所定数だけ計数される
   期間に亘るパルス幅を有する速度制御用パルスを発生す
   る計数手段を備え、 上記速度制御用パルスの発生に応じて上記相対的な移動
   速度を制御することを特徴とする速度制御装置。