JPS5899826A - 入出力装置制御方式 - Google Patents

入出力装置制御方式

Info

Publication number
JPS5899826A
JPS5899826A JP19707181A JP19707181A JPS5899826A JP S5899826 A JPS5899826 A JP S5899826A JP 19707181 A JP19707181 A JP 19707181A JP 19707181 A JP19707181 A JP 19707181A JP S5899826 A JPS5899826 A JP S5899826A
Authority
JP
Japan
Prior art keywords
control
software
input
firmware
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19707181A
Other languages
English (en)
Inventor
Yasuhiko Sakamoto
泰彦 坂本
Yoshiharu Taki
滝 義春
Shuji Miki
三木 修次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP19707181A priority Critical patent/JPS5899826A/ja
Publication of JPS5899826A publication Critical patent/JPS5899826A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明社データ熟理装置の主記憶上に登録されているト
ランザクシ■ン又はハードキューを7アームウエアによ
って参照しデータを処理するデータ処理方式に関する。
近年に著しい半導体技術の進歩に伴ってFROMの如き
読取シ専用メモリの大容量化9価格低減化が期待されて
おシ、これらを使用した7アームクエアの導入が盛んに
なシつつある。
これ紘年毎に規模が増大しかつ複雑化しつつあるソフト
ウェアの1部を7アームウエアに置替えることによるソ
フトウェアシステムの簡略化、その結果としてのシステ
ム価格の低減、システムの高41!頼化(保守を含めて
)等がその狙いと云える。
然しなからソフトのハード化としての7アームウエア化
技術そのものは4IK目新しい本のではなく、又単にソ
フトの1部を7アームウエアで処理すると云ってもファ
ー五ウェア化の部分によって杜9例えば ■ システム全体としてみたときの実行回数が少い。
■ 他のプログラムルーチンとのインタ7ヱーお条件(
データの引継ぎ方法等)が複線。
と云っ大問題があシ、tたサブルーチンの7アームウエ
ア化では l)現状ソフトへの影響が大きい。
11)ファームクエア化によって得られる処理能力向上
が期待できない等の問題があシ、逆効果となることもあ
った。
所が9例えば交換処理における入出力制御にかいて社。
a)主記憶上へのトランザクションの登録b)上記デー
タを参照して9次の処理の奥行に必要なコマンド、=r
マントアドレスの編集C)実行処理の終了監視 d)実行結果の正常性の監視 おシ、各すブルーチン間のインタフェースは主記憶上の
トランザクションを参照するだけであシ・。
システムの中での上記サブルーチンの使用回数も多く、
;rアームウェア化によるソフトウェア本体への影響も
少く、ファームウェア化に適したソフトウェアであるが
、純ツフトウエア処理である丸めソフトウェアレベルで
の処理時間が必要であった。
第1図は従来のソフトウェアによる入出力装置の制御の
概要を流れ図で示した本のでl0C8で示した部分が入
出力制御プログラムであシ、入出力装置の制御を必要と
するプログラムをユーザプログラムで示している。
こむで2.3.5.10.は夫々サブルーチンを構成す
るプログラム名称を示し1.4.6.7.8.9.11
.12 はそのプログラムで処理される内容を示してい
る。
一般に電子交換機の如きデータ処理システムにおける入
出力装置(以下IOと云う)の制御は。
中央制御装置(以下CCと云う)で実行される入出力命
令(以下S■0と云う)によって起動されるデータチャ
ネル装置(以下DCHと云う)が自律的に主記憶装置(
以下MMと云う)内に用意されている制御語(以下CC
Wと云う)を読取シ。
解釈してMMと工0との間でデータ転送を行い。
転送が終了するとCC内に設けられている割込み原因F
F(INF)群の中の特定QISFを点火する方法でC
CにIO制御の終了を通知する方法が採られている。
第1図は、この場合のCCにおける動作の概要を示した
ものであってことで云うトランザクションは夫々のプロ
グラムで実行される処理が相互に干渉することのないよ
うに、各兜理間の制御情報を引継ぎデータとして特定の
メモリエリアに格納した亀ので、処理すべき事項が発生
する毎に必要数使用され、処理終了後状空状態に戻され
る性質を持っている。又トランザクションは一区切)の
処理が終ってから次の処II(第1図の例では受付制御
プログラムから起動制御プレグラム迄)を受けるまでは
待合せ行列(キュー)に登録され奥行を待合せることに
なる(第1図で社IO実行侍キューで示されている)。
以下第1図で示されているIO制御の動作を説明する。
先づユーザプログラムで入出力装置の制御が必要となっ
たとき入出力制御に必要な情報をMM上の予め定られて
いるエリアにトランザクションとして設定し、必要な入
出力動作(例えば、ファイルメモリリード)に対応した
入出力要求マクw−(サブルーチン)をコールする0該
マクロはその入出力動作に対応した受付制御プログラム
をコールし。
そヒで諌入出力装置の制御に必要な制御語(CCW)を
前記トランザクションデータを参照して作成しMM上の
特定エリア(例えば前記トランザクションエリアに続く
エリア)に工0実行待ちキューとして格納して次の処理
を待合せる。第1図における1受付制御プログラム“と
その処理内容である’ccwの編集“がこれ迄のIO制
御を示している。
第2図は上記IO制御に必要なトランザクションの1例
について特にCCWの編集に必要な情報を示したもので
、IONは入出力装置番号WCti転送データ語数、T
MAtiMM側の転送先頭アドレス、FMAは!0儒の
データ転送先頭アドレスであってこの情報によって、特
定のIOのFMAからWCで示される語数だけMM上の
TMAから老番の方向にデータを転送する(又はその逆
もある)ことを指示できるわけである0次に1起動制御
プログラム“がLLCTLで示している他のプログラム
によって周期的(ここでは12m5毎)に起動されると
前述の1受付制御プログラム“で準備しであるトランザ
クシ嘴ン(ζζでticcwとして認定されているXO
実行待ち中ニー)を見て予め定められた手順(省略)に
従ってCCWのアドレスを算出しMM上の特定エリアに
コマンドアドレスIt!)(以下CAWと云う)として
格納しDCHに自立的な!0制御を行わせるための8I
O命令を実行すると共に別途準備されている1タイミン
グ制御プ四グラム#(図示せず)でIOの動作時間をチ
ェックさせるための割込み監視タイマをセットして1起
動制御−処理を終了する。
DCHはCCでの8IO命令の実行によって起動される
と自律的に上記CAWを読*b、ccwが格納されてい
るMM上の番地を知シ!0動作を規定するCCWを読取
って公知のチャネル動作を行いデータの転送が終了する
とその結果をチャネルステータス語(CI!W)として
MM上0IIi定エリアに格納しそれをCCに通知する
ためにCC内のI 8 FIIH)中の定められたIS
Fを点火する(即ちCCに割込む) 次に前述のLLCTLによって’IO割込み制御プログ
ラム′が起動されると先づ上記DCHKよって点火含れ
たISFをみて点火されているISFの位置(例えばビ
ット位置)を知〉それに対応したチャネルステータスl
l(以下C8Wと云う)を読取シそこに示されている■
0アドレス(以下IOムと云う)に従って、夫々のIO
K対応した劉込み制御プログラムに分岐する。
IO網制御ついては上記に続く若干O処理があるが9本
発明の主旨には直接関係しないので省略する。従来のソ
フトウェアによるIO網制御は。
1受付制御プログラム′、′起動制御プログラム“の動
作概要から明らかな如く、そのプログラムが起動される
以前に他のプログラムの実行結果として準備されている
トランザクシーンのみを引継ぎデータとしておシ夫々の
プログラム間のインク7エース条件線極めて簡単である
ことが解る。又。
’ IO劉込み制御プログラム“もトランプクシ1ノで
はないがDCHによって格納されているC8Wを引継ぎ
データと考えれば同じようなインタフェース条件である
本発明は入出力装置制御プログラムの上記特徴に着目し
て発明されたもあで、その目的はソフトウェアシステム
の中で特に各プログラム間のインク7工−ス条件が簡単
でン例えばトランザクシ謄ン参照のみ)かつ使用頻度が
多くて、ファームウェア化に伴う処理能力の向上の寄与
率が大きく。
更にソフトウェア本体へあ影響が少い部分にファームウ
ェア技術を導入し、システム全体のパーツオマンスの向
上を図ることにある。
上記目的を達成するために本発明は、プログラム類を格
納する主記憶装置と該プログツムを逐次読出し各命令を
実行するφ央制御装置と上記主記憶装置と入出力装置間
で一一夕の転送制御を行うデータチャネル装置とで構成
されるデータ処理シ1 ステムにおいて、ソフトウェアによって上記主記憶装置
上に登録され九トランザクシlン又はノ1−ドキューを
参照して、前蛇入出力装置の制御に必要なデータ処理を
実行するファームウェアを複数個設ゆ27トウエア又は
・・−ドクエアで前記ファームウェアを起動してデータ
を処理して前記入出力装置を制御することを特徴とする
ものである。
以下図面によp本発明の実施例を詳細に説明する。
fa3図は本発明の実施例をブロック図で示したもので
、CG、MM、DCH,I SF、)ランザクシーン、
IO実行待ちキュー、SIO,受付制御、起動制御9割
込み制御と云った名称は第1図のものと全く同じである
。第1図におけるニーザブログラム、入出力要求マクロ
等本発明に関係するファームウェア化に適さないプログ
ラム類をMM上のPROG22で示しである。
第3図で示した実施例では第1図における1受付制御プ
ログラム“、′起動制御プログラム“。
1割込み制御プログラム“を7アームウエア(以下FR
Mと太5)で構成している。
本爽施例においても工0制御の全体は第1図の鳩舎と全
く変らないので1受付制御FRM“24の動作について
のみ説明すゐ。
113図のPROG22の中にあるユーザグログツムで
10290制御が必要になるとIO制御に必要な情報を
MM2i上の定められたエリアにトランザクション23
として設定し入出力マクpをコールする。該マクロはそ
のl029動作(7アイルメモリリードノライト等)に
対応した1受付制御FRM’24を起動する。ファーム
ウェアを起動する手段の1例としてccsoに専用命令
を設ける方法が考えられるがこれに限るものではないこ
とは明らかであシ、この手段そのものは本発明の構成要
件でもないので詳細に拡触れない。
ここで紘命令によるFRM起動が’ PROG“22か
ら1受付制御FRM“24への太線で示されている。入
出力マク胃によって起動され九FRMは該■0制御に必
要なCCWを上記トランザクション23を参照して作成
しMM21上の特定エリアに工0実行待ちキューの形で
格納し次の1起動制御FRM’25の地理を待合せるこ
とになる。
ゝ受付制御FRM’26でのトランザクションの参照処
理を細線で示しである。
以下第1図で説明した順序と同じ順序で1起動制御FR
M“251割込み制御FRM”26が起動されてIO制
御が行われる。
本発明の特質は従来のソフトウェアを構成するサブルー
チンの中でサブルーチン間のデータ引継ぎ方法をトラン
ザクションに@定しているものを選び、このサブルーチ
ンで実行している処理を7アームクエアで行う所にあシ
従来の使用者命令による処理からマイクロ命令のみKよ
る処理に変ることkよる高速化が実現できる。又7アー
ムウエア化に付随するメリットが期待できることも明ら
かである。
尚9本実施例では図からも明らかな如く夫々の7アーム
ウエアをCCの中に設叶てお如、プログラムによる処理
とファームウェアによる処・理が時系列となるがファー
ムウェアの設定場所をCCに限定する必然性は何もない
ので、CC外の例えばDCH内に設けても良い。この鳩
舎はDCH内にマイクロ命令を実行できる機能−即ちプ
ロセラ量機能が必要となシ、DCHFiIOプ四セッサ
的な性格をもつことになシ、プログラムと7アームウエ
アとの通信(データ授受)屯云わゆるCC間通信として
考える必要がある。更にこの構成では。
プログラムと7アームクエ7間、ファームウェア相互間
のデータ引継ぎを第3図で述べたようなMM上のトラン
ザクシーンではなぐ9例えばDCH内に公知のハードキ
ューを設けて行うのがプログラムとのインタフェース条
件としてみると望ましいと考えられる。
以上説明してきたように9本発明によれば従来ソフトウ
ェアの個々のサブルーチンによって実行されていた処理
の中で特にトランザクションによってデータ引継ぎを行
ってきた処理を、最近の半導体技術の進歩の成果である
低価格、大容量、高速度のFROMの如き読取シ専用メ
モリを用いて構成するファームウェアで処理することに
よシ。
ソフトウェア本体に対する影響を殆んど無くして1)当
該処理の高速化に伴うシステム全体の処理熊方向上 li)ファームウェアを異なるシステム対応に準備する
ことによゐ融通性等が期待できる。
【図面の簡単な説明】
第1図は従来のノアトウエアによる入出力装置の制御の
概要を流れ図で示し九ものであシ、第2図は上記入出力
装置の制御に必要でかつ本発明の特質に関連するトラン
ザクションの1例を示したものであ)、第3図は本発明
の実施例をブロック図で示したものである。 21・・・・・・主記憶装置 22・・・・・・プ四グラム類 23・・・・・・トランプクシ1ン 24・・・・・・受付は制御ファームウェア25・・・
・・・起動制御ファームウェア26・・・・・・割込み
制御ファームウェア27・・・・・・データチャネル装
置 28・・・・・・割込原因表示フリップフロップ29・
・・・・・入出力装置 30・・・・・・中央制御装置 #!nプログラムへ 晃 1  図 第2図

Claims (1)

    【特許請求の範囲】
  1. プログラム類を格納する主記憶装置と該プログラムを逐
    次読出し各命令を実行する中央制御装置と上記主記憶装
    置と入出力装置間でデータの転送制御を行うデータチャ
    ネル装置とで構成されるデータ処理システムにおいて、
    ソフトウェアによって上記主記憶装置上に登録されたト
    ランプクシ1ン又はハードキューを参照して、前記入出
    力装置の制御に必要なデータも理を実行するファームウ
    ェアを複数個設はソフトウェア又はハードウェア出力装
    置制御方式。
JP19707181A 1981-12-08 1981-12-08 入出力装置制御方式 Pending JPS5899826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19707181A JPS5899826A (ja) 1981-12-08 1981-12-08 入出力装置制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19707181A JPS5899826A (ja) 1981-12-08 1981-12-08 入出力装置制御方式

Publications (1)

Publication Number Publication Date
JPS5899826A true JPS5899826A (ja) 1983-06-14

Family

ID=16368224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19707181A Pending JPS5899826A (ja) 1981-12-08 1981-12-08 入出力装置制御方式

Country Status (1)

Country Link
JP (1) JPS5899826A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0757936A (ja) * 1993-08-12 1995-03-03 Koa Corp 高周波コイルおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0757936A (ja) * 1993-08-12 1995-03-03 Koa Corp 高周波コイルおよびその製造方法

Similar Documents

Publication Publication Date Title
JPS6161436B2 (ja)
JPS646488B2 (ja)
JP2010500682A (ja) フラッシュメモリアクセス回路
US4095268A (en) System for stopping and restarting the operation of a data processor
JPH04363746A (ja) Dma機能を有するマイクロコンピュータシステム
JPS61182160A (ja) デ−タ処理装置
JPS5899826A (ja) 入出力装置制御方式
US6766448B2 (en) Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor
JPS58112118A (ja) プログラムロ−デイング処理方式
JPS6146552A (ja) 情報処理装置
JPS6146545A (ja) 入出力命令制御方法
JPS59178543A (ja) 相対アドレス形式プログラム実行可能な通信制御装置
JPS6161139B2 (ja)
JPH1027153A (ja) バス転送装置
JPS62172597A (ja) マイクロコンピユ−タ装置
JPS6215645A (ja) 中央処理装置
JPS6028023B2 (ja) 入出力命令高速化方式
JPS6142076A (ja) ベクトルマスク情報制御装置
JPH03256127A (ja) マイクロプロセッサシステム
JPS59186048A (ja) マイクロプログラム制御方式
JPS6029131B2 (ja) 診断方式
JPH0713761A (ja) マイクロコンピュータ
JPH04175927A (ja) プログラムのパッチ方式
JPH01312634A (ja) データ処理装置
JPS6349935A (ja) 中央制御装置