JPS5892224A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS5892224A
JPS5892224A JP19146481A JP19146481A JPS5892224A JP S5892224 A JPS5892224 A JP S5892224A JP 19146481 A JP19146481 A JP 19146481A JP 19146481 A JP19146481 A JP 19146481A JP S5892224 A JPS5892224 A JP S5892224A
Authority
JP
Japan
Prior art keywords
film
substrate
predetermined
pattern
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19146481A
Other languages
English (en)
Inventor
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP19146481A priority Critical patent/JPS5892224A/ja
Publication of JPS5892224A publication Critical patent/JPS5892224A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、所定基板上に樹脂膜とポジ型レジストを用い
て、リフトオフに適したパターンを形成する方法および
微細なパターンを形成する方法に関するものである。
半導体装置の集積化が進むにつれて、微細なパターンを
形成する必要性が高捷っている。餓細なパターンを形成
するためには、基板上に塗付するレジスト層を薄くする
必要がある。しかし、1/シスト層を薄くするとピンホ
ールが発生しやすくなること、あるいは凹凸のある基板
の被覆が不充分となることなどの不都合が生じる。この
ためレジスト層を薄くすることには限界があり、このこ
とによってパターンの微細化が制限されていた。まだ、
電子ビーム露光を用いてパターンを形成する場合は、基
板から後方散乱されてレジスト中にまい戻る電子が露光
に寄与するため、基板に近いレジスト層はど露光量が強
くなり、このレジスト内の露光量の変化がレジストの微
細化を妨げていた。
一方、基板上に所定金属図形を形成するためにリフ1−
オフとよばれる方法がしばしば用い゛られる。
このリフトオフ法では第1図で示す過程を経てパターン
形成がなされる。すなわち第1図(d)に示すように、
所定基板1上にレジスト膜2を塗付した後、露光、現像
を行い所定窓図形3を形成し〔第1図(b)〕、さらに
この上に金属膜4を蒸着して第1図(C)で示す基板構
造を得、こののちレジスト膜2を除去することにより、
この上の金属膜を同時に取り去り、所定の金属膜図形5
を形成する〔第1図(d)〕。
ところで、実際に形成されるレンストパターンの断面形
状は第1図で示すようにはならず、通常は、第2図(a
)で示すように逆台形状となる。このため、レジスト膜
のパターンが形成された基板上に金属膜4を蒸着すると
、第2図(b)で示すように、所定窓図形3上の金属膜
部分とレジスト膜2上の金属膜部分とがつながり、リフ
トオフにより所定の金属図形6を形成するのが困難にな
る不都合があった。
本発明は、所定基板上に一層以上の樹脂膜を塗付後、ポ
ジ型レジストを塗付し、ポジ型レジストに所定図形を露
光、現像した後、プラズマエツチングを用いて樹脂薄膜
を除去することを特徴とするパターン形成方法であって
、本発明によれば」二連の問題点を解決することができ
、基板に垂直な方向ヲ強くエツチングするプラズマエツ
チングニより、微細パターンの形成が可能となり、等方
的なプラズマエツチングをすることにより、リフトオフ
に適したパターンを形成することができる。
以下に本発明第3図を参照して詳細に説明する。
先ず、第3図(a)に示すように所定基板1上に樹脂薄
膜6を塗付し、プリベークを行った後、レジスト膜2を
塗付し再度プリベークを行う。なお上記の樹脂薄膜6は
レジストであってもよいし、非感光性樹脂であってもよ
い。
次に、所定図形を露光、現像して、第3図(b)に示す
ようにレジスト膜2に窓3を形成する。この現像液に対
して不溶性の樹脂薄膜6を用いることにより、樹脂薄膜
6はそのまま残存する。ここで露光は、光露光、電子ビ
ーム電光が考えられるが、X線露光、イオンビーム露光
を用いることもできる。
コノのち、対向電極型のプラズマエツチング装置を用い
て窓3内に露呈する樹脂薄膜6をエツチングすることに
より、第3図(c)で示すようにパターン形成がなされ
る。以上の過程を経て形成したパターンは極めて微細な
ものとなる。ここでは、一層の樹脂薄膜について説明し
たが、多層の樹脂薄膜を形成することも可能である。
次いで、円筒形プラズマエツチング装置を用いて樹脂薄
膜6に対して等方的なエツチング処理を施すと、樹脂薄
膜6は第3図(d)で示すようエツチングされる。この
形状は、レジスト膜2が廂状に突出したリフトオフに好
適な形状である。
第3図(6)は、以」−の処理を経た基体に金属膜を形
成したのちの状態を示す図であり、図示するように、レ
ジヌト膜上の金属膜4と基体1上の金属膜図形6とが完
全に分断される。したかって、レジスト膜2を除去する
ことにより、同時にこの上の金属膜4を取り去ることが
でき、金属膜図形6をうろことができる。
次に第3図に基いて具体例について説明する。
基本1としてシリコン(Sl)基板を用い、樹脂薄膜6
としてポジ型電子ビームレシヌトとして知られるPBS
(ポリプランスルフォン)を用い、レジスト嘆2として
A Z 2400を用いる。81基板上に1μmの厚さ
にPBSを塗付後、160G10分間のプリベークを行
う。AZ2400を0.571 mの厚さに塗付しテ9
0’C、10分間のプリベークを再度行う。所定マスク
を用いて光露光を行う。
次KAZ2401現像液を用いて、AZ2400を現像
する。こののち対向電極型プラズマエツチング装置を用
いて、RF出力200W 、圧力0.3Tovr 、 
 エンチングガスo2の条件で30秒間エツチングする
。この処理ではA Z 2400の膜ペリはほとんどな
く、最小パターンとして0.5μmスペースの微細パタ
ーンを形成することができる。
リフトオフに適したパターンを形成するためには、円筒
形のプラズマエツチング装置を用いる。
RF出力200W 、圧力2 T□vr 、  工yチ
ングガス02の条件で6分間エツチングすることにより
、窓部直下のPBSはエツチングされ、サイドエツチン
グにより、リフトオフに適したパターン形状を形成する
ことができた。
以上詳述したように、本発明によれば、基板が凹凸のあ
るものであっても樹脂薄膜を塗付することによりこの凹
凸を緩和して平らにするとともにピンホールの発生をな
くすことができるので、ポジ型レジスト層を薄く塗布で
き、しかも最終的にプラズマエツチングによりレジスト
を除去するのでレジスト残渣の発生がなくなり、切れの
よい微細なパターンを形成することができる。まだ、等
方向なプラズマエツチングを用いることにより、樹脂薄
膜がサイドエツチングされることにより、リフトオフに
適した形状のパターンを形成することができる。
【図面の簡単な説明】
第1図(IL)〜(d)はリフトオフを説明する工程断
面図、第2図(2L) 、 (b)は従来のリフトオフ
工程の断面図、 第3図(IL)〜(el)は本発明の一実施例による微
細パターンを形成する方法およびリフトオフに適したパ
ターンを形成する方法を説明する断面図である。 1・・・・・・基板、2・・・・・・ボン型しシヌト、
3・・・・・・窓、4・・・・・・金属膜、6・・・・
・・金属膜図形、6・・・・・樹脂薄膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 (C)              [d)〔ε)  
         5

Claims (1)

    【特許請求の範囲】
  1. 所定基板上に一層以上の樹脂膜を塗付後、ポジ型レジス
    トを塗付し、前記ポジ型レジストに所定図形を露光、現
    像した後、プラズマエツチングを用いてiJ記樹脂薄膜
    を除去することを特徴とするパターン形成方法。
JP19146481A 1981-11-27 1981-11-27 パタ−ン形成方法 Pending JPS5892224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19146481A JPS5892224A (ja) 1981-11-27 1981-11-27 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19146481A JPS5892224A (ja) 1981-11-27 1981-11-27 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS5892224A true JPS5892224A (ja) 1983-06-01

Family

ID=16275077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19146481A Pending JPS5892224A (ja) 1981-11-27 1981-11-27 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS5892224A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055191U (ja) * 1991-06-28 1993-01-26 株式会社馬頭製作所 子供用自動車

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643729A (en) * 1979-09-18 1981-04-22 Matsushita Electric Ind Co Ltd Formation of fine pattern
JPS5687343A (en) * 1979-12-17 1981-07-15 Sony Corp Forming method of wiring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643729A (en) * 1979-09-18 1981-04-22 Matsushita Electric Ind Co Ltd Formation of fine pattern
JPS5687343A (en) * 1979-12-17 1981-07-15 Sony Corp Forming method of wiring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055191U (ja) * 1991-06-28 1993-01-26 株式会社馬頭製作所 子供用自動車

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS62142323A (ja) X線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク
JPH0473291B2 (ja)
JPH0466345B2 (ja)
JPS5892224A (ja) パタ−ン形成方法
JPH0458167B2 (ja)
JP3120000B2 (ja) 基板の突状部の電極の形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP2583986B2 (ja) レジストパターンの形成方法
JPS59103337A (ja) パタ−ン形成方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS5950053B2 (ja) 写真蝕刻方法
JPH05121312A (ja) パタン形成法
JPS6354726A (ja) レジスト膜のエツチング方法
JPS594857B2 (ja) 半導体装置の電極、配線層形成方法
JPS62279633A (ja) パタ−ン形成方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JP2930604B2 (ja) レジストパターンの形成方法
JPS62234333A (ja) 微細溝加工用マスクの形成方法
JPH0821574B2 (ja) パタ−ン形成方法
JPS61294821A (ja) 微細パタン形成法
JPH01304457A (ja) パターン形成方法
JPH02148725A (ja) 半導体集積回路の製造方法
JPH04177834A (ja) 半導体装置の製造方法
JPS6175525A (ja) 微細加工方法