JPS5889850A - 面実装型半導体装置 - Google Patents
面実装型半導体装置Info
- Publication number
- JPS5889850A JPS5889850A JP18703081A JP18703081A JPS5889850A JP S5889850 A JPS5889850 A JP S5889850A JP 18703081 A JP18703081 A JP 18703081A JP 18703081 A JP18703081 A JP 18703081A JP S5889850 A JPS5889850 A JP S5889850A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- leads
- substrate
- package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は面実装置半導体装置に関する。
半導体装置の一形態として、第１図に示すように、パッ
ケージ１０両側面から一歇のり一ド２を突出させ、かつ
各リード２は途中、でパッケージ１の下面側の方向に折
れ曲がった、いわゆるデエアルインライン形の半導体装
置が知られている。この構造の半導体装置３は、配線基
板等の基板に実装する場合には、下方に延在するリード
２の先端部を基鈑の挿入孔に挿し込むとともに、半田に
よって固定し【いる。
ケージ１０両側面から一歇のり一ド２を突出させ、かつ
各リード２は途中、でパッケージ１の下面側の方向に折
れ曲がった、いわゆるデエアルインライン形の半導体装
置が知られている。この構造の半導体装置３は、配線基
板等の基板に実装する場合には、下方に延在するリード
２の先端部を基鈑の挿入孔に挿し込むとともに、半田に
よって固定し【いる。
ところで、近年、実装スペースの縮小化に伴ない、第２
図で示すように、リード２の先端面を基板４上に対面截
置した状態で半田５を用いて固定するいわゆる面実装構
造が採用されている。
図で示すように、リード２の先端面を基板４上に対面截
置した状態で半田５を用いて固定するいわゆる面実装構
造が採用されている。
しかし、従来の半導体装置３は、リード２の先端を基板
の挿入孔に挿し込むことを前提としているため、第３図
に示すようにリード２の先端は面取りが施こされ、先端
は尖っている。このため、実装時の半田唖の接着材料と
のｗＩ曽面積が少なく、接合強度が低い。また、パッケ
ージがレジンで形作られ、基板がセラミックあるいは紙
フェノールである場合には、パッケージと基板との熱膨
張係、数の差による熱応力がリード接合部に加わり、リ
ードが基板から剥離してしまい、いわゆる断線モードと
呼ぶ不良が発生し易くなる。
の挿入孔に挿し込むことを前提としているため、第３図
に示すようにリード２の先端は面取りが施こされ、先端
は尖っている。このため、実装時の半田唖の接着材料と
のｗＩ曽面積が少なく、接合強度が低い。また、パッケ
ージがレジンで形作られ、基板がセラミックあるいは紙
フェノールである場合には、パッケージと基板との熱膨
張係、数の差による熱応力がリード接合部に加わり、リ
ードが基板から剥離してしまい、いわゆる断線モードと
呼ぶ不良が発生し易くなる。
したがって、本実廟の目的は実験時断線モード不良が生
じにくい構造の牛導体装置を提供することにある。
じにくい構造の牛導体装置を提供することにある。
このような目的を達成するために本発明は、パッケージ
と、このパッケージの側面から突出するとともに、パッ
ケージの上面あるいは下面方向に折れ曲がって延在する
複数のリードと、からなり、かつ基板への実装にあって
は、リード先端面を基板面に対面させて接着材料で固定
する面実装″漏半導体装置において、前記各リードの′
半田溶着領域には貫通孔あるいは凹凸部を設けてなるも
のであって、以下実施例により±発明を説明、する。
と、このパッケージの側面から突出するとともに、パッ
ケージの上面あるいは下面方向に折れ曲がって延在する
複数のリードと、からなり、かつ基板への実装にあって
は、リード先端面を基板面に対面させて接着材料で固定
する面実装″漏半導体装置において、前記各リードの′
半田溶着領域には貫通孔あるいは凹凸部を設けてなるも
のであって、以下実施例により±発明を説明、する。
第４図は本発明の一実施例による半導体装置の斜視図で
あり、第５図は同じく実装状態でのリード先端部を示す
一部の説明図である。
あり、第５図は同じく実装状態でのリード先端部を示す
一部の説明図である。
第４図に示す牛導体装置は、デュアルインライン形とな
っている。すなわち、レジンからなるパッケージ１の両
側面から突出する複数のり−ド２は途中から全て下方（
ある−いは上方）に向かって突出している。また、各リ
ード２の先端部、すなわち実装時に半田が濡れる半田溶
着領域には貫通孔６が設けられている。
っている。すなわち、レジンからなるパッケージ１の両
側面から突出する複数のり−ド２は途中から全て下方（
ある−いは上方）に向かって突出している。また、各リ
ード２の先端部、すなわち実装時に半田が濡れる半田溶
着領域には貫通孔６が設けられている。
このような構造の半導体装置を基板（配線基板）に実装
した状態にあっては、第５図に示すように、各リード２
の先端部は先端面を基板（配線基板）４に対Ｗｉ載装さ
れた状態で半田５によって基板４に固着される。この際
、半田５はリード２の半田溶着領域に設けられた貫通孔
６部分内にも入り込む。この結果、リード２と半田３と
の接触面積が増大して接合強度が向上するばかりでなく
、半田３で貫通孔６部分を介してリード先端部を被うた
め、リード２の剥離時には従来のリード２と半田５との
界面の剥れ（剪断力）以外に半田の引張破壊をも生じさ
せなければならなくなり、接合強度は従来に比較して大
幅に増大する。したがって、温度サイクル試験における
熱応力によっても、リード２が基板４から剥離すること
はなくかり、断線モード不良の低減化が図れる。
した状態にあっては、第５図に示すように、各リード２
の先端部は先端面を基板（配線基板）４に対Ｗｉ載装さ
れた状態で半田５によって基板４に固着される。この際
、半田５はリード２の半田溶着領域に設けられた貫通孔
６部分内にも入り込む。この結果、リード２と半田３と
の接触面積が増大して接合強度が向上するばかりでなく
、半田３で貫通孔６部分を介してリード先端部を被うた
め、リード２の剥離時には従来のリード２と半田５との
界面の剥れ（剪断力）以外に半田の引張破壊をも生じさ
せなければならなくなり、接合強度は従来に比較して大
幅に増大する。したがって、温度サイクル試験における
熱応力によっても、リード２が基板４から剥離すること
はなくかり、断線モード不良の低減化が図れる。
なお、本発明は前記実施例に限定されない。たとえば、
第６図ＩＪＩＩ 、ｔ （ｂｌに示すように、リード２
の半田溶着領域（ハツチングを施した領域）７に側面あ
るいは下面から溝８を入れ、凹凸部を設けて半田との接
合強度を向上させるようにしてもよい。
第６図ＩＪＩＩ 、ｔ （ｂｌに示すように、リード２
の半田溶着領域（ハツチングを施した領域）７に側面あ
るいは下面から溝８を入れ、凹凸部を設けて半田との接
合強度を向上させるようにしてもよい。
また、本発明はデュアルインライン形について説明した
が、パッケージの全周面からリードが突出する構造等の
半導体装置にも適用できるｉさらに、接着材料は半田以
外のものでもよい。
が、パッケージの全周面からリードが突出する構造等の
半導体装置にも適用できるｉさらに、接着材料は半田以
外のものでもよい。
以上のように、本発明によれば、面実装時に断線モード
不良が生じにくい構造の半導体装置を提供することがで
きる。
不良が生じにくい構造の半導体装置を提供することがで
きる。
第１図は従来の半導体装置の斜視図、第２図は同じく面
実装状態を示す側面図、第３図は同じくリード先端部の
斜視図、第４図は本発明の一実施例による面実装飄の半
導体装置を示す斜視図、第５図は同じく基板に面実装し
た状態におけるリード先端゛部を示す説明図、第６図ｉ
ｌｌ 、 （ｂｌは他の実施例におけるリード先端部を
示す斜視図である。 １山パツケージ、２・・・リード、３・・・半導体装置
、４・・・基板、５・・・半田、６・・・貫通孔。
実装状態を示す側面図、第３図は同じくリード先端部の
斜視図、第４図は本発明の一実施例による面実装飄の半
導体装置を示す斜視図、第５図は同じく基板に面実装し
た状態におけるリード先端゛部を示す説明図、第６図ｉ
ｌｌ 、 （ｂｌは他の実施例におけるリード先端部を
示す斜視図である。 １山パツケージ、２・・・リード、３・・・半導体装置
、４・・・基板、５・・・半田、６・・・貫通孔。
Claims (1)
- 【特許請求の範囲】 １、パッケージと、このパッケージの側面から突出する
とともに、パッケージの上面あるいは下面方向に折れ曲
がって延在する複数のリードと、からなり、かつ基板へ
の実装にあっては、リード先端面を基板面に対面させて
接着材料で固定する面実装−半導体装置において、前記
各リードの半田溶着領域には貫通孔あるいは凹凸−を設
けてなることを特徴とする面実装製半導体装置。 ２、パッケージはレジンからなることを特徴とする特詐
−求の範囲第１項記戦の面実装蓋牛導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18703081A JPS5889850A (ja) | 1981-11-24 | 1981-11-24 | 面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18703081A JPS5889850A (ja) | 1981-11-24 | 1981-11-24 | 面実装型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5889850A true JPS5889850A (ja) | 1983-05-28 |
Family
ID=16198956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18703081A Pending JPS5889850A (ja) | 1981-11-24 | 1981-11-24 | 面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889850A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144243U (ja) * | 1984-02-29 | 1985-09-25 | 日本電気ホームエレクトロニクス株式会社 | Ｄｉｐ型ｉｃの実装構造 |
| JPS60187557U (ja) * | 1984-05-24 | 1985-12-12 | 株式会社 フジソク | 超小型電子部品 |
| JPS61114848U (ja) * | 1984-12-28 | 1986-07-19 | ||
| JPH0736434B2 (ja) * | 1985-10-31 | 1995-04-19 | モトローラ・インコーポレーテッド | はんだ保持リードを有する表面実装可能な集積回路パッケージ |
| JP2017092496A (ja) * | 2017-01-31 | 2017-05-25 | 株式会社村田製作所 | 部品モジュール |
| JP2021034324A (ja) * | 2019-08-29 | 2021-03-01 | 矢崎総業株式会社 | シールドコネクタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698856A (en) * | 1980-01-11 | 1981-08-08 | Hitachi Ltd | Semiconductor resistance device |
-
1981
- 1981-11-24 JP JP18703081A patent/JPS5889850A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698856A (en) * | 1980-01-11 | 1981-08-08 | Hitachi Ltd | Semiconductor resistance device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144243U (ja) * | 1984-02-29 | 1985-09-25 | 日本電気ホームエレクトロニクス株式会社 | Ｄｉｐ型ｉｃの実装構造 |
| JPS60187557U (ja) * | 1984-05-24 | 1985-12-12 | 株式会社 フジソク | 超小型電子部品 |
| JPS61114848U (ja) * | 1984-12-28 | 1986-07-19 | ||
| JPH0736434B2 (ja) * | 1985-10-31 | 1995-04-19 | モトローラ・インコーポレーテッド | はんだ保持リードを有する表面実装可能な集積回路パッケージ |
| JP2017092496A (ja) * | 2017-01-31 | 2017-05-25 | 株式会社村田製作所 | 部品モジュール |
| JP2021034324A (ja) * | 2019-08-29 | 2021-03-01 | 矢崎総業株式会社 | シールドコネクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11502059A (ja) | チップ支持体構造及びチップケーシングを製造するためのチップ支持体 | |
| JPS5889850A (ja) | 面実装型半導体装置 | |
| JP2633680B2 (ja) | 導体パターン接続体とその接続方法 | |
| JPH11317478A (ja) | 半導体装置用ヒ―トスプレッダと半導体装置用パッケ―ジ | |
| US5475569A (en) | Method of testing fine pitch surface mount IC packages | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3352471B2 (ja) | フィルムキャリア | |
| JP3179397B2 (ja) | 半導体装置及びその製造方法 | |
| JPH051597B2 (ja) | ||
| JP3721614B2 (ja) | リードフレーム及び電子部品搭載用基板の製造方法 | |
| JPH0134291Y2 (ja) | ||
| JP3703322B2 (ja) | 電子部品 | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP3680398B2 (ja) | プリント配線板 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3589093B2 (ja) | 放熱板兼補強板付きｔａｂテープ及び半導体装置 | |
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| JPH0217501Y2 (ja) | ||
| JPH0112781Y2 (ja) | ||
| JP2936845B2 (ja) | 集積回路の実装構造 | |
| JPH04133344A (ja) | フレキシブル基板 | |
| JPH09116078A (ja) | 封止型半導体装置 | |
| JPH1154882A (ja) | 電子部品搭載用基板 |