JPS5885994A - メモリ回路 - Google Patents
メモリ回路Info
- Publication number
- JPS5885994A JPS5885994A JP56184774A JP18477481A JPS5885994A JP S5885994 A JPS5885994 A JP S5885994A JP 56184774 A JP56184774 A JP 56184774A JP 18477481 A JP18477481 A JP 18477481A JP S5885994 A JPS5885994 A JP S5885994A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- ram element
- type
- data
- mostr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は牛導体メモリ回路に係〕、特に不揮発性のラン
ダム・アクセス・メモリ（以下ＲＡＭと称す）回路に関
する。
ダム・アクセス・メモリ（以下ＲＡＭと称す）回路に関
する。
従来、スタティックＲ，ＡＭは第１図に示されるような
６コのＭＯＳトランジスタで構成され、このＲＡＭは電
源が供給されている間は書込まれ次データを記憶してい
るが一旦電源が切断されるとその記憶データは失なわれ
てしまう。
６コのＭＯＳトランジスタで構成され、このＲＡＭは電
源が供給されている間は書込まれ次データを記憶してい
るが一旦電源が切断されるとその記憶データは失なわれ
てしまう。
本発明はスタティックＲλＭに記憶され次データが電源
が切断されても喪失せずに再度電源を投入することによ
り書込まれた記憶データが復帰する様にすることを目的
としている。
が切断されても喪失せずに再度電源を投入することによ
り書込まれた記憶データが復帰する様にすることを目的
としている。
本発明によるスタティックＲＡＭは例えば７ａ−ティン
グゲートヲもつＭＯ＆）ランジスタを負荷ＭＯ８とした
２つのインバータ回路を備え、それぞれの入出力を互い
に交叉接続させた構造上もち、通常はスタティックＲＡ
Ｍとして動作するが、一旦供給電源電圧金７０−ティン
グゲートヲもつＭＯ８）ランジスタのピンチ・オフ電圧
よシ高くすると、゛導通側の７０−ティングゲー）ｆ有
するＭＯ８）う／ジスタのツーフーティングゲートに電
子が注入され、そのＭＯ８）ラノジスタの閾値が変動す
る。この閾値の変動は供給電源電圧が切断されても変化
せず、このスタティックＢλＭの′うローティングゲー
トｔ−有する負荷ＭＯ８）ランジスタの閾値に差ができ
る。これはスタティックＢＡＭに記憶されてｂるデータ
をその供給電圧の上昇により、フローティングゲートを
育する負荷ＭＯ８の閾値に差を与えることで記憶し、こ
の記憶は供給電源電圧の有無にかかわらず保持できる。
グゲートヲもつＭＯ＆）ランジスタを負荷ＭＯ８とした
２つのインバータ回路を備え、それぞれの入出力を互い
に交叉接続させた構造上もち、通常はスタティックＲＡ
Ｍとして動作するが、一旦供給電源電圧金７０−ティン
グゲートヲもつＭＯ８）ランジスタのピンチ・オフ電圧
よシ高くすると、゛導通側の７０−ティングゲー）ｆ有
するＭＯ８）う／ジスタのツーフーティングゲートに電
子が注入され、そのＭＯ８）ラノジスタの閾値が変動す
る。この閾値の変動は供給電源電圧が切断されても変化
せず、このスタティックＢλＭの′うローティングゲー
トｔ−有する負荷ＭＯ８）ランジスタの閾値に差ができ
る。これはスタティックＢＡＭに記憶されてｂるデータ
をその供給電圧の上昇により、フローティングゲートを
育する負荷ＭＯ８の閾値に差を与えることで記憶し、こ
の記憶は供給電源電圧の有無にかかわらず保持できる。
またこの記憶を消去する九めには電子が注入され九フロ
ーティングゲートから電子を放出させれば良く、その後
再度上記手段で新しくデータ金記憶させることができる
。
ーティングゲートから電子を放出させれば良く、その後
再度上記手段で新しくデータ金記憶させることができる
。
本発明によるスタティックＲＡＭによれば通常はＲＡＭ
とし−て働き記憶データを不揮発性にしｔい場合も電源
ｉｔ圧會高くするだけで容易にできる。
とし−て働き記憶データを不揮発性にしｔい場合も電源
ｉｔ圧會高くするだけで容易にできる。
次に具体的な実７１例を便用しさらに説明する。
４２図に本発明実施例によシ構成されたＮ型ＭＯＳトラ
ンジスタによるスタティックＲＡＭ素子金示す。第２図
はフローティングゲートをもつＭＯＳトランジスタにＦ
ＡＭＯａ 型トランジスタＱＦＩ。
ンジスタによるスタティックＲＡＭ素子金示す。第２図
はフローティングゲートをもつＭＯＳトランジスタにＦ
ＡＭＯａ 型トランジスタＱＦＩ。
Ｑｒ！ そのソースに接続されるＭＯＳ）ランジスタに
Ｎｆｉエンハンスメン）ＭＯＳ ）ランジスタＱｍＱｃ
、ＲＡＮ素子選択トランスファトラ／ジスタとＬ−Ｃ”
ＮＩ！エンハンスメントＭＯＳトランジスタＱＡ Ｑ
Ｄ で構成された不揮発性ＲＡＭ素子を示す。その動
作として通常はこのＲＡＭｉＪＲＡＭ素子選択信号Ｓ素
子選択信号待にデータの書込み、ま九は読出しが行なわ
れ、一般のスタティックＢＡＭＩＣ子と同様な動作を実
行する。今ここで不発明によるＲＡＭ素子に１のデータ
金書込んだ場合（Ｄ１閣１．Ｄｉ−Ｑ） このデータ
を不揮発性にするためにはまずＲＡＭ素子選択信号Ｓｔ
Ｏにし１次に供給電源電圧を上昇させてＱｙｔ、Ｑｒｘ
）ランジスタのピ／テ・オフ電圧以上にする。この時本
発明によるＲ、ＡＭセルには“１１のデータが書込まれ
ており、Ｑｍ ）ランジスタはＯＦＦ、Ｑｃ）ランジス
タがＯＮの状態にあシ従ってＱＦＩ ）ランジスタに
とりで電源電圧の高さは無関係で電流は流れない、ま九
ＱＦ！）う／ジスタには電流が流れその電源電圧がビ／
テ・オフ電圧を越えるとＱｙｓ ）う／ジスタのフロ
ーティングゲートにアバランシェ電子注入が行なわれ、
ＱＦＩ）ランジスタの閾値が上がる。このと１Ｑｒｔ）
？ンジスタには電流が流れない几め閾値の変動はない。
Ｎｆｉエンハンスメン）ＭＯＳ ）ランジスタＱｍＱｃ
、ＲＡＮ素子選択トランスファトラ／ジスタとＬ−Ｃ”
ＮＩ！エンハンスメントＭＯＳトランジスタＱＡ Ｑ
Ｄ で構成された不揮発性ＲＡＭ素子を示す。その動
作として通常はこのＲＡＭｉＪＲＡＭ素子選択信号Ｓ素
子選択信号待にデータの書込み、ま九は読出しが行なわ
れ、一般のスタティックＢＡＭＩＣ子と同様な動作を実
行する。今ここで不発明によるＲＡＭ素子に１のデータ
金書込んだ場合（Ｄ１閣１．Ｄｉ−Ｑ） このデータ
を不揮発性にするためにはまずＲＡＭ素子選択信号Ｓｔ
Ｏにし１次に供給電源電圧を上昇させてＱｙｔ、Ｑｒｘ
）ランジスタのピ／テ・オフ電圧以上にする。この時本
発明によるＲ、ＡＭセルには“１１のデータが書込まれ
ており、Ｑｍ ）ランジスタはＯＦＦ、Ｑｃ）ランジス
タがＯＮの状態にあシ従ってＱＦＩ ）ランジスタに
とりで電源電圧の高さは無関係で電流は流れない、ま九
ＱＦ！）う／ジスタには電流が流れその電源電圧がビ／
テ・オフ電圧を越えるとＱｙｓ ）う／ジスタのフロ
ーティングゲートにアバランシェ電子注入が行なわれ、
ＱＦＩ）ランジスタの閾値が上がる。このと１Ｑｒｔ）
？ンジスタには電流が流れない几め閾値の変動はない。
このような機構により本発明によるＲＡＭ素子に不揮発
データ″ＩＩが書込まれる。このデータは電源が一旦切
断されても、その後電源が投入されｔ時点で本発明によ
るＲＡＭ素子のＱＦ ｓ、 Ｑｙ ｓ ）う／ジスタの
閾値の違いにより記憶データが復帰する。
データ″ＩＩが書込まれる。このデータは電源が一旦切
断されても、その後電源が投入されｔ時点で本発明によ
るＲＡＭ素子のＱＦ ｓ、 Ｑｙ ｓ ）う／ジスタの
閾値の違いにより記憶データが復帰する。
この場合ＱＦ１ の閾値がＱＦＩ の閾値よシ大きく
なっている九め電源投入侵、Ａ点の電位は０点の電位よ
シ先に高くなる従ってＱｃ ）ランジスタはＯＮし、Ｑ
ｍ ）ランジスタは０１１’ＦＬ、先に書込まれ迄不揮
発書込みデータ１１１が復帰することが確認される。ま
九本発明によるＲＡＭセルの不揮発性記憶データを消去
することはこの場合負荷ＭＯ８にＦＡＭＯａ 型トラン
ジスタを使用しているｔめ紫外線の照射によｐ可能で、
その後再び任意のデータ金上記手段で書込むことができ
る。
なっている九め電源投入侵、Ａ点の電位は０点の電位よ
シ先に高くなる従ってＱｃ ）ランジスタはＯＮし、Ｑ
ｍ ）ランジスタは０１１’ＦＬ、先に書込まれ迄不揮
発書込みデータ１１１が復帰することが確認される。ま
九本発明によるＲＡＭセルの不揮発性記憶データを消去
することはこの場合負荷ＭＯ８にＦＡＭＯａ 型トラン
ジスタを使用しているｔめ紫外線の照射によｐ可能で、
その後再び任意のデータ金上記手段で書込むことができ
る。
以上のように従来の６トランジスタスタテイツクＲＡＭ
素子の負荷ＭＯ８部分にＦＡＭＯａ 屋トランジスタの
ようなフローティノグゲートｆ：ｖするＭＯＳ）ラノジ
スタを構成させることにより従来の６トランジスタスタ
テイツクＲＡＭ素子のその記憶データが電源が切れると
喪失されるという欠点をなくシ、電源切断後も保持した
いデータを書込め、消去するまで記憶できる不揮発性Ｒ
ＡＭ素子會提供できる。
素子の負荷ＭＯ８部分にＦＡＭＯａ 屋トランジスタの
ようなフローティノグゲートｆ：ｖするＭＯＳ）ラノジ
スタを構成させることにより従来の６トランジスタスタ
テイツクＲＡＭ素子のその記憶データが電源が切れると
喪失されるという欠点をなくシ、電源切断後も保持した
いデータを書込め、消去するまで記憶できる不揮発性Ｒ
ＡＭ素子會提供できる。
第１図はＥ／Ｄ型ＭＯ８）う／ジスタによる従来のスタ
ティック凡ＡＭ回路、第２図は木兄明実ｙｓｓによるス
タティックＲＡＭ回路、である。 なお図において、ＱＤＩ、Ｑｐｍ・・・・・・デエプｖ
’）ゾｗ ｙＭｏ ８ ）ランジスタ、Ｑｔ、Ｑｇ、Ｑ
ｓ、Ｑ４・・・・・・エノハンスメン）ＭＯＳ）う／ジ
スタ、ＱＦＩ、ＱＦＩ・・・・・・ＦＡＭＯａ ）う
／ジスタ、Ｑム、 ＱＢ、 ＱＣ。 ＱＤ・・・・侭・工／ハ／スメン）ＭＯＳ）う／シスタ
、である。
ティック凡ＡＭ回路、第２図は木兄明実ｙｓｓによるス
タティックＲＡＭ回路、である。 なお図において、ＱＤＩ、Ｑｐｍ・・・・・・デエプｖ
’）ゾｗ ｙＭｏ ８ ）ランジスタ、Ｑｔ、Ｑｇ、Ｑ
ｓ、Ｑ４・・・・・・エノハンスメン）ＭＯＳ）う／ジ
スタ、ＱＦＩ、ＱＦＩ・・・・・・ＦＡＭＯａ ）う
／ジスタ、Ｑム、 ＱＢ、 ＱＣ。 ＱＤ・・・・侭・工／ハ／スメン）ＭＯＳ）う／シスタ
、である。
Claims (1)
- 不挿発性電界効果トランジスタのドレイ／とゲートとを
電源に接続し、ソース側にエンハンスメントａの絶縁ゲ
ート屋電界効果トラ／ジスタのドレインを接続し、咳エ
ンハンスメント型絶縁ゲート型電界効果トツノジスタの
ソースｔ−基準電位にし九インバータ構造のトランジス
タ回ｗｒｔ″２個備え、それぞれの人出力を互いに交叉
接続させた構造を有することｔ−特徴とするメモリ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184774A JPS5885994A (ja) | 1981-11-18 | 1981-11-18 | メモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184774A JPS5885994A (ja) | 1981-11-18 | 1981-11-18 | メモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885994A true JPS5885994A (ja) | 1983-05-23 |
Family
ID=16159072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184774A Pending JPS5885994A (ja) | 1981-11-18 | 1981-11-18 | メモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885994A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051951A (en) * | 1989-11-06 | 1991-09-24 | Carnegie Mellon University | Static RAM memory cell using N-channel MOS transistors |
| JPH0896122A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | データ変換装置 |
| US5646885A (en) * | 1994-04-01 | 1997-07-08 | Mitsubishi Denki Kabushiki Kaisha | Fast accessible non-volatile semiconductor memory device |
| JP2015149108A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社半導体理工学研究センター | 半導体装置及び記憶装置並びにその制御方法 |
-
1981
- 1981-11-18 JP JP56184774A patent/JPS5885994A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051951A (en) * | 1989-11-06 | 1991-09-24 | Carnegie Mellon University | Static RAM memory cell using N-channel MOS transistors |
| US5646885A (en) * | 1994-04-01 | 1997-07-08 | Mitsubishi Denki Kabushiki Kaisha | Fast accessible non-volatile semiconductor memory device |
| US5757696A (en) * | 1994-04-01 | 1998-05-26 | Mitsubishi Denki Kabushiki Kaisha | Fast accessible non-volatile semiconductor memory device |
| JPH0896122A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | データ変換装置 |
| JP2015149108A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社半導体理工学研究センター | 半導体装置及び記憶装置並びにその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465235A (en) | Non-volatile memory device with a sense amplifier capable of copying back | |
| US5986932A (en) | Non-volatile static random access memory and methods for using same | |
| US7151706B2 (en) | CMIS semiconductor nonvolatile storage circuit | |
| US5914895A (en) | Non-volatile random access memory and methods for making and configuring same | |
| EP0028935B1 (en) | Nonvolatile semiconductor memory circuits | |
| US7408801B2 (en) | Nonvolatile semiconductor memory device | |
| JPH07272490A (ja) | 不揮発性メモリ装置 | |
| TWI228256B (en) | Flash memory device with stable source line regardless of bit line coupling and loading effect | |
| JPH0411953B2 (ja) | ||
| JP3137993B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2807256B2 (ja) | 不揮発性半導体メモリ | |
| US7602641B2 (en) | Method of making a non-volatile memory (NVM) cell structure and program biasing techniques for the NVM cell structure | |
| JPS61117915A (ja) | 遅延回路 | |
| JPH0212695A (ja) | メモリセル及びその読み出し方法 | |
| JP2573335B2 (ja) | 不揮発性メモリ | |
| JPS5885994A (ja) | メモリ回路 | |
| JPH07226088A (ja) | 半導体記憶装置 | |
| US7518917B2 (en) | Nonvolatile memory utilizing MIS memory transistors capable of multiple store operations | |
| US5198998A (en) | Erasable programmable read only memory | |
| US20090147577A1 (en) | Non-volatile semiconductor latch using hot-electron injection devices | |
| US8680887B2 (en) | Nonvolatile configuration memory | |
| JPS6223396B2 (ja) | ||
| JPH0519239B2 (ja) | ||
| JPH01137499A (ja) | 不揮発性メモリ | |
| JP2595228B2 (ja) | 半導体記憶装置 |