JPS588308A - スケジユ−ル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はスケジュール制御装置に関するものであり、
特に負荷をあらかじめ設定さｎたスケジュールで制御す
るスケジュール制御装置において。

あらかじめ設定された回路の名称と、その回路を人、切
する時刻を順次続出し、該当する時刻になると設定値に
対応した回路を入または切にする信号を出力するように
したスケジュール制御装置に関するものである。

従来のスケジュール制御、装置は主としてマイクロコン
ピュータのような演算記憶機能を有するものが用いらｎ
ていた。スケジュールの設定値は例えば週間プログラム
の場合、曜日、負荷を制御する時刻１回路名９人切りの
データ等であり、Ｃの設定は第１図に示すようにキーボ
ード等であらかじめ定められた手順に従って行われてい
た。

第１図はキーボードで設定さｎた表示装置の表示状塾を
示す図である。第２図はキーボードで設定される運転パ
ターンを示す運転パターン図である。即ち＄２図の時刻
ｔ１における運転パターンを水曜日の回路名Ａ２に設定
するには、第１図に示すように曜日は水、負荷を制御す
る時刻は０４００゜回路名は２１人切りのデータは入セ
ットにキーボードで設定される。この設定値はマイクロ
コンピュータの記憶部の記憶回路に記憶さｎ、運転中は
・　順次記憶回路に記憶さｎている設！値を読…し。

マイクロコンピュータに内蔵された時計回路の時間及び
曜日と照合して、一致すると該当する回路に入または切
への制御信号を出力するように構成されていた。

しかしながら上記のようにしてキーボードで設定値を設
定するには１例えば第２図に示す運転パターンにおいて
は１時刻ｔ１〜ｔ、において夫々設定しなければならず
、６回のキーボードの設定操作を行なわなければならな
かった。仁のため、キーボードの設定操作回数が多く、
設定操作に時間がかかり、且つ誤設定が生じる恐れがあ
った。またマイクロコンピュータに設定された設定値を
呼出して確認するには、第２図に示す運転パターンの設
定内容は一命令毎に呼出されるため、２４回の呼出し操
作が必要であり、呼出し操作並びに確認に時間がかかる
ばかりでなく、第２図に示す運転パターンの概要を一目
で判断することができない欠点があった。

この発明は上記のような従来のものの欠点を除去するた
めになさｎたもので、キーボードの設定操作を簡単にす
ることにより、設定操作の時間短縮と設定操作誤りが発
生するのを防止すると共に。

設定値の運転パターンを一目で判読で番るようにしたス
ケジュール制御装置を提供することを目的としでいる。

以下図面によって乙の発明の一実施例を説明する。

１８８図はこの発明に係るスケジュール制御装置の一実
施例を示すブロック線図である。第４図は第１図の記憶
回路の一実施例を示す電気結線図である。第８図及び第
４図において１時計装置（１）は例えばクロックパルス
等の基準信号をＩＡ圧し、こｎを分局回路で分周して時
９分１秒の各信号をつくり計時するもので、計時された
時９分１秒を後述の中央演算処理装置曽に印加するもの
である。

時計表示装置（幻は時計装置（１）で計時された現在時
刻を表示するものである。曜日装置　（３）は時計装置
（１）の１日桁上り信号を計数して週間の曜日をつくる
もので、つ（られた曜日を夫々後述の中央演算処理装置
（至）に印加するものである。曜日表示装置（４）は曜
日装置（１）で９くらｎた曜日を表示するものである。

曜日設定装置（６）は例えば第１図に示す水曜日を設定
して、後述の中央演算処理装置（２）に印加するもので
１例えばディジタルスイッチによって構成されている０
回路名設定装置（６）は例えば第１図に示す回路名Ａ２
を設定して、後述の中央演算処理装置（至）に印加する
もので１例えばディジタルスイッチで構成されている。

入、切設窓スイッチ（７）は端子（ツー）に接続さｎる
と１８２図に示す運転パターンの入七ット（ＯＮ）を設
定し、端子ｔｑｂｊに接続されると第意図に示す運転パ
ターンの切セット（ｏｙｙ）を設定するものである。第
１のインバータ（旬は入、切設窓スイッチ（７）が端子
（７ｍ）に接続ｓｎると、入力がＬレベルのため菖レベ
ルの出力を生じ１人、゛切設窓スイッチ（７）が端子（
７ｋ）に接続されると、抵抗（旬を介して印加される正
電源（→からの゛■レベル入力のため、Ｌレベルの出力
を生、し・るものである、第２のインバータａ０は人、
切設窓スイッチ（７）が端子（７ｂ）に接続さｎると、
入力がＬレベルのためＨレベルが出力を生じ１人、切設
窓スイッチ（７）が端子（７０）に−接続されると、抵
抗＠を介して印加さｎる正電Ｓ（→かうのｇレベル入力
のため。

Ｌレベルの出力を庄じるものである。発振回路（２）は
例えば、０．６〜１秒程度の所定周期のクロックパルス
を、！＠２図に示す運転パターンの時刻ｏ−ｉｓに対応
して発振するものである。押釦スイッチ曽はその閉成時
に発振回路曽を付勢して、所定周期のクロックパルスを
発振させるものである。Ｉａ憶回路（ロ）は例えば第意
図に示すような運勢パターンを発生するもので１発振回
路（２）からのクロックパルスは第２図に示す時刻０−
ＺＳ毎に繰返しタイ【ング入力端子（１）に印加さｎ、
第１のインバータ（８］からのＨレベル出力は第意図に
示す時刻４〜８゜１１〜１８　、１５〜１８１１ｉ１ｆ
ｉ：　−ｋ　’／ト入力端子（３）ニ印加さｎ。

第意のインバータ曽からのＲレベル出力は第３図に示す
時刻ＯＮ４．８〜１１　、１８〜１５　、１８〜２８間
にすセット入力端子（荀に印加されて、出力端子（切に
第２図に示すような運転パターンを発生するものであり
、その具体的な電気回路を第４図に示す。

第４図は記憶回路賛の一実施例を示す電気結線図である
。第４図において、２４進カウンタ（１４ｍ）は発振回
路曽からのクロックパルスを計数し、４ソノ計数値が２
８に達すると１次のクロックパルス印加時に再び計数値
がＯにすセットされるもので。

かつ計数値を雪道符号で出力するものである。デコーダ
（１４ｋ）は冨４進カウンタ（１４鳳）から印加される
２連符号を、インバータ（１４ｇ）の出力によって発振
回路（ロ）からのクロックパルスに同期して復号し、２
４進カウンタ（１４ｍ）の計数値０〜２８に対応して出
力端子ｑ・〜Ｑ論に順次出力を生じるものである。

第１＜２）’Ｆ’−１回路（１４ｄＯ）　〜（１４４１
８）　ハ＠　１のインバータ（旬の出力とデコーダ（１
４ｋ）の出力端子Ｑ、〜Ｑｌｌ　　の出力が共にＨレベ
ルの時に導通状態になり。

Ｈレベル出力を生しるものである。第２のゲート回路（
１４・Ｏ）〜（１４・ｇ８）は第８のインバーターの出
力とデコーダ（１４ｓ）の出力端子Ｑ・〜Ｑｓの出力と
が共に■レベルの時に導通状態になり％　Ｈレベル出力
を生じるものである。フリップフロップ回路（１４ｆＯ
）〜Ｃ１４ｆ２Ｂ）は第１のゲート回路（１４４０）〜
Ｃ１４ｄ２Ｂ）からめＨレベル出力が中ツト入力端子（
Ｓ）に印加されてセットされ、出力端子（切にＨレベル
出力を生じ、第２のゲート回路（１４−〇）〜（１４・
２８）からのＨレベル出力がリセット入力端子（２）に
印加されてリセットされ、出力端子（切にＬレベル出力
を生じるものである。出力端子（１４ｇＧ）〜（１４ｇ
２！Ｉ）はフリップフロップ回路（１４ｆＯ）〜（１４
ｆ！Ｉ）の各出力端子（切に接続さｎたものである。

第１図において、中央演算処理装置−は曜日設定装置（
句で設定さｎた水曜日と１回路名設定装置―）で設定さ
れた回路名ＡＩと、記憶回路軸で設定された第意図に示
す運転パターンとが記憶さｎる記憶部（１６１）　、並
びに時計装ｍ！（υから印加される現在時刻並びに曜日
装置Ｏ）から印加される曜日と。

記憶部（１８１）に記憶されているｊＩ２図に示す運転
パターンの時刻型１〜ｔ・及び水曜日とが一致するか否
かを比較演算する比較演算部（１５りを備えている。モ
ード設定スイッチ曽は第１の端子（ｌ１ｍ）に接続され
ると中央演算処理装置に）を動作させ、記憶部（１５１
）に曜日設定装置値）で設定された水曜日。

回路名設定装置（旬で設定された回１名Ａ２並ｄに記憶
回路（ロ）で設定されまたｊｌ！図に示す運転パターン
を記憶させ、且つ比較演算部（１６幻に比較演算させ゛
るものであり、第２の端子（１６ｂ）に接続されると記
憶部（１５１）に記憶された第７２図に示す運転パター
ンを後述の表示装置−に表示するものであり、第８の端
子（ｉｌｌｓ）に接続されると中央演算処理装置（２）
を動作させないものである。表示セット釦スイッチＯは
その閉成時に記憶部ｌＩｉ！Ｉｏ４で設定される運転パ
ターンを表示装置（２）に表示させるものである６表示
装置に）は記憶団路曽で設定される第２図に示す運転パ
ターン及び中央演算処理装置■の記憶部（１５りに・記
憶されたｊＩｚ図に示す運転パ、ターンを表示するもの
で、第２図に示す時刻０〜２ｓに対応して表示素子とし
ての発光ダイオードが２４個設置され、第２図、に示す
時刻４〜８，１１〜１８゜１５〜１８に対応する発光ダ
イオードを点灯礁曽１時刻０〜４　、８〜１１　、１８
〜Ｉｓ　、　１８〜！！８ｉｃ対応ｔｉｅ光ダイオード
を点灯させろものである。継電器駆動回路■は中央演算
処理装置に）の比較演算部（１６２）での比較演算が一
致すると１回路名ム１〜Ａ８の継電器（宏Ｏｎ）〜（ｉ
ｌｏｈ）を＃Ｉｚ図に示す運転パターンに従って付勢す
るものである。メイク接点（１１ｍ）〜（！１ｋ）は回
路６轟１〜Ａ８の継電器（２（１ｍ）〜（ｚｏｈ）の付
勢時に夫々閉成して、負荷（図示せず）を″第８図に示
す運転パターンに従つ、て運転するものである。　　　
′ 次に第８図及び第４図の動作を説明する。今。

モード設定スイッチ（２）を第１の端子（１６＠）に接
続すると、曜日設定装置１（６）で設定された水曜日と
。

回路名設定装置　（６）で設定された回路名Ａ記と、記
憶回路ａ◆で設定された第２図に示す運転パターンとが
中央演算処理装置（至）の記憶部（１６１）に記憶され
る。− ここにおいて、第２図に示す運転パターンがどのように
して記憶回路曽に設定さ口るかを説明する・押ボタンス
イッチ鋳を閉成すると発振回路−が付勢８むでｊＩｚ図
に示す時刻Ｏ，〜鵞１ζ同期したパルスを発振する。２
４進カウンタ（１４ｍ）は発振回路（２）からのパルス
数を計数し、２４個のパルス数を計数すると計数値□が
Ｏにす七ットされ、その計数値を２進符号化してデコー
ダ（１４ｂ）に出力する。

デコーダ（１４ｂ）は２４進力ｄン夕（１４ｍ）からの
２進符号入力を、インバータ（１４ｇ）を介して印加８
０る発振回路（ロ）のパルスに同期して復号し、出力端
子Ｑ・〜ＱＷに順次出力を生じる。今、第２図の時点Ｏ
〜４において入、切設室スイッチ（υを端子（ハ）に接
続すると、第１のゲート回路（１４ｍＧ）〜（１４４８
）は不導通状態にｊＩｚのゲート回路（１４・Ｏ）〜（
１４・８）、は導通状態になるため、フリップフロップ
回路（１４ｆＯ）〜（１４ｆ８）の′出力はＬレベルと
なる１次にｗｉ冨図の時点４〜８において人、切設室ス
イッチ（７）を端子（７ｍ）に接続すると、ｌ！１のゲ
ート回路（Ｉｎ４）〜（１，４４？）は導通状態になる
ため、フリップフロップ回路（１４ｆ４）〜（１４ｆ）
）の出力はＨレベルとなる。以下同様にして、出力端子
（１４ｇＯ）〜（１４ｇ１１１１）に第２図に示す運転
パターンを得る。

ξのようにして中央演算処理装置（至）の記゛憶部（１
５１）に記憶された運転パターンは、モードｌ［ｔスイ
ッチ曽をｊＩｚの接続端子（１１５ｋ）に接続する仁と
により１表示装置（２）に表示する仁とができる。

表示装ｗｏｅは記憶囲路軸の出力端子（１４ｇＧ）〜（
１４５１１）に対応してｎ個の発光ダイオードを備え。

出力−子（１４ｉ０）〜（１４，Ｈ）のうちＨレベル出
力を発生しているものに対応する発光ダイオードを点灯
させるように構成しているため、第２図に示す運転パタ
ーンを一目瞭然に判別することができる。

またそ−ド設定スイッチ曽をＩｌｌの端子ｃｔｓａ）に
接続した状態で表示セット釦スイッチ出力を閉成すると
、記憶回路ｏ４で設定８ｎる第２図に示す運転パターン
を１時刻θ〜意８毎に順次表示装置（至）に表示する乙
とができる。この間においては、中央演算処理装置（至
）は動作しており、比較演算部（Ｉｎ）において記憶部
（１６１）に記憶さｎた第２図に示す運転パターンの時
点＠１７＠・並びに水曜日と、時計装置（１）Ｗびに曜
日装＠　（８）から入力さｎる現時点の時刻並びに曜日
とを比較演算する。今、比較凍算部（１５！りにおいて
曜日装置（３）の曜日出力が・ネ曜゛日となり、且つ時
計装置（１）の現在値出力がｊＩ！図に示す運転パター
ンの時点１１になったことを確認すると、継電器駆動回
路部に回路名ム２の継電器（！Ｏｈ）を付勢し、そのメ
イク接点（２１ｂ）を閉成させて負荷（図示せず）を動
作させる。次に時計装置（１）の現在出力値が＠２図に
示す運転パターンの時点ｔｌになったことを確認すると
、継電善駆動回路四に回路名Ａ２の継電器（Ｈｂ）を消
勢し、そのメイク接点Ｃ’１１ｋ）を開放させて負荷（
図示せず］の動作を停止させる。以下順次同様にして第
３図に示す運転パターンに従って負荷（図示せず）を動
作させることができる。

なお、上記実施例では第８図に示す運転パターンの時刻
をＯＮ２Ｂのビットとし、１ビツトを１時間に相当させ
、且つ２４進カウンタ（１４ｍ）を用いたが、実用的に
は第２図に示す運転パターンの時刻をＯ〜４８．０〜９
６のビットとし、１ビツトを８０分。

１６分に相当させ、且つ４８進力６ン夕、９６進カウン
タを用いるのが妥当である。

この発明は上記のように構成され、第２図に示す運転パ
ターンをある時間間隔を１ビツトに対応させて設定する
ために、前記１ビツトに対応させたフリップフロップ回
路（１４ｆＯ）〜（１４ｆ！ｌ）を配列し、このフリッ
プフロップ回路（１４ｆＯ）〜（１４ｆ！ｌ）に！４道
カウンタ（１４１）とデコーダ（１４ｋ）とで順次走査
しながらセット、リセットさせ、セット領域、は負荷（
図示せず）の入状態、リセット領域は負神（図示せず）
の入状態に対応させ、この設定されたフリップフロップ
回路（１４ｆＯ）〜（１４ｆＨ）の各ビットのセット、
リセット状態で負荷（図示せず）のスケジュール制御を
行うようにしているため。

運転パターンの設定は短時間ででき、且つ表示セット釦
スイッチ（ロ）を閉成して運転パターン設定状態を表示
装置（至）で表示しながら運転パターンを設定できるた
め、誤設定を防止することがでｈ！。

以上のようにこの発明によれば、運転パターンの設定が
短時間ででき、且つ誤設定を防止できる効果を有する。

【図面の簡単な説明】

第１図はキーボードで設定された゛表示装置の表示状態
を示す図である。第一図はキーボードで設定ｔｉｎる運
転パターンを示す運転パターン図である。第８図はこの
発明に係るスケジュール制御装置の一実施例を示すブロ
ック線図である。第４図は第８図の記憶回路の一実施例
を示す電気結線図である。 図において、各図中同一部分は同一符号を付しており、
（１）は時計装置ｌｌ、（りは時計表示装置、（Ｓ）は
曜日装置、（４）は曜日表示装置、（５）は曜日設定装
置。 （６）は回路名設定装置１．（７）は人、切の設定スイ
ッチ。 （２）は発振回路、（Ｌ４は記憶回路、　（１４ｍ）は
ｚ４進カウンタ、　　（１４ｂ）　Ｉｔデコーダ、（１
４４０）　〜（１４４１８）は第１のゲート回路、　　
（１４ＩＯ）　〜（１４ｍ１１８）　ハ第２　（７）ゲ
ート回路、　　（１４ｆＯ）〜（１４１２８）はフリッ
プフロップ回路、（７）は中央演算処理装置、（ＩＩＩ
）は記憶部、（１５りは比較演算部、ｏｌはモード設定
スイッチ。 （１６ｍ）、（１６ｋ）は第１．第２の端子、初は表示
セット釦３イ″・（至）は表示装−・（２）は継電器駆
動−−路、（２００〜（ｇＯ＆）は継電器、　　（ｉｌ
ｌ畠）〜（！ｌｋ）はメイク接点である。 第１図 第　２　図。 ０１２３４５１ｉ　７８９１０１１１２１３１４１５１
６１７１１１１９２０２１２２２３手続補正書（自発） □特許庁長官殿 １、事件の表示　　　　特願昭　５６−１０６０１８号
２、　発ＱＪｌｌ’＋称　　スケジュール制御装置３、
補正をする者 ６、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書、第１２頁第１行に１点灯」とあるのを「
消灯」と訂正する。 （２）　　同、第１６頁第８行に「入状態」とあるのを
「切状態」と訂正する。

Claims (1)

1. 【特許請求の範囲】 （１）、スケジュールの制御時間間隔毎に夫々対応して
   配列された複数個の記憶要素、前記制御時間間隔毎に夫
   々の前記制御時間間隔に対応する前記記憶要素を１出す
   る選出袋−１及び前記選出装置で選出された前記記憶要
   素に当該制御時間間隔における前記スケジュールの内容
   を記憶させる記憶書込み装置を備えたことを特徴とする
   スケジュール制御装置。 （２）スケジュールの制御時間間隔は、所定周期でパル
   スを発振する発振回路の出力パルスで定められる特許請
   求の範囲第（１）項記載のスケジュール制御装置。 （３）複数個の記憶要素は、夫々フリップフロップ回路
   である特許請求の範ｌ　ｊｉ　（ＩＪ項または＠　（ｆ
   ｆｉＪ項記載のスケジュール制御装置。 （４）選出装置は１発振回路の出力パルスに同期し一装
   置。 （６７選出装置は、スケジュールの制御時間間隔の総数
   を一周期として発振＠路の出力パルスを計数し前記総数
   を計数すると計数値がＯにリセットされるカウンタと、
   別記カウンタの計数値に対応す　。 る出力端子にのみ出力を生じるデコーダとから構成さｎ
   記憶書込み装置は、前記デコーダの出力が印加された記
   憶要素のみにスケジュールの内容を記憶させるように構
   成さｎた特許請求の範囲第傭）項ないしｊｉ　（４７項
   の伺ｎかに記載のスケジュール制御装置。 （６）記憶書込み装置は、スケジュールの制御時間間隔
   に同期して且つ前記スケジュールの内容に応じて接続端
   子が切換えられる入、切設室スイッチと、前記入、切設
   定スイッチの入側時に印加さｎる入力とデコーダからの
   入力とによって付勢され記憶要素にセット信号を供給す
   るｊｌｌのゲート回路と、前記入、切設定スイッチの切
   側時に印加される入力と前記デコーダからの入力とによ
   って付−勢さｎ記［要素にリセット信号を供給する第冨
   のゲート回路とから構成ｓｎた特許請求の範囲＠　（ｉ
   ）゛項記載のスケジュール制御装置。 （７）複数個の記憶要素の記憶内容は、中央演算処理装
   置に印加され、前記中央演算処理装置は前記記憶内容に
   従って負荷を制御するように構成された特許請求の範囲
   第（υ項ないし第（６）項の何れかに記載のスケジュー
   ル制御装置。 ′（８）記憶書込み装置の複数個の記憶要素への瞥込み
   内容は１表示装置に表示さｎるように構成された特許請
   求の範囲第（１）項ないし帛（υ項の何ｎかに記載のス
   ケジュール□制御装置。 （９）表示装置は、複数個の記憶要素に夫々対応して配
   列された表示業子からなり、前記複数個の記憶要素の夫
   々の記憶内容に従って前記表示素子を点灯させるように
   構成された特許請求の範囲第（１項記載のスケジュール
   制御装置。