JPS5879372A - イメ−ジデ−タの拡大縮小装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発＃！ＡＩｒｉ、デジタル−ファックス等に使用され
るイメージデータ０拡大縮小装置に関する。

デジタルファックス若しくは同様の水平走青杉のイメー
ジデータを取り扱うシステムにおいては、送信側と受信
側の主走査密度および一走食密度がそれぞれ婢しくなけ
れはならないｍ−１走食は一般に用紙の送りで実現する
ので、副走査密度を変えること社用紙の送り量を変える
ことで容易に実現できる。しかし、主走査密度は装置の
基本的な構造又は回路によって固定されることが多く、
可変にすることは容易でない。一方、近年においては、
ファックスの送信データの様な文字コードでないテーク
の電子計算器による処理の必要性が高まシつつあり、出
力装置として通常の電子計算機用の出力機器であるドツ
トプリンタ等を使用することが多い。しかし、ドツトプ
リンタ等の電子計算機用出力機器では、主走査密度が不
統一でまちまちであるため、イメージデータの出力装置
として使用するに際して大きな障害となっている。すな
わち、走査密度の異なるプリンタで入力符号と同じ走査
＠度の出力を得るためには、一般に非＊数倍の掛算を必
要とする。換首すれば、主走査密度の異なるイメージ入
出力慎器を結合するためには、従来、浮動小数点演算に
よる入力イメージデータの拡大又は縮小装置が必要でめ
シ、複雑な回路を必要とする欠点かある。

本発明の目的は、上述の事情に鑑み、比較的簡単な回路
で入力イメージデータの拡大（又［１ｍ小）が可能なイ
メージデータの拡大縮小装置を提供し、主走査密度の異
なるイメージデータ入出力機器の結合を容、易ならしめ
ることにある。

本発明の重置は、入力イメージデータをＰ（正の整数）
倍する掛算器と、該掛算器の出力を保持するシフトレジ
スタと、該シフトレジスタの下位ビットを入力して以前
の入力値と〃ｌ算する端数加算器と、該端数加算器のキ
ャリイを前記シフトレジスタの出力に加えてラン長信号
全出力する出力加算器と、Ｍ！Ｊｉ５己シフトレジスタ
のシフト数を制御するシフトコントロールとを備えたこ
とを特頷とする。

先ず、本発明の原理について説明する。本発明は拡大（
縮小）率Ｍを Ｍ＝Ｐ／２ｑ　　　　　　　　　・・・・・・・・・・
・・・・・（１）ただし、ｉ−’、ｑは正の整数 に１ｔＩＩＩ限することにより拡大縮小計算を容易なら
しめ＾。すなわち、整数倍は容易であり、２ｑで割るこ
とはｑビットシフトすることで容易に実現できる。そ−
して、例えば１＜Ｐく１５．０＜、ｑく６のＰ、ｑを用
いることによって得られるＭの値は下表のようになる。

この表から理解されるように、少数点を含む掛・算が容
易に実行され、かつ、上表程度の精度があれば実用上充
分である。上表以上の精度を必要とするときはＰ、ｑの
値を更に大きい範囲まで使用すれば可能である。しかし
、出力ドツト長Ｆｉ＊ｔｘである必賛があるから、上表
の端数は切捨て又は四捨五入しなければならない。切捨
て都による端数が累積すると、拡大された図形は歪んで
しまうことになる。そこで本発明においては、端数を１
１次以前の端数に加えていき、１を越えた時点でラン長
に加えることにより累積誤差を最大１ビツト以下におさ
えることとした。

次に、本発明をモデファイトハフマン符号の入力データ
の拡大（縮小）に適用する場合について詳細に説明する
。モデファイトハフマン符号ハ、−ＣＣＩＴＴの勧告に
従ってファックスのＧｌｌ規格として制定された符号で
あり、ランレングス符号の代表的なものとして使用され
る。本符号ハ、１つの白ラン又は黒ラン長ｌを下記（２
）式で表現し友符号である。

１　＝　ａｏ　十ａｉ２　＋ｍ、　２”　十ａｓ　２’
　十ａ４２’　十ｍ、　２’＋　２＠（ｂｅ　＋　ｂ１
２　＋　ｂｔ　２”　＋ｂｓ　２”　＋　ｂ４２’　＋
　ｂｉ　２　）・・・・・・・・・・・・・・・（２）
ただし、ａ＠　〜ａｌ　、　ｂ、　％　ｂ、は０又は１
である。

（２）式において ａ＠　−）−ａｌ　２　＋　ａｔ　２麿十Ｊ　２’　十
ａ４２’　＋　ａｔ　２’　＝ノＴ・・・・・・・・・
・・・・・・（３）２°（ｂｓ　＋ｂｔ２＋ｂｔ２”＋
ｂｓ２”十ｂａ２’＋ｂｓ２’）＝！ｔｒ　　　　　　
　　　　　　　・・・・・・・・・・・・・・・（４）
とすると、 ｌ：ｌＴ＋ｌＵ である。上記ｌ！は０〜６３ビツト長を表わすターミネ
ートコード（ａ・ｖ　”１　ｙ　”２　＋　ｉｓ　ｔ　
’４　ｖ　”ｌ　）で表現し、上記！Ｕは、６４ビット
単位で６４〜６４×６３ビツト長を表わすメークアップ
コード（ｂ、。

ｋ）ａｔ　ｂｔｔ　ｂｌｅ　１）４１　ｋ’ｓ　）　　
で表現される。（実際には６４〜２５６０ドツトまでの
使用）。すなわち、６ビツトのターミネートコードと、
６ビツトのメークアップコードの組によってラン長を表
現している。（ラン長が６３ビット以内の場合はメーク
アップコードは不要である鬼 上述のモデファイトハフマン符号をＭ倍するためには、 ＭＡ　＝ＭｊＴ十ＭＡＵ　　　　　・・曲・・・・・・
・・・（５）を求めればよい。

ＭＡ’ｙ＝−！−（ｍｓ　＋　ａ１ｇ’　＋　ａｔ　２
”　＋−−ｚｑ ？＆ｓ　　２曝　）　　　　　　　　　　　　　・・・
・・・・・・・・・・−＋６）であるから、今２＠＜Ｐ
＜２’とすれば、（６）式の右辺の分子は、（５＋ｒ）
次の多項式で現わすことができる。すなわち、 Ｍ　ｌ　ｔ　＝ｉ「（ａ、／　十ｍｌ’２　＋−ａ　Ｑ
−１２ｑ−’＋　ａ’、２（−）−・＋＋＋＋＋＋　ａ
’ｇ＋、２”’　）＝−ジーＨＣａｊ十ａｇ’２＋・・
・＋ａち−、２’ｌ−’）　　＋（ａＱ＋・・・・・・
＋ａ臀２″＋１−ｑ）ただしａ　、ｆ〜ａ′、＋ｒは０
または１である。従って上式のうち（ａｏ’十ａｔ’２
　＋−・・・・・十ａ　−、２ｑ−”＞　／　ｚｑ−”
は１未満の端数であシ、（ａ’、＋”−＋　ａ’６＋、
２”−ｑ）は零又は正の整数である。

Ｒ＝　ａｏ’＋　ａ、＃　２　＋　・・・・・−＋ａ４
−１２Ｑ″″１とおいて上式を書き直すと、 Ｍｌ！−Ｆ＋（ａ、′＋・・・−・・＋ａＫ＋ｒ２ｓ＋
ｒ−ｑ）・・・・・・・・・・・・・・・（７）（７）
式のＲ／２ｑは端数である。

一方、 ＭｊＵ：！７・２・（ｂｏ＋ｋｌｓ２＋・・・・・・・
・・＋ｂ、　２”　）＝　２　′−ｑ（ｂ、：　＋　ｂ
、’２　＋　・・−・・・−・−・−・−＋　ｂ％＋、
２”　）・・・・・・・・・・・・・・・（８）である
から、ｑく６の整数であれば（８）式は零又は正の整数
である。

（７）、（８）式から Ｍｌ　＝　］［１＋　（ａＱ＋−・−・−・−・十’ｓ
ａｙ　２　”””’）＋２６−喝（ｂｓ　＋・−−＝　
＋　ｂ　ｌＩ＋ｒ　２　”’　　）・・・・・・・・・
・・・・・・（９）（９）式においてＲ／２ｑは端数で
あるから、新しいラン長ｌ′を、 １　＝Ｍｌ　−Ｒ／２４ ；（１′士・・・・・・・・・＋’Ｓ＋ｒ２　　）囃 ＋　２’−ｑ（ｂｅ＋・・・・・・・・・＋ｂ４，２１
ｉ＋ｒ　）・・・・・・・・・・・・・−・Ｑ呻とし、
端数Ｒ／２ｑ　を累積して１を越えたときに上記ラン長
ｊ′に１を加えて誤差の累積を防ぐことができる。累積
結果の１未満は保持されて、更に次の端数と累積するこ
とは勿論である。

次に、本発明をモデファイトハフマン符号に適用した具
体的な実施例について説明する。図は、不発明の一実施
例を示すブロック図である。すなワチ、デコーダ１．掛
算器２．シフトコントロール３．端数加算器４．出力加
算器５．アンドゲート６および各棟のレジスタ１１〜１
６から構成されている。レジスタ１４はシフトレジスタ
である。

デコーダ１は、直列に入力するモデファイトノ・フマン
符号のメークアップコードおよびターミネートコードを
順次復号してレジスタ１１にセントする。掛算器２はレ
ジスタ１１の内容にレジスタ１２の保持する値Ｐを乗じ
てシフトレジスタ１４にセットする。上記レジスタ１２
ｔｉ（１１式のＰを保持するレジスタであり、今Ｐ＝１
５にセットされているものとする。また、（１）式のｑ
はレジスタ１３に保持されている今ｑ−＝６にセットさ
扛ているものとする。シフトコントロール３は、シフト
レジスタ１４の各ビットのシフトをコントロールする。

加算器４は、シフトレジスタ１４の下位６ビツトを入力
し、以前の累積値を保持するレジスタ１５の内容と加算
し、加算結果は上記レジスタ１５ヘセツトし、キャリイ
出力はキャリイ保持レジスタ１６をセットする。アンド
ゲート６は、キャリイ保持レジスタ１６の出力および信
号線１０２を入力し、出力を出力加算器５に人力させる
　出力加算器５Ｆ′ｉシフトレジスタ１４の出力に上記
アンドゲート６の出力値を加算した結果をラン長として
出力する。

次に、本実施例の動作について説明する。先ず４子１０
１からモディファイドハフマン符号のメークアップコー
ドが受信されデコーダ１でデコードされレジスタ１１に
セットされる。レジスタ１１の出力は掛算器２によって
Ｐが乗ぜられる。レジスタ１１の出力＃′ｉ６ビツトで
ありレジスタ１２は４ビツト（１５＜　２’であるから
）であるから、掛算器２の出力は最大ｌＯビットである
。今メークアツプコードはラン長に対して１／６４でろ
るから、掛算器２の出力をラン長に変換するには２６倍
しなければならない。そして２ｑで割らなければならな
いので、結局シフトコントロール３によって６−ｑビッ
トだけ高位桁の方ヘシフトされる。

シフトレジスタ１４の出力は出力加算器５を通して端子
１０３から出力される。信号１０２はメー、クアツプコ
ードの計算中／ｌ１ＩＩＯ”であり、アンドゲート６の
出力はない。

次に、ターミネートコードが端子１０１から人力しデコ
ーダ１で復号されてレジスタ１１にセットされる。レジ
スタ１１の出力は掛算器２で２倍され最大ｌＯビット長
の出力となってレジスタ１４にセットされる。レジスタ
１４の内容は２ｑで割らなければならないので下位ｑビ
ットが（７）式の端数Ｒ／２ｑに相当する。そこで（６
−ｑ）ビットだけ上位桁方向ヘシフトさせれば下位６桁
が端数を表わすことになる。そこで、シフトコントロー
ラ３はシフトレジスタ１４の内容を一担（ｆｉ−ｑ）ビ
ットだけ上位桁方向ヘシフトさせ、下位６ビツトを加算
器４に送る。加算器４の出力に接続された６ビツトのレ
ジスタ１５には以前に端数が加算され九姑来が累積され
ている。そして加算器４はレジスタ１５の内容と上記入
力とを加算して、加算結果の下位６ビツトをレジスタ１
５にセットし、キャリイによってキャリイ保持レジスタ
１６をセットする。次にレジスタ１４の内容がシフトコ
ントロール３によって６ビツト下位桁方向ヘシフトされ
る（このとき最下位桁が１位の桁となる）。しかるのち
、レジスタ１４の出力が出力加算器５に送られる。この
とき信号線１０２によってアンドゲート６が開かれてい
るから、キャリイ保持レジスタ１６がセットされている
ときは＋１が加舞され、キャリイがなければそのまま出
力端子１０３から出力される。上述の動作により出力端
子１０３からは、まずメークアップコードに対応するラ
ン長のＭ（＝Ｐ／２’）倍が出力され、ついでターミネ
ートコードに対するラン長のＭ倍が端数を切捨てて出力
される。そして切捨てられた端数は端数加算器４で累積
されて、１に達したときにラン長に付加される。従って
、本実施例によれば広範囲の倍率の拡大、縮小が比較的
簡単な回路で実現でき、しかも、１ビツト未満の端数は
各ラン長毎に累積され、１ビツトを越えたとき直ちにラ
ン長に加えられるから累積誤差は高々１ビツトである。

以上のように、本発明においては、入力値の倍率をＭ＝
Ｐ／２ｑとすることにより、整数の掛算とシフトレジス
タのシフト動作によって出力値を得るように構成されて
いるから、比較的簡単な回路で広範囲の倍率による拡大
、縮小を行なうことが可能である。また、１ビツト未満
の端数を累積し、゛累積値が１ビツトに達したときラン
長に加算出力するように構成し友から、累積誤差による
図形の歪が小である。従って、主走査密度の異なるイメ
鳴デ ー　　出力機器の結合を容易ならしめる効果を有する。

【図面の簡単な説明】

図は本発明の一実施例を示すブロック図である。 図において、１・・・デコーダ、２・・・掛算器、３・
・・シフトコントロール、４・・・端数加算器、５・・
・出力加算器、６・・・アンドゲート、１４・・・シフ
トレジスタ。 代理人弁理士　住　１）俊　宗

Claims (1)

【特許請求の範囲】
1. 入力イメージデータをＰ（正の！［叔ン倍する掛算器と
   、該掛算器の出力を保持するシフトレジスタと、該シフ
   トレジスタの下位ビットを入力して以前の入力値と加昇
   する端数加算器と、該端数加算器のキャリイを前記シフ
   トレジスタの出力に加えてラン長信号を出力する出力加
   算器と、前記シフトレジスタのシフト数を制御するシフ
   トコントロールとを備えたことを特徴とするイメージデ
   ータの拡大縮小装置。