JPS5878242A - Scan-out system - Google Patents
Scan-out systemInfo
- Publication number
- JPS5878242A JPS5878242A JP56176419A JP17641981A JPS5878242A JP S5878242 A JPS5878242 A JP S5878242A JP 56176419 A JP56176419 A JP 56176419A JP 17641981 A JP17641981 A JP 17641981A JP S5878242 A JPS5878242 A JP S5878242A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- counter
- address
- gates
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
(1)発明の技術分針
本発明はデータ処理システムを構成するハードウェア、
例えばフリップフロップ、ゲート等の情報音知る大めの
スキャンアウト方式に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical details of the invention The present invention relates to hardware constituting a data processing system,
For example, it relates to a large scan-out method for detecting information sounds such as flip-flops and gates.
(2)技術の背景
回路がLSI化されると、入出力ピンの数の限界でLS
Iの内部回路の状11に−[接動ることは困難であるが
、スキャンアウトによる方法は少数の入出力ビンで内部
回路の状M’l知る方法として有効な手段である。(2) Technical background When circuits are integrated into LSI, the number of input/output pins is limited.
Although it is difficult to directly determine the state of the internal circuit of I, the scan-out method is an effective means of knowing the state of the internal circuit M'l with a small number of input/output bins.
回路を構成するフリップフロ、プ(FF)やゲートには
、それぞれアドレスが割当てられてiす、このアドレス
をスキャンアドレスという、論理ブロック(LSI等)
内の任意のFFの状at知ろうとするとき、このli’
Fに与えられたスキャンアドレスを外部から与えると、
第1図に示すように、マルチプレクサ(MPX)22お
よびマルチプレクサ(QPX)14により選択されて、
指定したFFの内容がスキャン結果(SO)として出力
される。Each of the flip-flops, FFs, and gates that make up the circuit is assigned an address. This address is called a scan address, and is used for logic blocks (LSI, etc.)
When trying to know the state of any FF in this li'
When the scan address given to F is given externally,
As shown in FIG. 1, selected by multiplexer (MPX) 22 and multiplexer (QPX) 14,
The contents of the specified FF are output as the scan result (SO).
スキャンアドレスは2つの部分に分けられ、上位の部分
は各論理ブロックから送られて来るスキャン結果のうち
、必要とする論理ブロック11t選択する九めに使用さ
れる。スキャンアドレスの下位は、論理ブロック11内
の任意のFF21ま九はゲートを選択する九めOアドレ
スとして、全論理プロt / K対して共通に使用され
る。第1図においてスキャンアドレスの上位のビットハ
レジスタ12に下位のビットはレジスタ15に置かれ喪
ものとして示されている。The scan address is divided into two parts, and the upper part is used to select the required logical block 11t from among the scan results sent from each logical block. The lower part of the scan address is used in common for all logic prots/K as the ninth O address for selecting the gate of any FF21 in the logic block 11. In FIG. 1, the upper bits of the scan address are placed in register 12, and the lower bits are placed in register 15, which are shown as blanks.
各論理ブロック(L8I)の内容を、より詳しく説明し
九のが第2図である。輪環プ四、り11゛内には論理ゲ
ート31ないし33およびFF5iないし37會含み、
上記各ゲートおよびFFKF′iそれぞれスキャンアド
レスが割当てられると同時に、それぞれの出力はMPX
22に供給されている。MPX22a前記スキヤンアド
レスに対応して各ゲートまたはFFの出力を論理ブロッ
クの外へ出力するように構成されている。The contents of each logical block (L8I) are explained in more detail in FIG. 2. Ring group 4 and ring 11 include logic gates 31 to 33 and FFs 5i to 37,
At the same time that scan addresses are assigned to each of the gates and FFKF′i, their respective outputs are MPX
22. The MPX 22a is configured to output the output of each gate or FF to the outside of the logic block in accordance with the scan address.
従って、任意のゲートまたtlFFの内容を読出そうと
するときは、それぞれに割当てられたスキャンアドレス
を論理ブロックの外からMPXに与えることにより任意
に読出すことが可能である。Therefore, when it is desired to read the contents of any gate or tlFF, it is possible to do so by giving the scan address assigned to each gate or tlFF to MPX from outside the logical block.
しかし、LSIの集積度が増すと読出し対象となる論理
ゲートやFFも増加し、アドレス数Xも増加し、アドレ
ス空間Xt実現する良めのアドレス線nも増加する。H
z1g12z であるから集積度が倍になるごとにス
キャンアウトに必要な入出力ビン数41本ずつ増加する
。However, as the degree of integration of LSI increases, the number of logic gates and FFs to be read increases, the number of addresses X also increases, and the number of good address lines n that realize address space Xt also increases. H
Since z1g12z, the number of input/output bins required for scanout increases by 41 each time the degree of integration doubles.
一方、LSIの集積度は単位面積当りのゲート数で決ま
るが、入出力ビンの数は単位長さ轟りのビン数で決まる
ため、入出力ビンの増加は集積度に追従できなくなり、
第2図の方法によるスキャンアウト方法で#−j、LS
Iの集積度が増しても、入出力ビンの一数を増加するこ
とが難しく、限界が生じている。On the other hand, the degree of integration of LSI is determined by the number of gates per unit area, but the number of input/output bins is determined by the number of bins per unit length, so the increase in the number of input/output bins cannot follow the degree of integration.
#-j, LS by the scan-out method according to the method shown in Figure 2.
Even if the degree of integration of I increases, it is difficult to increase the number of input/output bins, and there is a limit.
そこで、LSIの集積度が増しても、入出力ビンの増加
を招くことなく、スキャンアウトtwniiならしめる
方式の開発が望まれていた。Therefore, it has been desired to develop a method that allows scan-out twinii without increasing the number of input/output bins even when the degree of integration of LSI increases.
(3)従来技術と問題点
上述のような背景のもと、従来は、第S図に示されるよ
うな回路が用−られていた。これは論理ブp、り41内
のすべてのFF45ないし48を破線で示すように、シ
フトレジスタとして環状に接続し、スキャンアウトを行
うときは、ス中ヤンクロνり(8C)Kより順次シフト
して読出す方式である。上記のように、論理ブロック4
1内のすべてのFF45ないし481)シフトレジスタ
として結合し、最後のFF48の出力をス中ヤン結果(
80)として論理ブロック41の外へ出力することによ
り<スキャンアウトのために必要な信号は、スキャンク
ロックのみとなり1スキャンアドレス信号は不要−とな
り入出力ビンを減少できる。(3) Prior Art and Problems Under the background as described above, a circuit as shown in FIG. S has conventionally been used. This means that all the FFs 45 to 48 in the logic block 41 are connected in a ring as a shift register, as shown by the broken line, and when scanning out, they are shifted sequentially from the 8C (8C)K during the scan. This is a method for reading the data. As above, logical block 4
1 (all FF45 to 481) are combined as a shift register, and the output of the last FF48 is transferred to the output result (
80) to the outside of the logic block 41, the only signal necessary for scan-out is the scan clock, and the 1-scan address signal is unnecessary, allowing the number of input/output bins to be reduced.
しかしながら、上述の方式を採った場合、スキャンクH
fりのみで順次FFの内容¥tlRD出すことができる
ため、すべてのFFのスキャンアウト(全ログアウト)
のときは有利であるが、任意のFFのみtスキャンアウ
トしようとするとき、シフトレジスタの最終段に近い部
分は少ないサイクル数(少ないスキャンクロック)です
むが、シフトレジスタの前段になる程すづクル数を要し
、ランダムにスキャンアウトすることが難しくなる。However, if the above method is adopted, scan H
You can scan out all FFs (all logout) because you can sequentially output the contents of FF\tlRD just by reading f.
However, when attempting to scan out only an arbitrary FF, the part near the final stage of the shift register requires fewer cycles (fewer scan clocks), but the earlier stages of the shift register require fewer cycles. It takes a lot of time and it becomes difficult to scan out randomly.
tた、シフトレジスタ構成により、データ全シフトして
しまうため、本来の論理回路の状at変えてしまう破壊
読出しとなり、システム動作中のスキャンアウトは不可
能であり、スキャンアウト會行う虎めには、システムの
動作を停止してから行い、その後、スキャンインの動作
によりスキャンインデータ(8ID)入力にデータを与
え破壊されたデータを復元する必要がある。t+シフト
レジスタ構成である虎め、あるFFが故障を起し喪場合
、そのFFより前段のPFの内容を知ることは困難であ
る。そのほか、データを復元しようとするとき、エラー
FFより後段にはデータを転送できないため、復元動作
を行うことができない。In addition, due to the shift register configuration, all data is shifted, resulting in destructive readout that changes the state of the original logic circuit, making it impossible to scan out while the system is running. , it is necessary to perform this after stopping the system operation, and then restore the destroyed data by applying data to the scan-in data (8ID) input by the scan-in operation. In the case of a t+ shift register configuration, if a certain FF malfunctions and becomes unavailable, it is difficult to know the contents of the PFs in the preceding stage. In addition, when attempting to restore data, the data cannot be transferred to a stage subsequent to the error FF, so the restoration operation cannot be performed.
tた、FFの、みがスキャンアウトの対象となり、論理
ゲートにスキャンアウトの対象とはならない等、上述の
ような種々の問題点がめった。In addition, various problems such as those described above were encountered, such as only the FFs being scanned out and the logic gates not being scanned out.
(4)発明の目的
本発明の目的は、前述の従来方式における問題点にかん
がみ、LSIの集積度が増加しても、入出力ビンの増加
の必要がなく、比較的速いサイクルでスキャンアウト1
行うことができ、スキャンアウトによりデータの破壊管
間すことなく、かつシステムの動作中においても非同期
にス中ヤンアウ)を可能にすることにある。(4) Object of the Invention In view of the problems in the conventional method described above, an object of the present invention is to eliminate the need for an increase in the number of input/output bins even when the degree of integration of LSI increases, and to achieve scanout in a relatively fast cycle.
The object of the present invention is to enable scanning to be performed asynchronously even while the system is in operation, without data destruction due to scan-out.
(5) 発明の構成
この目的は本発明においては、データ処理システムを構
成するハード’)gアの情報を知るためのスキャンアウ
ト方式において、ス呼ヤンアドレスを供給するためのア
ドレス入力部に、直列入力信号を受は並列出力信号を供
給する機能【有する2、進カウンタ會真備し、鋏2進カ
ウンタは直列入力信号ドまたはカウント機能のいずれか
を選択的に指定する信号を受けてその機能が切換えられ
るようにされ、#2進カウンタの入力には諌2進カウン
タを動作させるためのりEl、り信号およびアドレスを
指定するための直列入力信号が加えられていることt%
黴とするスキャンアウト方式を提供することによって達
成される。(5) Structure of the Invention This object of the present invention is to provide an address input section for supplying a call address in a scan-out method for knowing information about hardware constituting a data processing system. A binary counter has the function of receiving a serial input signal and supplying a parallel output signal. is switched, and # the input of the binary counter is supplied with a signal for operating the binary counter and a serial input signal for specifying an address.t%
This is achieved by providing a scan-out method that removes mold.
(6)発明の実施例
本発明の一実施例としてのスキャンアウト方式を行う論
理ブロック(LSI)のブロック回路図が第4図に示さ
れる。論理ブロック51の内部には論理ゲート52ない
し54およびFF5sないし58が含まれる。上記論理
ゲート52ないし54およびFF55ないし54には、
それぞれスキャンアドレスが割尚てられている。全部で
Xのアト°レスt!!する場合、0からXまでのアドレ
スを表わすのに必要なアドレス線はn二1og2xだけ
必要となり、スキャンアドレスtanビvトを必要とす
る。(6) Embodiment of the Invention A block circuit diagram of a logic block (LSI) that performs a scan-out method as an embodiment of the present invention is shown in FIG. Logic block 51 includes logic gates 52 to 54 and FFs 5s to 58. The logic gates 52 to 54 and FFs 55 to 54 include
A scan address is assigned to each. Totally X's address! ! In this case, n21og2x address lines are required to represent addresses from 0 to X, and scan address tan bits are required.
任意のゲートを九はFFgスキャンアウトしようとする
とキハ、スキャンアドレス用カウンタ60のモード信号
(SR/CT)’1m直列゛入力七−ド(sB)にし、
上記ゲートまたはF’Pに与えられたスキャンアドレス
(Sム)を1ビツトずつ直列入力端子に加え、カウンタ
60へ加えられたスキャンクロック(8C)信号でカウ
ンタ60の中へセットする。上記ゲートまたはFFの出
力はMPX61に供給されており1カウンタ60の出力
はMPX61の選択端子に供給されているから、前駅カ
ウンタ60が示すスキャンアドレスに対応して、MPX
61により選択されたゲートまたはFFの出力管スキャ
ン結果(SO)として、論理プロ、り51の外へと読出
すことができる。When attempting to scan out an arbitrary gate (9 FFg), the mode signal (SR/CT) of the scan address counter 60 is set to 1 m series input (sB),
The scan address (Sm) applied to the gate or F'P is added bit by bit to the serial input terminal, and set into the counter 60 by the scan clock (8C) signal applied to the counter 60. The output of the gate or FF is supplied to the MPX 61, and the output of the 1 counter 60 is supplied to the selection terminal of the MPX 61, so the MPX
The output tube scan result (SO) of the gate or FF selected by 61 can be read out from the logic processor 51.
前述のように、任意のゲートまたはFFtスキャンしよ
うとするときは、スキャンアドレスのビット数nだけの
クロックサイクル會必要とし、nサイクルごとに読出す
ことができる。As mentioned above, when attempting to scan any gate or FFt, it requires clock cycles equal to the number of bits of the scan address n, and can be read every n cycles.
論理プ誼ツク内のスキャンアウト可能なすべてのゲート
およびPF?FFす多うな場合、すなわち全ログアウト
を行うときは、直列入力のモードによって、スキャンア
ドレス用カウンタ60の初期化(rOJアドレス)を行
った後、カウンタ60のそ−ドtバイナリカウyドアツ
ブそ−ド(CT)にする。以後、スキャン結果を読出し
た後、カウンタ60ヘクロツク信号な1パルス入力して
、スキャンアドレスt「1」だけ増加する。前記手順t
スキャンアドレスの9間数Xだけ繰返す、、とt’LK
より論理ブロック51内の全ス中ヤンを行うときは、n
+Xtづクルの動作だけで処理は終了する。All gates and PFs in the logic block that can be scanned out? When there are too many FFs, that is, when all logouts are performed, after initializing the scan address counter 60 (rOJ address) using the serial input mode, the binary counter 60 of the counter 60 is (CT). Thereafter, after reading the scan result, one pulse of a clock signal is input to the counter 60, and the scan address t is incremented by "1". Said procedure t
Repeat for the number X of scan addresses, , and t'LK
When performing a yan in all steps in the logic block 51, n
The process ends with just the +Xt operation.
上述のス呼ヤンアドレスの取扱いは、そのttス呼キャ
ンイン場合にも適用できる。スキャンインは論理ブロッ
クの内部のゲートまたはFF等の要素を外部からセット
する場合の操作であって、スキャンインCa5t、スキ
ャンづンデータ(SID)入力、およびス中ヤンインク
ロック(8IC)、it力によって行われる。The handling of the call scan address described above can also be applied to the case of the tt scan scan-in. Scan-in is an operation when setting elements such as gates or FFs inside a logic block from the outside, and includes scan-in Ca5t, scan-in data (SID) input, scan-in clock (8IC), and IT power. carried out by
前述の実施例においては、スキャンアウトの対象として
、L8Iから成る論理ブロックを用いて説明したが本発
明はこれに限られるものでなく、プリント板回路に回路
l!票を多数装着した場合等においてスキャンアウトを
行う際、プリント板回路を外部へ接続する1続コネクタ
のビン数を減少させること等に応用できる。In the above-described embodiment, a logic block consisting of L8I was used as the scan-out target, but the present invention is not limited to this, and the circuit l! When performing scan-out when a large number of cards are attached, the present invention can be applied to reducing the number of bins of single connectors that connect printed circuit board circuits to the outside.
本爽施例においては、第4図に示されるように、スキャ
ンアウト可能な論理回路において、スキャンアドレスの
供給部に、直列入力を受は並列出力を供給する機能を有
するパイオリカウンタと、上記カウンタの動作モード(
直列入力そ−ドマ光はカウント機能)音指定する信号と
、カウンタ制御のためのクロック信号およびカウンタへ
の直列入力信号を設けること−より、スキャンアウトの
対象、となる論理ブロック内の集積度の増加、すなわち
ゲートおよびFFの数が増加しても、入出力ビンの増加
を招くことなく、任意のグートヤFFの内容を読出すこ
と、および論理プ゛ロック内の全スキャン(ログア6ト
)を行うときも、ス呼ヤンアドレスを毎サイクル与える
ことなく順次取出せるようにすることが可能となる。In this embodiment, as shown in FIG. 4, in a scan-out logic circuit, a scan address supply section includes a prior counter having a function of receiving serial inputs and supplying parallel outputs, and a prior counter having a function of receiving serial inputs and supplying parallel outputs; operating mode (
By providing a signal for specifying sound (the serial input sodomer light has a counting function), a clock signal for counter control, and a serial input signal to the counter, it is possible to determine the degree of integration within the logic block to be scanned out. Even if the number of gates and FFs increases, it is possible to read the contents of any gutya FF without incurring an increase in the number of input/output bins, and to perform all scans (log gates) within the logic block. Even when this is done, it is possible to sequentially take out the call address without having to give it every cycle.
(7)発明の効果
以上詳細に説明したように、本発明によれば、LSIの
集積度が増加しても、入出力ピンの増加の必要がなく、
比較的速いサイクルでスキャンアウトを行うことができ
、スキャンアウトによりデータの破壊を起すことなく、
かつシステムの動作中においても非同期にスキャンアウ
トを行うことができる。(7) Effects of the Invention As explained in detail above, according to the present invention, even if the degree of integration of LSI increases, there is no need to increase the number of input/output pins.
Scan-out can be performed in a relatively fast cycle, and data is not destroyed due to scan-out.
Additionally, scanout can be performed asynchronously even while the system is operating.
第1図はスキャンアウト方式を説明するための一般的な
論理ブロックの集合体會示すブマ、り図、第2図は第1
図の集合体を構成する1つの論理ブロックのより詳細な
プayり回路図、第3図は従来形のスキャンアウト方式
を説明するための従来方式を行う論理ブロックのブロッ
ク回路図、第4図は本発明の一実施例としてのスキャン
アウト方式を行う論理ブロックのブロック回路図である
。
11・・・―論理ブロック、
12・・・・上位のスキャンアドレスレジスタ、131
噛■下位のスキャンアドレスレジスタ、14@拳・・マ
ルチプレクサ、
21・・−・ フリ、プフロ、ブ、
22・・拳・マルチプレクサ、
31.32,5!S@・・・論理ゲート、34.35,
36,57@11・・ フリ、プフロップ、38・・・
・スdfヤンイン回路、
41・・・・倫理ブロック、
42 、45.44−@e−論理ゲート、45 、46
、47 、48 @@@・ フリップフロップ、51
1■・論理ブロック、
52.55,54・・―・論理ゲート、55.56,5
7,58・・−−フリ、プフロ、プ、59・・・・スキ
ャンイン回路、
60・・・・カウンタ、
61・・・・マルチプレクサ。
特許出願人
富士通株式会社
特許出願代理人
弁理士 青 木 朗
弁理士 西 舘 和 之
弁理士 内 1) 幸 男
弁理士 山 口 昭 之
第1図
1
第2図
11
第3図
4(1Figure 1 is a diagram showing a general assembly of logic blocks to explain the scan-out method, and Figure 2 is a diagram showing the assembly of general logic blocks to explain the scan-out method.
FIG. 3 is a more detailed playback circuit diagram of one logic block constituting the collection in the figure; FIG. 3 is a block circuit diagram of a logic block that performs the conventional scan-out method to explain the conventional scan-out method; FIG. 1 is a block circuit diagram of a logic block that performs a scan-out method as an embodiment of the present invention. FIG. 11...Logic block, 12... Upper scan address register, 131
Bit■Lower scan address register, [email protected], 21...-Fri, Pflo, Bu, 22...Fist multiplexer, 31.32,5! [email protected] gate, 34.35,
36,57@11... Furi, Pflop, 38...
・Sdf Yangin circuit, 41...Ethical block, 42, 45.44-@e-logic gate, 45, 46
, 47 , 48 @@@・ Flip-flop, 51
1■・Logic block, 52.55,54...Logic gate, 55.56,5
7, 58...Fri, Pflo, Pu, 59...Scan-in circuit, 60...Counter, 61...Multiplexer. Patent Applicant Fujitsu Limited Patent Attorney Akira Aoki Patent Attorney Kazuyuki Nishidate (1) Yukio Patent Attorney Akira Yamaguchi Figure 1 1 Figure 2 11 Figure 3 4 (1)
Claims (1)
るためのスキャンアウト方式において、スキャンアドレ
スを供給する大めのアドレス入力部に、直列入力信号を
受は並列出力信号【供給する機能を有する2進カウンタ
を真備し、#2進カウンタは直列人力そ−ドま危はカウ
ント杷能のいずれかt選択的に指定する信号を受けてそ
の機能が切換えられるようにされ、#2進カウンタの入
力には該2進カウンタを動作させるためのクロ。 り信号およびアドレスを指定するための直列入力信号が
加えられていることt%黴とするスキャンアウト方式。[Claims] In a scan-out method for determining information about hardware of a data processing system, a larger address input section for supplying a scan address receives a serial input signal and supplies a parallel output signal. The function of the binary counter is switched in response to a signal that selectively designates one of the counting functions when serial manual operation is dangerous. The input of the binary counter is a clock for operating the binary counter. A scan-out method in which a serial input signal for specifying the input signal and the address is applied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56176419A JPS5878242A (en) | 1981-11-05 | 1981-11-05 | Scan-out system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56176419A JPS5878242A (en) | 1981-11-05 | 1981-11-05 | Scan-out system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5878242A true JPS5878242A (en) | 1983-05-11 |
JPS6149698B2 JPS6149698B2 (en) | 1986-10-30 |
Family
ID=16013360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56176419A Granted JPS5878242A (en) | 1981-11-05 | 1981-11-05 | Scan-out system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5878242A (en) |
-
1981
- 1981-11-05 JP JP56176419A patent/JPS5878242A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6149698B2 (en) | 1986-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5173904A (en) | Logic circuits systems, and methods having individually testable logic modules | |
US4860290A (en) | Logic circuit having individually testable logic modules | |
JP4422427B2 (en) | Single chip system and method for testing / debugging this system | |
JPH0668732B2 (en) | Sukiyan method for information processing equipment | |
US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
JP2644378B2 (en) | Diagnostic circuit | |
JPH06160476A (en) | Circuit for controlling test of scan path | |
JP2008164470A (en) | Method and apparatus for scanning internal latch in integrated circuit, and the integrated circuit | |
US5339320A (en) | Architecture of circuitry for generating test mode signals | |
US5515517A (en) | Data processing device with test circuit | |
JPS61155874A (en) | Method and device for detecting fault of large-scale integrated circuit | |
JPS5878242A (en) | Scan-out system | |
US6202185B1 (en) | Methods and apparatus for facilitating scan testing of circuitry | |
JPS59211146A (en) | Scan-in method | |
US20050289421A1 (en) | Semiconductor chip | |
JPH01263739A (en) | Information processor | |
KR100200502B1 (en) | Apparatus for controlling and observing core logic using jtag controller | |
JP2005283207A (en) | Semiconductor integrated circuit device | |
JPH0359475A (en) | Scan-in/out system | |
JPH0358143A (en) | Scan in/out logic circuit for lsi | |
JPH0389178A (en) | Semiconductor integrated circuit | |
JPS6093559A (en) | Scanning system | |
JPH04172266A (en) | Scan-in/out method | |
JPH11264854A (en) | Semiconductor integrated circuit and method for testing it | |
JPS5930152A (en) | Logical circuit diagnosing system |