JPS5878241A

JPS5878241A - 符号化デ−タの誤り検出訂正方式

Info

Publication number: JPS5878241A
Application number: JP56176686A
Authority: JP
Inventors: Shigeo Kaneda; 重郎金田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1981-11-04
Filing date: 1981-11-04
Publication date: 1983-05-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は符号化データの１ビット誤り訂正、２ビット誤
り検出、単一４ビットブロック誤り検出が可能な誤り検
出訂正方式に関するものである。

現在の半導体メモリを用いた記憶装置では、６４ピツト
の被符号化データに８ビツトのチェックビットを付加す
ることにより、１ビツトの誤りを訂正し、２ピツトの誤
りを検出する符号（８ＥＣ−ＤＥＤ符号と呼ばれている
）が広く使用されている。これに対して、将来の記憶装
置では、現状のメモリ素子が１ピツトのデータ出力数で
あるのに対し、複数ビット（例えば、４ビツトになる可
能性が強いと考えられる）のデータ出力ビツト数を有す
るメモリ素子を使用する様になると思わ才する。

このため、現状の５ＥＣ−ＤＥＤ符号に、さらに、複数
ピント（ｂビット）のブロック状の塊となった誤りを検
出する能力を付与する研究がさかんである。この単一の
ブロック誤りを検出できるＳＥ（”−ＤＥ、Ｄ符号を、
以下、５ＥＣ−ＤＥＤ−８ｂＥＤ符号と１１・Ｐぶこと
にする（　５ｂＥＤとはＳｉｎｇｌｅｂ−ｂｉｔ　　ｇ
ｒｏｕｐＥｒｒｏｒ　　Ｄｅｔｅｃｔｉｏｎの略である
）。

ところで、従来の５ＥＣ−ＤＥＤ−８ｂＥＤ符号の理論
的構成法では、もつとも実用化される可能性が高いと考
えられるデータ長６４ビツトの５ＢＣ−ＤＥＤ−８４Ｅ
Ｄ符号の場合、現状の８ＢＣ−ＤＥＤ符月より１ビット
多い９ビツトのチェックピット数を必要とする（例えば
電子通信学会電子計算機研究会゛パリティチェックによ
りバイト誤りを検出可能な８ＥＣ−ＤＥＤ−８ｂＥＤ符
号の構成法゛昭和５６年月月、金田重部著参照）。この
場合、メモリ素子は４ビツトのデータ出力を持っている
から、９ピツトのチェックビットを記憶するだめには、
４ビット出力素子３個か、又は、４ビット出力素子２個
とｌビット出力素子１個とを使用せねばならない。この
ことは、５４ＥＤ機能を付加したために、装置の経済性
が悪化することを意味し、経済性悪化を小さくする為に
１ビツト出カメモリ素子を混在させた場合でも、現状に
比べて余分のメモリ素子を必要とする。まだ、データバ
ス系がノζイト構成とならぬために、制御論理部でも余
分のゲート量を付加しなくてはならない。

本発明は上記の欠点を除去し、現状のＳ　Ｅ　Ｃ−ＤＥ
Ｄ符号と同一の８ビツトのチェックビットを６４ピツト
の被符号化データに付加するのみで、１ビット誤り訂正
、２ビット誤り検出、単一４ビツト・ブロック誤り検出
を可能とするもので、以下図面について詳細に説明する
。

第１図は誤り検出訂正システムの概略ブロック図を示し
たものである。第１図において、１は被符号化データで
あり、該被符号化データ１はチェックビット生成回路１
０に入力されてチェックビット２となり、このチェック
ビット２と被符号化データ１から符号語３が構成される
。従って、チェックピット生成回路１０は符号化回路と
も言える。

誤りを含む恐れのある符号語３はシンドローム生成回路
１１に入力７−キれ、シンドローム情報４が生成される
。このシンドローム情報４は誤りのビット位置を示す情
報を含んでおり、シンドロームデコード回路１２によっ
て誤りビット位置指摘信号５となる。誤り検出回路１４
はシンドローム情報４（および必要ならばシンドローム
デコード回路からの情報も）に従って、誤りの発生を報
告する信号７を生成する。誤りを含む可能性のある被符
号化データ１は誤り訂正回路１３に送られ、誤りピット
位置指摘信号５に従って誤りのビットを反転することに
よす、誤りを修正された被符号化データ６が作られる。

誤り、・訂正回路１３は２人力排他的論理和（Ｘ−ＯＲ
）を被符号化データのビット幅分だけならべたものとし
て構成できる。

さて、現状広く用いられている５ＥＣ−ＤＥＤ符号（１
ビット誤り訂正・２ビット誤り検出符号−）では、６４
ビツトの被符号化データ１に８ビツトのチェックビット
２を付加している。これに対して、ブロック誤り検出能
力を付加したＳ　Ｅ　Ｃ−Ｄ　Ｅ　Ｌ’）符号、すなわ
ち５ＢＣ−ＤＥＤ−８ｂＥＤ符号について考えてみる。

この符号は、１ビット誤り訂正、２ビット誤り検出のみ
ではなく、複数ピッ）（ｂビット）からなる単ｌのブロ
ックに生じたｂピットまでの任意のブロック誤りを検出
することができる。ブロックのピット幅すなわちｂは、
実用的に見てｂ＝４．８．９程度が出現するものと考え
られるが、このうち、主記憶装置には４ビツトのブロッ
ク長のもめが利用される可能性が高いと考えられる。

１）＝４の５ＥＣ−ＤＥＤ−８ｂＥＤ符号、すなわち、
５ＥＣ−ＤＥＤ−８４ＥＤ符号として従来提案されてい
る符号の例を第２図に示す。第２図で空白は“０”であ
る。この従来の例では、被符号化データ（ＤＯｌＤＩ・
・・Ｄ６３）に９ピツトのチェックビット（ＣＯｌＣｌ
・・・Ｃ８）を付加せねばならぬことがわかる。５ＥＣ
−ＩＩＥＤ−８４ＥＤ符号の構成法は従来種々提案され
ているが、第２図に示したように、被符号化データ長例
ピットに対しては、いずれも少なくとも９ビツトのチェ
ックビットを必要とする４のばかりである。

これに対［〜で、本発明では第３ａ図のようなパリティ
検査マトリクスによって与えられる符号を使用する。本
符号は、パリティ検査マ）　ＩＪクスが奇数重み列の性
質をみたす５ＥＣ−ＤＥＤ符号（Ｓ４ＥＤ能力を有しな
い符号）のパリティ検査マトリクスを出発点として、列
の互換を利用して、出来る限りブロック誤り検出確率が
高くなるようにパリティ検査マトリクスを修正すること
によって得られた符号である。第３ａ図でも空白は“０
”を意味する。このような符号の生成手法は、人工知能
において１山登り法」と呼ばれる縦型探索の一種が用い
られるが、４符号生成プログラム自体の細かい説明は本
発明とは直接関係がないので省略する。第３ａ図の符号
は、第２図の符号とは異なり、８ビツトのチェックピッ
）Ｃｏ、ＣＩ・・・Ｃ７のみを用いているが、４ピツト
毎のブロック（ＤＯ１Ｄ］、Ｄ２、Ｄ３　）（Ｄ４、Ｄ
５、Ｄ６、Ｄ７）・・・（Ｄ６０ＸＤ６１　、Ｄ６２、
Ｄ６３）（ＣへＣ１、Ｃ２、Ｃ３）　（Ｃ４、Ｃ５、Ｃ
６、Ｃ７）中に生じた２ビツト以上の任意の誤りを検出
できる。なお、第３ａ図の符号はパリティ検査マトリク
スの各列が奇数重みであるから、１ビット誤りを訂正し
、ランダムな２ビット誤りを検出できる。

第３ｂ図は、符号の機能の確認のために、第３ａ図の符
号に対するブロック内３ピットと４ビツトのシンドロー
ムを示したものである。ここで、（イ）はブロック内３
ビット誤りのシンドローム（７２種）、（ロ）はブロッ
ク内４ビット誤りのシンドローム（１８種）で、シンド
ロームがオール“０”になったり、第３ａ−図の列ベク
トルのいずれかに一致することはない。なお、第３ｂ図
でも空白は“０パである（ただし、（ロ）の場合、各ブ
ロックには１パターンのみしかない）。

次に、第３ａ図の符号に対するシンドローム生成回路（
チェックビットを入力しなければ、そのままチェックビ
ット生成回路となる）、シンドロームデコード回路及び
誤り検出回路の具体的構成例を説明する。

第４図はシンドローム生成回路の構成例である。

第４図において、被符号化データＤＯＸＤ１、Ｄ２、・
・・Ｄ６３とチェックビットＣ０ＸＣ２、・・・Ｃ７は
第３ａ図のパリティ検査マトリクスに従って８個の四入
力排他的論理和ゲートＸ−０Ｒに入力され、シンドロー
ム情報５ＯＸＳ１１・・・Ｓ７が生成される。

第５ａ図島第５ｂ図及び第５Ｃ図はシンドロームデコー
ド回路である。即ち、シンドローム情報５Ｏ１Ｓ１１・
・・Ｓ７は全体で７２個のＡＮＤゲート回路に入力され
、誤りビット位置指摘信号ＥＯ、Ｅｌ、・・・Ｅ６３、
ＥＣ０１ＥＣ１１・・・Ｅｃｒｔ碍られる。ＡＮＤゲー
ト回路の入力で「。」印が付しであるのは、当該信号の
否定に対してＡＮＤを取ることを示す。ここで、例えば
第５ｂ図のＥ２・１は被符号化データのビット２４に誤
りがあることを示す信号であり、第５ｃ図のＥＣＯはチ
ェックビットＣＯに誤りであることを示す信号で、誤り
があると“ｌ”を出力する。

第６図は誤り検出回路の構成例である。ここでは、誤り
レット位置指摘信号ＥＯ−，Ｅ６３、ＢＣＯ〜ＥＣ７の
ＯＲを取ることによって１ビット誤り訂正を行なったこ
とを検出し、一方、シンドローム情報ＳＯ〜ＳｉのＯＲ
を取ることにより誤りの発生を検出する例を示す。２本
の誤り検出報告信号７．．７゜は、シンドローム情報Ｓ
Ｏ〜Ｓ７がオール“０”でなく、かつ、１ビット誤り訂
正が可能な場合（信号７、）と、シンドローム情報がオ
ール“０”ではないが、２ビット誤り又は単一ブロック
誤りの、１ビット誤り訂正としては扱えない場合（信号
７２）とを報告している。

第３ａ図のような符号の生成は計算機プログラムによる
必要があり、初期値として与える５ＥＣ−ＤＥＤ符号に
よって種々の符号ハＩＪティ検査マトリクスが得られる
。第７図は、第３ａ図と同じ機能を有する他のへ１１テ
イ検査マトリクスの例を示したものである。

なお、第３ａ図、第７図ではパリティ検をマトリクスを
奇数重み列としたが、偶数重みとすることもできる。

以上水した様に、本発明では６４ピツトの被符号化デー
タに対して８ビツトのチェックピットを付加するのみで
、１ビット誤り訂正、２ビット誤り検出、単一４ビット
ブロック誤り検出が可能である。従って、現状の１ビッ
ト誤り訂正０２ビット誤り検出符号と同等の冗長ビット
数で複数ピット出力素子の誤りを検出できる。

また、本発明によれば、単一４ビットブロック誤り検出
機能を付加しても、現状の１ビット誤り訂正・２ビット
誤り検出符号と同等の高速な符号化・復号化が可能であ
る。

また、本発明によれば、記憶装置のデータバス系が現状
と同じバイト構成となるだめ、記憶装置制御論理に余分
なゲートを付加する必要がない。

まだ、本発明によれば、８ビツト幅や１２ピツト幅とな
っている制御論理部用データバス系ＬＳＩ論理に適用で
きる。

【図面の簡単な説明】第１図は誤り検出訂正システムの概略ブロック図、第２
図は従来の誤り検出訂正方式に使用する符号例を示す図
、第３ａ図は本発明の誤り検出訂正方式に使用する符号
例を示す図、第３ｂ図は第３ａ図の符号におけるブロッ
ク内３ビット、４ビツトの誤りのシンドロームを示す図
、第４図は第３ａ図の符号に対するシンドローム生成回
路の構成例を示す図、第５ａ図乃至第５ｃ図はシンドロ
ームデコード回路の構成例を示す図、第６図は誤り検出
回路の構成例を示す図、第７図は本発明の誤り検出訂正
方式に使用する他の符号例を示す図である。１・・・被符号化データ、２・・・チェックビット、３
・・・符号化データ、４・・・シンドローム、５・・・
誤すビット位置指定信号、６・・・誤り訂正後の被符号
化データ、７・・・誤り検出報告信号、１０・・・チェ
ックピット生成回路、１１・・・シンドロー、ム生成回
路、１２・・・シンドロームデコード回路、１３・・・
誤り訂正回路、１４・・・誤り検出回路。第１図０

Claims

【特許請求の範囲】１６４ピツトの被符号化データ（Ｄｏ、　ＤＩ、・・・
Ｄｏ３）から８ビツトのチェックビット（ＣＯ９ＣＩ、
・・・Ｃ７）を、次式但し、ｌｈｉ　（””０＋　１　＋・・・６３）は８行
１列の２進列ベクトル、Ｔは転置に従って生成し、速波符号化データとチェックビットか
らなる符号語（Ｄｏ　−Ｄｏ３　、　Ｃ’０〜Ｃ，７）
からシンドローム情報（Ｓｏ、　８１．・・・８７）を
、次式、に従って生成し、該シンドローム情報から誤りビット位
置指摘信号を作り出すと共に誤りの発生を検出し、前記
符号語中の１ビット誤り訂正・２ビット誤り検出を行う
誤り検出訂正方式において、前記（２）式の列ベクトル
Ｉｈ□　ｅ　Ｉｈｌ　＋　”’　Ｉｈ６３　ｔ　１ｈ６
４　ｔ　・・’１ｈ７□は、データ長６４ピツト、チェ
ックビット８ピツトの奇数あるいは偶数重み列の性質を
満足する１ピット誤り訂正・２ピット誤り検出符号にお
けＺ〕パリティ倹査マトリクスの列ベクトルを並び換へ
、かつ、７２ビツトの符号語を４ビツト毎のブロック１
８個（二分割し、該符号語中の任意の１ビット誤りを訂
正し、任意の２ビット誤りを検出するほか、更に１ブロ
ツク中に生じた任意の３ビツト又は４ビツトの誤りを検
出可能としたことを特徴とする符号化データの誤り検出
訂正方式。