JPS5877384A - Still picture transmission system - Google Patents

Abstract

PURPOSE:To obtain a large transmission speed inexpensively, by performing transmission of a picture data between a frame memory of transmission and reception sides only for a part of a picture selected arbitrarily. CONSTITUTION:When an address control section 1 generates a transmission start signal TRS after the section 1 writes a new picture data from a pickup device in a frame memory, a line address counter 3 starts counting of a high speed clock HCL, generates a line address signal LA, and reads out a segment data SD of a pattern selected with an ROM 2. The signal LA at an output terminal 12 and the data SD at an output terminal 13 are encoded and transmitted to the reception side after being added to each line of the picture data. The reception side decodes the LA and SD and rewrites the picture data of a part according to the selected pattern.

Description

【発明の詳細な説明】 本発明は、単位時間当りの画像伝送枚数を多くすること
のできる静止画伝送システムに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a still image transmission system that can increase the number of images transmitted per unit time.

棚々の監視装置などに使用されている静止−伝送システ
ムにおいては、比較的帯域幅の狭い電話回線を主な伝送
路として用いるため、画像一枚当りの伝送時間が５０〜
６０秒と比較的永く掛り、そのため、動きのある被監視
対象物のモニタとして充分な機能を発□揮させることが
できないという間劇点があった。In the stationary transmission system used in various monitoring devices, etc., the transmission time per image is 50 to 50 minutes, as the main transmission route is a telephone line with a relatively narrow bandwidth.
It took a relatively long time of 60 seconds, and as a result, there was a drawback in that it was not able to perform a sufficient function as a monitor for a moving object to be monitored.

そこで、この静止画伝送システムのような狭帯域伝送系
を使用するシステムにおける伝送速度の向上手段として
は、−億データの相関を利用してデータ圧縮を行なうよ
うにしたフレーム相関符号化による変化部分伝送方式や
、フレーム内符号化による可変４％ＤＰＣＭ　（デファ
レンシャル・パルスフード変調）方式などの符号化方式
が従来から提案されていた。Therefore, as a means to improve the transmission speed in a system that uses a narrowband transmission system such as this still image transmission system, a change part using frame correlation coding, which compresses data using the correlation of -100 million data, is proposed. Transmission systems and coding systems such as a variable 4% DPCM (differential pulse hood modulation) system using intra-frame coding have been proposed in the past.

しカニしながら、これら従来の符号化による方式ではい
ずれも嶺雑なデータ処理を要し、そのため、回路規模が
大門＜なって著しくコストアップとなってしまうという
欠点があった。However, all of these conventional encoding systems require complicated data processing, which has the drawback of increasing the circuit scale and significantly increasing costs.

本発明の目的は、上記した従来技術の欠点を除き、ロー
コストでしかも充分に大きな伝送速度が得られるように
した静止画伝送システムを提供するにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a still image transmission system which eliminates the above-mentioned drawbacks of the prior art and which is low in cost and can provide a sufficiently high transmission speed.

この目的を達成するため、本発明け、送信側と受信側に
画像データ蓄積用のフレームメモリを備えた静止画伝送
システムにおいて、これらフレームメモリ間での画像デ
ータの伝送を任意に選択した画像の一部についてだけ行
なえるようにした点を特徴とする。なお、この本発明の
特徴とするところは以下のｇｉｉｉｉｉに立つものであ
る。即ち、一般に監視用システムなどにおいては、伝送
された画像全体についての監視を常時性なう必要はなく
、実際に常時監視を要する部分は画像の特宇の一部分に
限られている場合がほとんどである。そこで、本発明に
おいては、常時は画像面の特に必要とする部分について
だけ任意に選択してその部分についてだけのデータを伝
送するようにし、画像面全体のデータは必要なときだけ
伝送することにより、必要な部分についてのデータだけ
は充分高速で伝送し得るようにしたものである。In order to achieve this object, the present invention provides a still image transmission system that is equipped with frame memories for storing image data on the transmitting side and the receiving side. It is characterized by the fact that it can only be performed on a part of the body. Note that the feature of the present invention is based on the following giii. In other words, in general, in monitoring systems, etc., it is not necessary to constantly monitor the entire transmitted image, and the portion that actually requires constant monitoring is often limited to a special part of the image. be. Therefore, in the present invention, only a particularly necessary part of the image plane is arbitrarily selected and data for only that part is transmitted at all times, and data for the entire image plane is transmitted only when necessary. , only the necessary portions of data can be transmitted at a sufficiently high speed.

以下、本発明による静止画伝送システムの実施例を図面
について説明する。Embodiments of the still image transmission system according to the present invention will be described below with reference to the drawings.

まず、第１図は本発明の一実施例による画像面の分−１
状態を示したもので、伝送すべき画像面を水平力向に４
分割してＳｏ〜８ｓのセグメシ）とし、同じく垂直方向
にも４分割してその先頭ラインアドレスをそれぞれＬ０
〜Ｌ、とじたものであり、これにより画像面全体を１６
の部分に分割している。First of all, FIG.
This shows the condition, and the image plane to be transmitted is 4
It is divided into 4 segments in the vertical direction, and the first line address is set to L0.
〜L, which is the one that is bound, which makes the entire image surface 16
It is divided into parts.

そして、これら１６の部分の組合わせにより伝送すべき
［１１１＋像面パターンを＃Ｉ２図のけ）〜（ホ）に示
す８個のパターンに分類する。Then, by combining these 16 parts, the [111+ image plane pattern to be transmitted is classified into eight patterns shown in #I2 (Figure No.) to (E).

次に＃！３図は本発明による送Ｏｔ＠のフレームメモリ
制御手段の一実施例で、ｌはアドレス制御部、２はリー
ド・オンリー・メモリ　（ＲＯＭという）、３はライン
・アドレス・カウンタ（Ｌ＾カウンタという）、４はＡ
ＮＤ回路、５はＯＲ回路、６はセグメント・カウンタ（
８カウシタという）、７はデータ・セレクタ（セレクタ
という）、８はＯＲ回路、９はデコーダ％ＩＱはパター
ン選択信号ＰＳの入力端子、１１は高速度゛クリックＨ
ＣＬの入力端子、１２はラインアドレス信号ＬＡの出力
端子、１３はセグメンＦデータ８Ｄの出力端子である。next#! Figure 3 shows an embodiment of the transmission Ot@ frame memory control means according to the present invention, where l is an address control section, 2 is a read-only memory (referred to as ROM), and 3 is a line address counter (referred to as L^ counter). ), 4 is A
ND circuit, 5 is OR circuit, 6 is segment counter (
8 is called a counter), 7 is a data selector (called a selector), 8 is an OR circuit, 9 is a decoder %IQ is an input terminal for the pattern selection signal PS, 11 is a high-speed click H
CL is an input terminal, 12 is an output terminal for a line address signal LA, and 13 is an output terminal for segment F data 8D.

なお、８８Ｔはセグメン）スタート信号１Ｌ　Ｅ　（：
ｔラインエンド信号、Ｌ８’ｌ’はラインスタート信号
、ＴＲＩは送信終了信号、ＴＲ８は送信開始信号、８Ｔ
Ａはセグメントの先頭番地データである。Note that 88T is segment) start signal 1L E (:
t line end signal, L8'l' is line start signal, TRI is transmission end signal, TR8 is transmission start signal, 8T
A is the start address data of the segment.

アドレス制御部ｌは送信側のフレームメモリ（図示して
ない）からの画像データの読出しを制御して伝送すべき
１セグメントのデータの読出しを終了するごとにセグメ
ンシスタート信号８８Ｔを発生する左共に、ラインエン
ド信号ＬＢが入力されたときにはラインスタート信号Ｌ
８Ｔを出力し、さらに送信終了信号’ｒＲＩｌが入力さ
れたときには撮像装置からの新しい画像のデータをフレ
ームメモリに書込んだあとで送信開始信号ＴＲ８を発生
する働きをする２ ＲＯＭ２には第２図に示した８ａｌｔのパターン（イ）
〜（ホ）が書込んであり、これら８種類のパターンの分
類にＲＯＭ２の上位３ビツトのアドレスを割当て、残り
のアドレスを画面のラインアドレスに硬１当てる。そし
てデータの４ビツトにセグメントデータＳｏ−Ｓ、を、
１ビツトに伝送パターンの最終ラインを表わす情報ＴＲ
Ｉ！ｉＮＤを記録しておく。An address control unit 1 controls the reading of image data from a frame memory (not shown) on the transmitting side and generates a segmentation start signal 88T every time reading of one segment of data to be transmitted is completed. , when the line end signal LB is input, the line start signal L
8T, and when the transmission end signal 'rRIl is input, the new image data from the imaging device is written to the frame memory and then the transmission start signal TR8 is generated. 8alt pattern shown in (a)
- (e) are written, and the upper 3 bit addresses of ROM 2 are assigned to these 8 types of pattern classification, and the remaining addresses are assigned to the line addresses of the screen. Then, segment data So-S is added to the 4 bits of data.
Information TR representing the final line of the transmission pattern in 1 bit
I! Record the iND.

このＲＯＭ２には入力端子１ｏがらパターン選択信号Ｐ
８が供給され、この信号ＰＳが゛上位３ビットのアドレ
スに与えられて伝送すべき画ｗｅ　面パターンの選択が
行なわれる。This ROM2 has a pattern selection signal P from the input terminal 1o.
8 is supplied, and this signal PS is applied to the upper 3 bits of the address to select the screen pattern to be transmitted.

ＬＡカウンタ３はリセット人力Ｒとクロック入力ＣＬ、
それにイネーブル人力Ｅを有し、アドレス制御部１から
信号ＴＲ８が入力されるとリセットされ、ＯＲ回路５の
出力が１１“になっている間だけ高速クロックＨＣＬに
よるカウントを行なＭＳＲＯＭ２の０番地から順次デー
タの読出しを行なってセグメントデータ８Ｄの取出しを
行なう。LA counter 3 is reset manually R and clock input CL,
It has an enable power E, and is reset when the signal TR8 is input from the address control unit 1, and counts using the high-speed clock HCL only while the output of the OR circuit 5 is 11", starting from address 0 of the MSROM 2. Segment data 8D is extracted by sequentially reading data.

ＡＮＤＩ回路４はセグメントデータ８Ｄの照合を行ない
、セグメント８・−８ｓ＆：ｍ像の伝送を表わす、′ｉ
号が存在するか否かを調べ、信号が存在していたときだ
けＯＲ回路５に′″ｌ“を供給する。ANDI circuit 4 verifies segment data 8D, and 'i' represents transmission of segment 8.-8s&:m image.
It is checked whether the signal exists or not, and ``1'' is supplied to the OR circuit 5 only when the signal is present.

８カウンタ６もリセット入力Ｂ１クロッ゛り人カＣＬ、
イネーブル人力８を備え、アドレス制御部１からのう、
インスタート信号ＬｓＴによりリセットされ、ＯＲ回路
８の出力が１１１１１となっている間だけ高速り四ツク
ＭＯＬにふるカウシＦ動作を行なってデータセレタタフ
のアドレスを発生する。8 Counter 6 also reset input B1 clock input CL,
Equipped with enable human power 8, from the address control unit 1,
It is reset by the in-start signal LsT, and only while the output of the OR circuit 8 is 11111, a high-speed cowling F operation is performed to generate a data selector tough address.

セレクタ７は８セレタタ６から与えられるアドレスによ
ってセグメントデータ８Ｄのセグメント選択を行ない、
選択したセグメントに信号□が存在したときは論ｆＩＩ
Ａ“１′″を、信号が無かったときには論理＠０１を出
力して０Ｒ５ｌ路８に供給する。The selector 7 selects a segment of the segment data 8D according to the address given from the 8 selector 6,
When the signal □ exists in the selected segment, the logic fII
When there is no signal, a logic @01 is outputted and supplied to the 0R5l path 8.

デコーダ９は８カウンタ６からのアドレスを、それに対
応した各セグメントの先願番地データＳＴ＾に変換して
出力し、それをアドレス制御部１に供給する◎ なお、入力端子１１に供給されている高速クロックＨＣ
Ｌの周波数は、−像データの伝送に使用されているクリ
ックの鴫波数、例えば１１６００Ｈｚの数百倍にも選ば
れており、これによりＬムカウンタ３と８カウンタ６の
カウント速度を充分に早くして画像データを１ビツト伝
送する間に全画面のセグメントデータ８Ｄの照合が行な
えるようにしである。The decoder 9 converts the address from the 8 counter 6 into the corresponding first application address data ST^ of each segment and outputs it, and supplies it to the address control unit 1. high speed clock HC
The frequency of L is selected to be several hundred times the frequency of clicks used for transmitting image data, for example, 11,600 Hz, thereby making the counting speed of L counters 3 and 8 sufficiently fast. This is so that the segment data 8D of the entire screen can be compared while transmitting one bit of image data.

次に動作について説明する。Next, the operation will be explained.

アドレス制御部１が撮像装置からの新しい画像のデータ
をフレームメモリに書込んだあとで送信スタート信号Ｔ
Ｒ’８を発生すると１．Ｌ　Ａカラシタ３は高速クロッ
クＨＣＬによるカウントを開始してラインアドレス信号
ＬＡを発生し、ＲＯＭ２０違択されたパターンのセグメ
ントデータ８Ｄの続出しを行なう◎そして、セグメント
データ８Ｄに信号が現われるとＯＲ回路５の出力が００
１になるのでＬＡカウンタ３はカウントを停止し、伝送
すべきパターンの先頭番地を表わす信号Ｌムを出力端子
１２とアドレス制御部１に供給すＪｉ。After the address control unit 1 writes new image data from the imaging device into the frame memory, a transmission start signal T is sent.
When R'8 is generated, 1. The LA color register 3 starts counting using the high speed clock HCL, generates the line address signal LA, and sequentially outputs the segment data 8D of the selected pattern to the ROM 20. When a signal appears in the segment data 8D, the OR circuit The output of 5 is 00
1, so the LA counter 3 stops counting and supplies the output terminal 12 and the address control unit 1 with a signal Lm representing the starting address of the pattern to be transmitted.

それ以後、伝送すべきパターンの最終ラインアドレスに
達するまでのＬムカウシタ３の動作はラインスタート信
号Ｌ８Ｔをカウントすることにより継続される。Thereafter, the operation of the L counter 3 is continued by counting the line start signal L8T until the final line address of the pattern to be transmitted is reached.

一方、８カウンタ６はラインスタート信号Ｌ８丁により
、伝送すべ′Ｉ！ｌｌ１ｌ像データのラインの始まりで
リセツシされ、伝送すべき各セグメントの画像データの
伝送が終了するごとに発生されるセグメシシスターシ信
号８８′ｒによりカウントを行なってセレクタ７のアド
レスを発生する。しかして、セグメントデータ８Ｄに信
号が現われていない間は、ＯＲ回路８の出力がｌ１１１
１になっているから、入力端子１１からの高速クロック
ＨＣＬによる高速カウントを台ない、セグメント８・〜
８．０うちの信号が記録されているセグメン）に達する
までセグメントの走査を続け、セレクタ７の出力が１１
”になったところで高速り田ツタＨＣＬによる高速カウ
ントを停止し、以後、信号８８Ｔによるカウントに移行
する。On the other hand, the 8 counter 6 transmits 'I!' in response to the line start signal L8. It is reset at the beginning of a line of ll1l image data, and the address of the selector 7 is generated by counting based on a segmentation signal 88'r generated every time the transmission of image data of each segment to be transmitted is completed. Therefore, while no signal appears in the segment data 8D, the output of the OR circuit 8 is l111
1, which disturbs the high-speed count by the high-speed clock HCL from the input terminal 11, segment 8...
8.0 The segment continues scanning until it reaches the segment in which the signal is recorded, and the output of selector 7 becomes 11.
'', the high-speed counting by the high-speed Ritatsuta HCL is stopped, and thereafter, the counting is started by the signal 88T.

これによりデ：１１１からは８カウンタ６の出力アドレ
スに対応した各セグメントの先願番地８Ｔ＾が発生され
、アドレス制御部ｌはこの伝送すべき各セグメントの先
一番地８ＴＡをフレームメモリの水平アドレスカウンタ
（図示せず）ｋロードしてフレームメモリから１セグメ
ントの画像データの続出しを開始し、ｌセグメントの画
像データの続出しを終了するとセグメントスタート信号
８８Ｔを発生してＳカウンタ６０カウント値を１だけ進
めて次のセグメントのアドレスを発生させる。As a result, the first application address 8T^ of each segment corresponding to the output address of the 8 counter 6 is generated from D:111, and the address control unit 1 sets the first address 8TA of each segment to be transmitted as the horizontal address of the frame memory. Counter (not shown) k is loaded to start outputting one segment of image data from the frame memory, and when the outputting of image data of l segment is finished, a segment start signal 88T is generated and the S counter 60 count value is started. Advance by 1 to generate the address of the next segment.

そこで、出力端子１２に現われたツインアドレス信号Ｌ
Ａと出力端子１３に現われたセグメントデータ８Ｄとを
符号化し、画像データの各ラインごとに付加して受信側
に伝送する。Therefore, the twin address signal L appearing at the output terminal 12
A and the segment data 8D appearing at the output terminal 13 are encoded, added to each line of image data, and transmitted to the receiving side.

受信側では伝送されたツインアドレス信号ＬＡとセグメ
ントデータ８Ｄを復号化し、受信側のフレームメモリに
対する書込みアドレス制御を行ない１選択されたパター
ンにしたがった部分の画像データだけの書換えを行なわ
せる０ このとき、入力端子１０に供給すべきノ（ターン選択信
号“Ｐ８は受信側から送信側に伝送される制−ンの選択
は受信側からのり噌−トコシト胃−ルによって任意紀行
なえるようにすると共に、所定の一期で鯖２ｆｇのパタ
ーン（イ）が自動的に選択されるようにしである。The receiving side decodes the transmitted twin address signal LA and segment data 8D, performs write address control for the frame memory on the receiving side, and rewrites only the image data of the portion according to the selected pattern. , the turn selection signal "P8" to be supplied to the input terminal 10 is transmitted from the receiving side to the transmitting side so that the selection of the control can be carried out arbitrarily according to the direction from the receiving side. The mackerel 2fg pattern (a) is automatically selected in a predetermined period.

従って、この実施例によれば、受信側でのモニタ状態に
応じて鯖２ＷＪの（イ）〜■のうちの任意のパターンな
選択し、画像面の必要な部分については充分に短かい一
期で新たなデータの伝送を行なわせることができ、動き
のある被監視対象物に対しても充分に追従してモニタす
ることができる上、績２図の（ロ）〜（イ）のいずれか
のパターンによる伝送が永く続いたときには所定の一期
でパターン←）に示す全画像面の伝送が所定の一期で繰
り返されるため、被監視対象物に対する全体的な照度の
経時変化などにより不自然な画像となるのが防止される
。Therefore, according to this embodiment, any pattern from (A) to (■) of Saba 2WJ is selected according to the monitor status on the receiving side, and a sufficiently short one period is selected for the necessary part of the image plane. It is possible to transmit new data using the 3D 3D, and it is possible to sufficiently follow and monitor moving objects, and it is also possible to perform any of (B) to (B) in Figure 2. If the transmission according to the pattern continues for a long time, the transmission of the entire image plane shown in the pattern ←) will be repeated in one predetermined period, resulting in unnatural changes in the overall illuminance of the monitored object over time. This prevents the image from becoming garbled.

以上説明したように、本発明によれば、受信側でモニタ
すべき画像面のうち、必要な部分を任意に選択してその
部分の画！データだけを順次伝送するようにしたから、
必要な一億部分については充分な伝送速度を得ることが
でき、従来技術の欠、点を除き、回路規模の増大などに
伴うコストアップがなく、シかも充分に伝送時間の短縮
が可能な静止画伝送システムを提供することができる。As explained above, according to the present invention, a necessary portion of the image plane to be monitored on the receiving side is arbitrarily selected and the image of that portion is displayed! Since only data is transmitted sequentially,
It is possible to obtain a sufficient transmission speed for the necessary 100 million parts, and, except for the shortcomings and points of the conventional technology, there is no cost increase due to an increase in circuit scale, and the transmission time can be sufficiently shortened. image transmission system.

【図面の簡単な説明】[Brief explanation of drawings]

＃１１１図は本発明による静止画伝送システムの一実施
例における画像面の分割状態を示す説明図、＄２図ヒ）
〜（ハ）は同じく画像面パターンの一実施例を示す説明
図、＃１１３図は本発明による静止画伝送システムの送
信情の一実施例を示すブ田ツク図である。 １・・・・・・アドレス制御部、２・・・・・・リード
・オンリー・メモリ、３・・・・・・ラインアドレスカ
ウンタ、６・・・・・・セグメントカウンタ、７・・・
・・・データセレタタ９・・・・・・デコ・・・ダ。 代理人　弁理士　武　−状部 （ほか１′名） 第１図 箔２図Figure #111 is an explanatory diagram showing the divided state of the image plane in an embodiment of the still image transmission system according to the present invention, Figure $2 h)
Figures 1 to 3C are explanatory diagrams showing an example of the image surface pattern, and Figure #113 is a block diagram showing an example of transmission information of the still image transmission system according to the present invention. 1... Address control unit, 2... Read only memory, 3... Line address counter, 6... Segment counter, 7...
...Data selector 9...Deco...da. Agent: Patent Attorney Takeshi-Jibu (and 1 other people) Fig. 1 Haku Fig. 2

Claims (1)

【特許請求の範囲】 （１１送信側と受信側にそれぞれ画像データ蓄積用のフ
レームメモリを備えた静止画伝送システムにおいて、こ
れらフレームメモリのメモリ領域を複数の所定のパター
ンにしたがって分割し、該分割したメモリ領域の一つを
任意に選択してアタセス可能なメモリ制御手段を設け、
上記送信側と受信６１１１１７）フレームメモ９間で伝
送されるデータを伝送すべき画像データの一部分に限宇
することにより伝送時間を短縮するように構成したこと
を特徴とする静止画伝送システム。 （２）　　特許請求の範囲第１項において、伝送すべき
画像を水平方向に分離したセグメントと垂直方向に分離
したラインアドレスとｋよって分納し、これらセグメン
トとラインアドレスの組合わせにより前記所定のパター
ンを形成したことを特徴とする静止画伝送システム。 Ｃ８）　　特許請求の範５１１２項において、前記メモ
リ制御手段を、前記複数の所定のパターンのそれぞれに
対応したラインアドレスにセグメントデータを格納した
り−ド・オンリー・メモリと、該リード・オンリー・メ
モリから順次データを読出すための２インアドレスカウ
シタと、前記リード・オンリー・メモリから読出したデ
ータにセグメントデータが現われるまで前−紀アドレス
カウンタを高速でカウントさせる制御回路と、前記リー
ドｅオンリー・メモリから続出したセグメントデータを
伝送すべきセグメントのアドレスに変換するためのアド
レス発生回路と、これら制御回路及びアドレス発生回路
を制御し前記セグメントデータが存在したセグメントの
先頭アドレスから前記フレームメモリの画像データを読
出して受信側に伝送すると共に１ライン分の画像データ
の伝送終了ごとに前記ラインアドレスカウンタを１カウ
ント進めるアドレス制御部とで構成し、前記ラインアド
レス及びセグメントデータを画像データと共に伝送する
ことにより受信側フレームメモリの部分的ａｉｌ！ＩＩ
像データの書換えを行なうようにしたことを特徴とする
静止画伝送システム。[Claims] (11) In a still image transmission system including frame memories for storing image data on each of the transmitting side and the receiving side, the memory areas of these frame memories are divided according to a plurality of predetermined patterns, and the provided with a memory control means that can arbitrarily select and access one of the memory areas;
611117) A still image transmission system characterized in that the transmission time is shortened by limiting the data transmitted between the transmitting side and the receiving side to a part of the image data to be transmitted. (2) In claim 1, an image to be transmitted is divided into horizontally separated segments and vertically separated line addresses, and the predetermined pattern is created by a combination of these segments and line addresses. A still image transmission system characterized by forming. C8) Claim 5112, wherein the memory control means stores segment data at line addresses corresponding to each of the plurality of predetermined patterns. a 2-in address counter for sequentially reading data from the read-only memory; a control circuit for causing a pre-address counter to count at high speed until segment data appears in the data read from the read-only memory; An address generation circuit for converting the segment data successively generated from the memory into the address of the segment to be transmitted, and controlling these control circuits and the address generation circuit to generate image data in the frame memory from the start address of the segment where the segment data existed. and an address control unit that reads and transmits the line address and segment data to the receiving side and increments the line address counter by 1 each time transmission of one line of image data is completed, and transmits the line address and segment data together with the image data. Partial ail of receiver frame memory! II
A still image transmission system characterized by rewriting image data.