JPS5877252A - 入力保護回路装置 - Google Patents
入力保護回路装置Info
- Publication number
- JPS5877252A JPS5877252A JP17457281A JP17457281A JPS5877252A JP S5877252 A JPS5877252 A JP S5877252A JP 17457281 A JP17457281 A JP 17457281A JP 17457281 A JP17457281 A JP 17457281A JP S5877252 A JPS5877252 A JP S5877252A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- resistor
- junction
- pad
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims 2
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 3
- 101150015217 FET4 gene Proteins 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えばＭ Ｉ Ｓ （Ｍｅｔａｌ Ｉｎｓ
ｕｌａｔｏｒＳｅｍ １ｃｏｎｄｕｃｔｏｒ ）型ＩＣ
の入力段を保護するための入力保護回路装置に関するも
のである。
ｕｌａｔｏｒＳｅｍ １ｃｏｎｄｕｃｔｏｒ ）型ＩＣ
の入力段を保護するための入力保護回路装置に関するも
のである。
この種の入力回路は静電保護回路として、入力パッド（
ポンディングパッド）に接続された拡散層抵抗と、この
抵抗及びＭＩＳＦＢＴ部入力段関に接続されたクランプ
ダイオードとからなるものが知られている。この保護回
路は、拡散層抵抗とクランプダイオードとのバランスに
よって、過入力に対する保護を行なっているが、本発明
者が検討したところ次のような欠点があることが判明し
た。即ち、拡散層抵抗は全長な通して例えば５μｍ幅に
細く形成されているために、何らかの原因で過入力が加
わった場合にはこれによる高電界が拡散層抵抗に加わり
、牛導体基板とのＰＮ接合の破壊な招いてしまう。これ
は、拡散層抵抗が幅狭であって過電界に対して接合耐圧
がもたないことに依るものである。この結果、クランプ
ダイオードに過度の入力が加わり、ゲート保護を有効に
図れないことになる。
ポンディングパッド）に接続された拡散層抵抗と、この
抵抗及びＭＩＳＦＢＴ部入力段関に接続されたクランプ
ダイオードとからなるものが知られている。この保護回
路は、拡散層抵抗とクランプダイオードとのバランスに
よって、過入力に対する保護を行なっているが、本発明
者が検討したところ次のような欠点があることが判明し
た。即ち、拡散層抵抗は全長な通して例えば５μｍ幅に
細く形成されているために、何らかの原因で過入力が加
わった場合にはこれによる高電界が拡散層抵抗に加わり
、牛導体基板とのＰＮ接合の破壊な招いてしまう。これ
は、拡散層抵抗が幅狭であって過電界に対して接合耐圧
がもたないことに依るものである。この結果、クランプ
ダイオードに過度の入力が加わり、ゲート保護を有効に
図れないことになる。
従って、本発明の目的は、拡散層抵抗の接合破壊強度を
向上させて入力保護を充二分に図れる構造を提供するこ
とにある。
向上させて入力保護を充二分に図れる構造を提供するこ
とにある。
この目的を達成するために、本発明によれば、上記の如
き拡散層抵抗のうち、入力パッド側の接合面積を拡大す
るようになし、これによって破壊の生じ易い部分の電界
を緩和して破壊を防止している。
き拡散層抵抗のうち、入力パッド側の接合面積を拡大す
るようになし、これによって破壊の生じ易い部分の電界
を緩和して破壊を防止している。
以下、本発明の実施例を図面について詳細に説明する。
第１図は入力保護回路を示すものであって、ｌは入力端
子、２は保糎抵抗（拡散層抵抗）、３はクランプダイオ
ードであり、４はゲート保護されるべき入力段のＭＩ
８ＦＥＴである。
子、２は保糎抵抗（拡散層抵抗）、３はクランプダイオ
ードであり、４はゲート保護されるべき入力段のＭＩ
８ＦＥＴである。
この保護回路は第２図に示す如き平面形状に形成されて
いる。ここで、上記入力端子１はアルミニウムのポンデ
ィングパッドとして構成され、また拡散層抵抗２はパッ
ド１側へ直線的に面積拡大された形状となっている。拡
散層抵抗２の他端側はクランプダイオード３のＮ＋型拡
散領域に連続されている。５は他方のＮ＋型拡散領域、
６はゲート電極、７はゲート６−拡散領域５間を接続す
るアルミニウム配線である。また、入力段のＭＩＳＦＥ
Ｔ４はＮ＋型拡散領域８，９とゲート電極１０からなっ
ており、ゲート電極１０はアルミニウム配線１１によっ
てクランプダイオード３へ接続されている。
いる。ここで、上記入力端子１はアルミニウムのポンデ
ィングパッドとして構成され、また拡散層抵抗２はパッ
ド１側へ直線的に面積拡大された形状となっている。拡
散層抵抗２の他端側はクランプダイオード３のＮ＋型拡
散領域に連続されている。５は他方のＮ＋型拡散領域、
６はゲート電極、７はゲート６−拡散領域５間を接続す
るアルミニウム配線である。また、入力段のＭＩＳＦＥ
Ｔ４はＮ＋型拡散領域８，９とゲート電極１０からなっ
ており、ゲート電極１０はアルミニウム配線１１によっ
てクランプダイオード３へ接続されている。
第３図は拡散層抵抗部の断面構造を示し、１２はＮ型半
導体基板、１３はＰ型ウェル、１４はフィールド８ｉＱ
２膜、１５はリンシリケートガラス膜である。
導体基板、１３はＰ型ウェル、１４はフィールド８ｉＱ
２膜、１５はリンシリケートガラス膜である。
上記の如（、拡散層抵抗２の入カハッド側の面積を直線
的に拡大したことから、既述した破壊の生じ易いパッド
側での拡散層２−半導体基板１２間のＰＮＮ接面面積、
本来のものよりも拡大されたことになる。こｄ結果、パ
ッド１かも入る高電圧が拡散層抵抗２の拡大部分２−ａ
における拡大されたＰＮ接合によって充分に緩和され、
そこでの電界を減少させることができる。このため、ク
ランプダイオード３に加わる負荷を太き（することなく
、拡散層抵抗２の接合破壊強度を高め、その破壊を防止
して有効なゲート保護を行なうことができる。
的に拡大したことから、既述した破壊の生じ易いパッド
側での拡散層２−半導体基板１２間のＰＮＮ接面面積、
本来のものよりも拡大されたことになる。こｄ結果、パ
ッド１かも入る高電圧が拡散層抵抗２の拡大部分２−ａ
における拡大されたＰＮ接合によって充分に緩和され、
そこでの電界を減少させることができる。このため、ク
ランプダイオード３に加わる負荷を太き（することなく
、拡散層抵抗２の接合破壊強度を高め、その破壊を防止
して有効なゲート保護を行なうことができる。
なお、上記拡散層抵抗２の平面形状については、１ｇ４
図に明示するように、上記の直線的拡大部２ａを一点鎖
線の如くに長くすることもできる。うまりこの場合には
、拡散層抵抗自体が大きめに形成されるときに効果があ
り、その高抵抗分による電圧降下で高電界が加わっても
これを延長された拡大部分２ａＫよる拡大されたＰＮＷ
ｃ合で緩和することができる。また、拡大部２ａの輪郭
は、上記のように直線状であるだけでな（、破線で示し
たようにステップ状の形状としてもよい。
図に明示するように、上記の直線的拡大部２ａを一点鎖
線の如くに長くすることもできる。うまりこの場合には
、拡散層抵抗自体が大きめに形成されるときに効果があ
り、その高抵抗分による電圧降下で高電界が加わっても
これを延長された拡大部分２ａＫよる拡大されたＰＮＷ
ｃ合で緩和することができる。また、拡大部２ａの輪郭
は、上記のように直線状であるだけでな（、破線で示し
たようにステップ状の形状としてもよい。
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基いて更に変形が可能である。例えば、拡散層抵
抗の拡大部の形状は更に変形することができるし、種々
のサイズを選択できる。
思想に基いて更に変形が可能である。例えば、拡散層抵
抗の拡大部の形状は更に変形することができるし、種々
のサイズを選択できる。
図面は本発明の実施例を示すものであって、第１図は入
力保護回路の等価回路図、第２図はその平面形状を示す
平面図、！Ｉ！３図は第２図のＸ−Ｘ線断面図、第４図
は拡散層抵抗の平面形状を説明するための平面図である
。 なお、図面に示された符号において、ｌは入力パッド（
端子）、２は拡散層抵抗、２ａは拡大部分、３はクラン
プダイオード、４はＭＩＳＦＥＴである。
力保護回路の等価回路図、第２図はその平面形状を示す
平面図、！Ｉ！３図は第２図のＸ−Ｘ線断面図、第４図
は拡散層抵抗の平面形状を説明するための平面図である
。 なお、図面に示された符号において、ｌは入力パッド（
端子）、２は拡散層抵抗、２ａは拡大部分、３はクラン
プダイオード、４はＭＩＳＦＥＴである。
Claims (1)
- １、拡散層からなる保護抵抗が入力パッドに接続されて
いる入力保護回路装置において、前記拡散層と牛導体基
体との間の接合面積が前記入力パッド側において拡大さ
れていることを特徴とする入力保護回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17457281A JPS5877252A (ja) | 1981-11-02 | 1981-11-02 | 入力保護回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17457281A JPS5877252A (ja) | 1981-11-02 | 1981-11-02 | 入力保護回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877252A true JPS5877252A (ja) | 1983-05-10 |
Family
ID=15980900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17457281A Pending JPS5877252A (ja) | 1981-11-02 | 1981-11-02 | 入力保護回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877252A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015973A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS6254458A (ja) * | 1985-09-03 | 1987-03-10 | Toshiba Corp | 入力保護回路 |
-
1981
- 1981-11-02 JP JP17457281A patent/JPS5877252A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015973A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS6254458A (ja) * | 1985-09-03 | 1987-03-10 | Toshiba Corp | 入力保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| JPH03180074A (ja) | 半導体装置 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JPS5877252A (ja) | 入力保護回路装置 | |
| US4922316A (en) | Infant protection device | |
| JPH057870B2 (ja) | ||
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JP3185723B2 (ja) | 半導体装置 | |
| JP2669245B2 (ja) | 半導体装置 | |
| JP4033513B2 (ja) | クランプ素子 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS60136359A (ja) | 半導体集積回路装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPS62165353A (ja) | 半導体集積回路装置 | |
| JPS6262561A (ja) | 入力保護回路 | |
| US5432369A (en) | Input/output protection circuit | |
| JP3387622B2 (ja) | 半導体装置の保護回路 | |
| JP3409414B2 (ja) | 半導体装置 | |
| JPH0237112B2 (ja) | ||
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| GB2151846A (en) | A high voltage destruction-prevention circuit for a semiconductor integrated circuit device | |
| JPH03291970A (ja) | 半導体装置 | |
| JPH03257960A (ja) | 半導体装置 | |
| JPH07131005A (ja) | 半導体装置の保護回路 |