JPS5874064A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS5874064A JPS5874064A JP56174306A JP17430681A JPS5874064A JP S5874064 A JPS5874064 A JP S5874064A JP 56174306 A JP56174306 A JP 56174306A JP 17430681 A JP17430681 A JP 17430681A JP S5874064 A JPS5874064 A JP S5874064A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- tape
- sprocket
- hard material
- sprocket holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、テープ・キャリア方式によって製造される半
導体集積回路に用いるリードフレームに関するものであ
る。
導体集積回路に用いるリードフレームに関するものであ
る。
テープ・キャリア方式は、ポリイ々ド樹脂□等の絶縁性
の７レキシブルなフィルム上に密着して設けられた導電
性のリードを有するリードフレームと半導体装置に設け
られ九凸起電極とを直接に熱圧着すゐ組み立て方式であ
る。
の７レキシブルなフィルム上に密着して設けられた導電
性のリードを有するリードフレームと半導体装置に設け
られ九凸起電極とを直接に熱圧着すゐ組み立て方式であ
る。
このテープ・キャリア方式では、長尺状のフィルムに同
一のり−ド・パターンを連続して形成できるので、半導
体装置をリードフレームに熱圧着した装線半導体装置の
電気的試験が自動的にできるという長所がある・ 従来のテープ・キャリア方式用のリードフレームは第１
図のように均質のテープ状のポリイミド−〇絶縁性フイ
ｉム７１゛、の、両側に等間隔のスプロケット・ホール
２を開け、７中央部にデバイス・ホール４を開けてリー
ドフレーム３を金属屑触法および電抵鍍金法等によりて
連続的に形成する。リート−フレームの半導体装置搭載
側はデバイス・ホール−４に突き出したものとなりてお
シ、リードフレームの先端部３ａにおいて半導体装置５
の電極に熱圧着されリードフレームの他端３Ｃに探針１
−＊触させて半導体装置の電気的な特性を測定すること
ができる。
一のり−ド・パターンを連続して形成できるので、半導
体装置をリードフレームに熱圧着した装線半導体装置の
電気的試験が自動的にできるという長所がある・ 従来のテープ・キャリア方式用のリードフレームは第１
図のように均質のテープ状のポリイミド−〇絶縁性フイ
ｉム７１゛、の、両側に等間隔のスプロケット・ホール
２を開け、７中央部にデバイス・ホール４を開けてリー
ドフレーム３を金属屑触法および電抵鍍金法等によりて
連続的に形成する。リート−フレームの半導体装置搭載
側はデバイス・ホール−４に突き出したものとなりてお
シ、リードフレームの先端部３ａにおいて半導体装置５
の電極に熱圧着されリードフレームの他端３Ｃに探針１
−＊触させて半導体装置の電気的な特性を測定すること
ができる。
しかしながらかかる従来技術のリードフレームは絶縁性
フィルム上に等間隔に形成されているので、フィルム両
側に等間隔に打ち抜かれたスプ四ケラトホールのピッチ
に等しい間隔の凸起をもつ九歯車等によシ、スプロケッ
トホールを使ってテープを次々に送ることによ）、連続
して自動的に作業をシヒなえた拳しかしこの形状のリー
ドフレームでは、複数回の歯車との接触ないしは、少々
の機械的ストレスによって、スプロケットホールの形状
が変形ないし亀裂等により破損し、ピッチがズしてしま
うため自動送考による作業をしばしば困難なものとし作
業能率を低下させ、また製造上の歩留を極端に低下させ
ていた・ 本発明社、従来のテープキャリア方式のリードフレーム
の王妃の欠点管解消することを目的とし、その特徴は、
スプロケット・ホールの形成される部分が硬質の材質に
よりて形成されていることである。
フィルム上に等間隔に形成されているので、フィルム両
側に等間隔に打ち抜かれたスプ四ケラトホールのピッチ
に等しい間隔の凸起をもつ九歯車等によシ、スプロケッ
トホールを使ってテープを次々に送ることによ）、連続
して自動的に作業をシヒなえた拳しかしこの形状のリー
ドフレームでは、複数回の歯車との接触ないしは、少々
の機械的ストレスによって、スプロケットホールの形状
が変形ないし亀裂等により破損し、ピッチがズしてしま
うため自動送考による作業をしばしば困難なものとし作
業能率を低下させ、また製造上の歩留を極端に低下させ
ていた・ 本発明社、従来のテープキャリア方式のリードフレーム
の王妃の欠点管解消することを目的とし、その特徴は、
スプロケット・ホールの形成される部分が硬質の材質に
よりて形成されていることである。
この方式のり−ド７レームを用いることによって、スプ
ロケット・ホールが機械的ストレスによ・：Ｉ って変形しないため、自動機械を使用した場合のスプロ
ケット・ホールの破損ないしは変形等によるピッチズレ
を皆無とすることができ作業性および歩留を二段と向上
することができる。
ロケット・ホールが機械的ストレスによ・：Ｉ って変形しないため、自動機械を使用した場合のスプロ
ケット・ホールの破損ないしは変形等によるピッチズレ
を皆無とすることができ作業性および歩留を二段と向上
することができる。
以下に一実施例を説明する。本発明によるテープ・キャ
リア方式のり一ド７レームは第２図のようにテープ状の
ポリイミド等の絶縁性フィルム１の両側に等間隔に金・
属等の硬質の材質によって形成された部分６を有しその
中央部にスプロケットホール２が形成されたものとなっ
ている。
リア方式のり一ド７レームは第２図のようにテープ状の
ポリイミド等の絶縁性フィルム１の両側に等間隔に金・
属等の硬質の材質によって形成された部分６を有しその
中央部にスプロケットホール２が形成されたものとなっ
ている。
このような本発明により、スプロケット−ホール部の破
損・変形を完全に無くす仁とができ、作業の容易性１お
よび歩留の向上をはかることがで自る・
損・変形を完全に無くす仁とができ、作業の容易性１お
よび歩留の向上をはかることがで自る・
第１図は従来のチップ・キャリア方式のリードフレーム
Ｏ平面図で＃）シ１第２図は本発明の実施例によるチッ
プ・キャリア方式のリードフレームの平面図である。 尚、図において、：１・・・・・・テープ、２・・・・
・・スプロケット・ホール、３・・・・・・リード、４
・・・・′・・デバイス・ホール、５・・・・・・半導
体装置、６・・・・・・本発明に関わゐ硬質材である。 第 ｌ 閃 第２図
Ｏ平面図で＃）シ１第２図は本発明の実施例によるチッ
プ・キャリア方式のリードフレームの平面図である。 尚、図において、：１・・・・・・テープ、２・・・・
・・スプロケット・ホール、３・・・・・・リード、４
・・・・′・・デバイス・ホール、５・・・・・・半導
体装置、６・・・・・・本発明に関わゐ硬質材である。 第 ｌ 閃 第２図
Claims (1)
- 密着した電極用リードパターンを有する長尺状の絶縁性
フィルムにおいて、骸フィルムの一部が他よシ硬質の材
質によって形成されていることを特徴とするり−ド７レ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174306A JPS5874064A (ja) | 1981-10-29 | 1981-10-29 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174306A JPS5874064A (ja) | 1981-10-29 | 1981-10-29 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5874064A true JPS5874064A (ja) | 1983-05-04 |
Family
ID=15976348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174306A Pending JPS5874064A (ja) | 1981-10-29 | 1981-10-29 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5874064A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004003992A1 (ja) * | 2002-06-26 | 2004-01-08 | Mitsui Mining & Smelting Co.,Ltd. | Ｃｏｆフィルムキャリアテープ及びその製造方法 |
| US6897092B2 (en) * | 1999-09-03 | 2005-05-24 | Micron Technology, Inc. | Method of supporting a substrate film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52102675A (en) * | 1976-02-25 | 1977-08-29 | Hitachi Ltd | Insulating tape and preparation of semiconductor device using the same same |
| JPS5321567A (en) * | 1976-08-12 | 1978-02-28 | Matsushita Electric Ind Co Ltd | Connecting terminals of semiconductor devices |
-
1981
- 1981-10-29 JP JP56174306A patent/JPS5874064A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52102675A (en) * | 1976-02-25 | 1977-08-29 | Hitachi Ltd | Insulating tape and preparation of semiconductor device using the same same |
| JPS5321567A (en) * | 1976-08-12 | 1978-02-28 | Matsushita Electric Ind Co Ltd | Connecting terminals of semiconductor devices |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897092B2 (en) * | 1999-09-03 | 2005-05-24 | Micron Technology, Inc. | Method of supporting a substrate film |
| US6975021B1 (en) | 1999-09-03 | 2005-12-13 | Micron Technology, Inc. | Carrier for substrate film |
| WO2004003992A1 (ja) * | 2002-06-26 | 2004-01-08 | Mitsui Mining & Smelting Co.,Ltd. | Ｃｏｆフィルムキャリアテープ及びその製造方法 |
| CN1328769C (zh) * | 2002-06-26 | 2007-07-25 | 三井金属矿业株式会社 | Cof薄膜输送带及其制造方法 |
| KR100861246B1 (ko) * | 2002-06-26 | 2008-10-02 | 미츠이 긴조쿠 고교 가부시키가이샤 | Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6037662A (en) | Chip scale package | |
| JPS5874064A (ja) | リ−ドフレ−ム | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JPH0582596A (ja) | リードフレーム | |
| JPS59158545A (ja) | リ−ドフレ−ム | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JPH01120856A (ja) | リードフレーム | |
| JPS6046059A (ja) | リ−ド・フレ−ム | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JPH01155632A (ja) | テープキャリア式半導体装置 | |
| JP2553615B2 (ja) | フィルムキャリア | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| JP2771301B2 (ja) | Ｔａｂリード型半導体装置 | |
| JPH04145635A (ja) | Ｔａｂ型半導体装置 | |
| JPH05259214A (ja) | 半導体装置 | |
| JPH0442934Y2 (ja) | ||
| JPS5816555A (ja) | リ−ドフレ−ム | |
| JPS58197757A (ja) | リ−ド・フレ−ム | |
| JPS62281341A (ja) | フイルムキヤリヤ−テ−プ | |
| JPH0239447A (ja) | テープキャリア | |
| JPS634637A (ja) | リ−ドフレ−ム | |
| JPH0513512A (ja) | キヤリアテープ | |
| JPS6373531A (ja) | キヤリア・テ−プ |