JPS5869111A - Analog-to-digital converter - Google Patents
Analog-to-digital converterInfo
- Publication number
- JPS5869111A JPS5869111A JP56167548A JP16754881A JPS5869111A JP S5869111 A JPS5869111 A JP S5869111A JP 56167548 A JP56167548 A JP 56167548A JP 16754881 A JP16754881 A JP 16754881A JP S5869111 A JPS5869111 A JP S5869111A
- Authority
- JP
- Japan
- Prior art keywords
- level
- analog
- voltage
- reference voltage
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
本兄明は＠−性の潰れた夾ハＪ注の高いアナログ・ディ
ノタル／に侠命に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention is related to the analog dinotal with a high level of sexual deterioration and chivalry.
尚速度なアナログ・ディノタルｆｓｅ行ｖアナログ・デ
ィノタル茨侠器（Ａ／Ｄ亥侠器）として第１図に示す如
く＃１成され７′こ亜は列形のものが知らｉｔている０
このＡ／Ｄ亥灰命は２ピットｌラス２ピ、トの４ピ、ト
形のものであり、前段変換部と俊段変洪部とによシ構成
されている。In addition, as a fast analog dinotal fse line v analog dinotal ibaraki (A/D ibaraki), as shown in Fig.
This A/D Ikei-Mikoto is of 2 pits, 2 pits, 2 pits, 4 pits, and 4 pits, and is composed of a front-stage conversion section and a shun-stage conversion section.
即ち１．サンプル回路１にサンプル・ホールドされたア
ナログ信号は、前段変換部の並列に設けられた比較器Ｊ
ａ ｒ ２ｂ ｒ ２ ｃに共通に人力され、直列に
接続された抵抗Ｊａ、Ｊｂ、ＪＣｎ３ｄ４ｆ定電流源３
ｅＷこて駆動し″Ｌ侍た複畝Ｏ比ｌＩＲ基準電圧とそれ
ぞれレベル比較される。こノ（らの比較器２ｍ、２ｂ、
Ｉｌｃの比較結果ｔエンコーダ４に人力して前記アナロ
グ信号レベルを粗弁別してなる上位２ビツトの７”４ノ
タルデータを得ている。またこのエンコーダ４の出力を
局部Ｄ／Ａ変洪器５に入力して上Ｍｔ ’ｆ’ ４ノタ
ルｒ−タに対応した再生アナログ信号ｔ−僧、と２Ｌ１
差分器６に入力して前記入力アナログ信号との差を求め
る。このアナログ１ｇ号走は上記創設りｒイジタル変俣
処理によって変換されることのなかった最小弁別レベル
以下の１Ｂ号成分からなるものである。餞ってこの走分
器６の出力ｋｍ段の並列構成さ扛た比ＩＩＲ器７ｍ 、
７ｂ 、 ７ｅｆＬ共通に４ひき、直列に接続＝１１
だ抵抗Ｈａ。Namely 1. The analog signal sampled and held in the sample circuit 1 is sent to the comparator J provided in parallel in the previous stage conversion section.
Resistors Ja, Jb, JCn3d4f constant current source 3 connected in series and commonly powered by a r 2b r 2 c
The eW trowel is driven and the level is compared with the double ridge O ratio lIR reference voltage, respectively. These comparators 2m, 2b,
As a result of the Ilc comparison, the upper 2 bits of 7"4 total data are obtained by manually inputting the encoder 4 to roughly discriminate the analog signal level. The output of the encoder 4 is also input to the local D/A converter 5. Then, the reproduction analog signal corresponding to Mt 'f' 4 notar r-ta, and 2L1
The signal is input to a subtractor 6 and the difference with the input analog signal is determined. This analog 1g signal consists of the 1B signal component below the minimum discrimination level, which was not converted by the digital transformation process described above. This means that the output of the separating device 6 is a parallel configuration of km stages, and the ratio IIR device 7m is arranged in parallel.
7b, 7efL common 4 lines, connected in series = 11
DA resistance Ha.
ｇｂｒ８ｃ 、８ｄｆ定１１１ ｔｌＬ ＩＩＭ ８
ｍにて駆動して得られる＄２の比較基準電圧とレベル比
較する。gbr8c, 8df constant 111 tlL IIM 8
The level is compared with a comparison reference voltage of $2 obtained by driving at m.
この比軟ビ；：ｙａ、ｙｂ、ｙｃり比較結果をエンコー
ダ９に侍て、１・″位２ピットの１イノタルｒ−夕會得
る。尚、Ｂ１１段変換部の比較基準電圧源は、後段変換
部の比叔基卑′−出左の２°倍（但し、ｎは下位ビット
数）Ｖこ設定さ扛る。これによりエンコーダ４，９の出
力とじ−Ｃ１上位２ピットと下位２ビツトからなる計４
ピットｖｒイノタル信号を得る。The comparison results of this ratio soft vinyl;:ya, yb, yc are sent to the encoder 9 to obtain the 1-inch 2-pit inotal r-coupling.The comparison reference voltage source of the B11-stage conversion section is Set the ratio V of the converter to 2 degrees (where n is the number of lower bits) of the output left of the converter.This allows the output of encoders 4 and 9 to be changed from the upper 2 pits of C1 and the lower 2 bits. A total of 4
Get Pit VR Inotal signal.
このように４１１１敗されたＡ／Ｄ＆侠指によれば、並
列的なレベル比較と、Ｒ５４ｈ反に対応した基準レベル
を多段に６犀したレベル比較とによシ、高速度で高梢嵐
なアナログ・１イノタル質侠処理を行い得る。ところが
、こりＡ／Ｄ震侠益では、局部Ｄ／Ａ ｉ侯器５１こよ
って上位２ビツトのｆ４ジタルデータが示すアナログ電
圧を得、入力アナログ電圧との差を求めてＦＩＭビット
の変換に供すると云うアナログ処理Ｃ必賛とする。この
局＠ Ｄ／Ａ変換器５は、例えは第２図（ａ）に示すよ
うに、トランジスタからなる電流ス１ッチと、これらの
電流スイッチによって電流が切俟見られるラダー抵抗と
によって構成される。この為、上ｍｌラダー抵抗のはら
つきと、電流の釦鯛と１（よってｔｇ４アナログ着圧に
鵬差が生じ易い。即ち、この第２図（ａ）にボす局＠ｌ
）／’ＡｆＭｂｔよ台１的に四図伽）の如く示され、抵
抗Ｗｃ＊ ＲＢおよびトランジスタＴＨのベース・エミ
、り１−電圧Ｖ□のばらつきによってその出力゛電圧ｖ
０に久のような誤差が生じる。 Ｉｌｌも、編走分をＡ
Ｖ、Δ町。According to A/D & Kyoji, who were defeated in 4111 in this way, parallel level comparisons and level comparisons in which the reference level corresponding to R54h anti-reverse is multi-staged are useful. Can perform analog 1 innotal chivalry processing. However, in the A/D converter, the local D/A i controller 51 obtains the analog voltage indicated by the upper 2 bits of f4 digital data, calculates the difference with the input analog voltage, and provides it for FIM bit conversion. Therefore, analog processing C is highly recommended. This station @ D/A converter 5, as shown in FIG. 2(a), is composed of current switches made of transistors and ladder resistors through which the current can be seen in a continuous manner by these current switches. be done. For this reason, there are fluctuations in the upper ml ladder resistance and differences in the current and the tg4 analog pressure.
)/'AfMbt, the output voltage V is shown as follows:
There will be a long error in 0. Ill also set the flight distance to A.
V, Δ town.
Δ８１ΔｖＭｌとしてそれぞれ示すと、なる関係の誤差
が生じる。但し、ｖ、龜徂仇Ｒ１の両端電圧であシ、Ｉ
ＣはトランジスタＴＲのコレクタ電圧である。しかして
、抵仇町・Ｒ８のベア性の誤差は一般に±０．５ ％程
表存在し、よたＶ□のほらつきは±１ ｍＶ機芙仔在す
る。こり為、ＲｏとＲ８とが寺しいとしても、取愚の吻
合、出力電圧Ｖ。のａ１４差
Δｖｏ／ｖｏユ±１％
が生じる。この＃４走に起因するＡ／Ｄ涙換誤差を防ぐ
には、上記出力電圧ａｌｊｆ釦Ｉ ＬＳＢ以下に抑える
ことが必要でめり、億めて尚鞘゛嵐な局部Ｄ／Ａ変換器
を必要とする。１１ここの１差を抑えることができない
砺会、第３凶にボすように上位ビットのビットデータ変
化点において、虐１一つなぎ誤差が発生し、結局＠細注
の良い筒拮震ナアナロク・ディノタル変侠でなし侍なく
なる。When expressed as Δ81ΔvMl, an error occurs in the following relationship. However, v, the voltage across R1, I
C is the collector voltage of transistor TR. Therefore, the error in the resistance of R8 is generally about ±0.5%, and the fluctuation of the yaw V□ is within ±1 mV. Therefore, even if Ro and R8 are not correct, the output voltage V due to the anastomosis of the two loops. A14 difference Δvo/voyu ±1% occurs. In order to prevent the A/D conversion error caused by this #4 run, it is necessary to suppress the above output voltage to less than the ILSB, and it is necessary to suppress the above-mentioned output voltage to less than the ILSB. I need. 11 Tokai can't suppress the 1 difference here, and as if to break into the 3rd bad, at the bit data change point of the upper bit, a 1st connection error occurs, and in the end, it is a well-written tsutsuganshinna analog. He becomes Dinotal Henkyo and becomes a samurai.
本発明はこのようｌ事情ｔ４慮してなされたもので、そ
のｈ的とするところは、局部Ｄ／Ａ変供器の誤差に起因
するつなき１走の発生を招くことなしに、ＩｊＬ−性の
良い筒軸度なアナログ・ｒイソタル変侠′？Ｉ：尚運度
に火付することのできル実用性の尚いアナログ・ディノ
タル変換器を提供することにある。The present invention has been made in consideration of the above-mentioned circumstances, and its purpose is to provide IjL- An analog r-isotal henkyō with a good cylindrical axis? I: It is an object of the present invention to provide an analog-to-dinotal converter that is still practical and can be used in a variety of ways.
本発明の輪資は、並列に奴けられた、複数の比較器にて
アナログ人力信号を複畝の比較基準電圧と比較してその
比ｅＭ＊から上位ビットのｒィジタルデータを求めると
共に、上記比較軸来に従ってアナログ人力信号のレベル
に最も近い高レベルの基準電圧と低レベルの基準電圧と
倉遍択的に抽出してこれらの基準電圧を分圧器の内端に
人力して分圧し、複数の２次基準電圧を得て前１アナロ
グ人力信号に８びレベル比較して下位ビットのｒイソタ
ルｒ−タを求めることによ・り、つなざ、１ｌｉ４差の
発生を防止して＠細注か艮く、ＩＲＵ稽震ｌアナログ・
ｒイノタル変侠を−」舵としたものである。The present invention uses a plurality of comparators connected in parallel to compare an analog human input signal with a multi-row comparison reference voltage, and obtains the upper bit digital data from the ratio eM*. According to the comparison axis, a high-level reference voltage and a low-level reference voltage that are closest to the level of the analog human input signal are selectively extracted, and these reference voltages are manually input to the inner end of a voltage divider to divide the voltage into multiple voltages. By obtaining the secondary reference voltage of Please note, IRU training analog
r Innotal Henkyo is the rudder.
以下、図面を＃照して本発明の一実施例につき説明する
。Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第４図は夾施例に係るＡ／Ｄ質侠器の概略構成図で、こ
こでは２ビ、トゲラス２ビツト（Ｌ）４ビツト変換のも
のが示される。アナログ人力ｌｆｉ号はサングル１ｇ回
路１１によりサングル・ホールドされて並列に１１成さ
れ九３つの比較６１２ｍ。FIG. 4 is a schematic diagram of the configuration of an A/D converter according to a second embodiment, in which a 2-bit, 2-bit (L) to 4-bit conversion device is shown. The analog human power lfi number is sampled and held by the sample 1g circuit 11, and 11 are formed in parallel, making 93 comparisons 612m.
１２ｂ、１２ｃにそれぞれ共通に人力される。12b and 12c are commonly operated manually.
これらの比’ｆｌｅａ ７２ ｍ ＋ １２ ｂ ａ
Ｉ Ｚ ｃには、基準電圧発生−１３が発生し７’Ｃ次
足レベルの比較基準電圧がそれぞれ与えし扛でふ・す、
削紀アナログ人力電圧はこれらの比べ基準電圧とそれぞ
れレベル比較ざｆＬる。上ムじ＃、準′亀電圧生器１３
は、一端を所定電位Ｖｒｅｆに１足してなる直列に接続
された４つの抵抗１３ ａ ｒ １３ ｂ ｒＩ Ｊ
ｅ ｐ ｌ ｊ ｄに定電流源ノ３ ｅ Ｖ（−より一
定電ｍｋ供給、シ、谷抵抗１３ｍ、ｌＪｕ、１３ｅｒ１
３ ｄ、＋７）端子から６Ｔ定レベルＪ）基準電圧を発
生させるものである。しかして、各基準電圧は、例えば
ｖｒｅｆ ｌ ｖ目１ ｖ、ｏ ｔ ＶＯＩ ｒ ｖｏ
ｏとし°Ｃ一定レベし走に定められる。尚、Ｖｒｅｆと
ＶＯＯとのレベル差はアナログ入力端子のダ１ナミック
レンノと等しく設足８れる。でしてｍｊｌ ６己比較器
１２ｍ、１２ｂ、１２ｃはこノしらの基準電圧のうち、
Ｖａｌｅ ＶＩｏ ＊ Ｖｏｔ ’ｔ＜れぞれ人力しテ
アナログ人力′鴫圧のレベル■１ｎとレベル比較し、Ｎ
、ｔｉ’ｆ’ Ｖｉｔ ｒ Ｖｓｏ ｒ Ｖｏｔ ＜ｖ
ｉｎなるとき、−理１１”なる信号ｔ１筐たその個の場
合には驕塊１θ”なる信号を比戟結来として出力するよ
うになっている。These ratios 'flea 72 m + 12 b a
A reference voltage of -13 is generated at IZc, and a comparison reference voltage of the 7'C next level is applied, respectively.
The level of the reduced analog human voltage is compared with each of these reference voltages. Upper Muji#, quasi-turtle voltage generator 13
are four resistors 13 a r 13 b rI J connected in series with one end added to a predetermined potential Vref by 1
e p l j d constant current source 3 e V (constant current mk supplied from -, valley resistance 13 m, lJu, 13er1
It generates a 6T constant level J) reference voltage from the 3d, +7) terminal. Therefore, each reference voltage is, for example, vref l vth 1 v, o t VOI r vo
It is set to run at a constant level of °C. Note that the level difference between Vref and VOO is equal to the dynamic voltage of the analog input terminal. So mjl 6 self-comparators 12m, 12b, 12c are of these reference voltages,
Vale VIo * Vot 't
, ti'f' Vit r Vso r Vot <v
When in, a signal t1 of -11'' is output, and in that case, a signal of 1θ'' is output as a signal.
しかしてこれらの比ＩＲ＆ １２ ｍ ＊ １２ ｂ
。So these ratios IR & 12 m * 12 b
.
１２ｃの出力は並列的に設けられた４つの排他的Ｍ理和
回Ｍ（ＥＸ−ＯＲ） １４ ａ 、 Ｊ ４ ｂ、１４
ｅ。The output of 12c is output from four exclusive M logic circuits M(EX-OR) 14a, J4b, 14 provided in parallel.
e.
Ｊ４ｄの隣接する２つに対してそれぞれ与えられる。Ｅ
Ｘ−ＯＲ７４ｍは１埋１１”信号と比軟も１２ａの出力
とを人力し、ＥＸ−ＯＲ１４ｂｕ比軟器１２ ｍ 、
１２ ｂの谷出力を入力し、ａｘ −ｏｔｔ１４ｃは比
較器１２ ｂ ｅ １２ ｃの各出力を人力し、またＮ
Ｘ−０ＲＪ４ｄは比較器１１ｅの出力と１１ｉ１埋′″
０”信号とを入力してそれぞれ麺塊処理している。これ
らのＥＸ−ＯＲ１４ｍ 、 １４ ｂ、 １４ｃ。It is given to each of two adjacent J4d. E
X-OR74m manually inputs the 1-11" signal and the output of 12a, EX-OR14bu 12m,
12b's valley output is input, ax-ott14c manually inputs each output of comparator 12b e 12c, and N
X-0RJ4d is the output of comparator 11e and 11i1'''
0" signal is input to process the noodle blocks. These EX-ORs 14m, 14b, and 14c.
１４ｄの論理出力をエンコーダ１５に人力し、てエンコ
ード処理し、ここに前配比ｌｌ１１２基準−位Ｖ目＋Ｖ
１・＋ＶＯ１にて弁別されたアナログ入力電圧Ｖｉ。に
対する上位２ビツトのｆ４ノタルガータ′ｔ−侍ている
。The logical output of 14d is manually input to the encoder 15 and encoded, and here the pre-ratio ll112 reference - position V+V
Analog input voltage Vi discriminated by 1.+VO1. The upper 2 bits of f4 are shown in the upper two bits.
一方、触紀基準′−圧発生器１３が発生する比４２基単
電圧Ｖｒ＠ｆ ＊ Ｖ口ｒ ＶＩＯｓ Ｖ＋ｌｊ ＊
ｖｏｏ ｔｘ、ａｌｌ ７ ＫＸ−ＯＲ１４ａ ａ
１４ ｂ ｅ Ｊ ４ ｃ ＃ １４ ｄの出力によっ
て択一的に導通１Ｉｌｌ卸されるスイツナ回路１６ｈｅ
１６ｂ、１６ｃｒノロｄに人力壊れている。これらのス
イッチｌ！Ｊ１１６ ｍ ＋ １６ｂ＋１６ｃ、１６ｄ
ｎ、前記比ｏ、ｉ葉’ｓｔ圧Ｖｒ＊ｆ ｈＶｌｌ ；
ＶＩＯ＋ ＶＯＩ ノうちアナ「１グ人力電圧Ｖｉｎの
レベルよシも尚く、且つ（り中で蛙もレベルの低い承準
′罎圧を廼択して囲動に接続された抵抗１７ｍ、１７ｂ
、１７ａ、）７ｄからなる分圧器の一方の端子に供給す
ると共？’−１上配比軟基準電圧Ｖ目、Ｖ凰０ ＋ ｖ
ｏｔ ｌ ＶＩＩＧのうちからアナログ人力電圧ｖ１ｎ
のレベルよシバ＜、且つその中で坂もレベルの尚い基準
′１圧を遇択して上記分圧器の他方の端子に供柘−ｙる
ものでるる。On the other hand, the ratio 42 unit voltage Vr@f * VIOs V+lj * generated by the tactile reference '-pressure generator 13
voo tx, all 7 KX-OR14a a
14 b e J 4 c # 14 The sweetener circuit 16he is selectively turned on by the output of 14 d.
16b, 16cr Noro d is broken. These switches! J116m + 16b+16c, 16d
n, said ratio o, i leaf'st pressure Vr*f hVll;
VIO + VOI Nouchi Ana ``The level of the human power voltage Vin is 1g, and (in the middle of the day, the frog also chooses the low level acceptance pressure) and resistors 17m and 17b are connected to the surroundings.
, 17a, ) 7d and supplied to one terminal of a voltage divider consisting of ? '-1 upper ratio soft reference voltage Vth, V凰0 + v
Analog human power voltage v1n from ot l VIIG
If the level is below, and the slope is also below, the reference voltage '1' is selected and supplied to the other terminal of the voltage divider.
便ッて、ＥＸ−ＯＲ１４ｍ 、 １４ ｂ 、 １４
ｅ、１４ｄの出力によって制御されるス１ツナ回路１６
ａ。Tricks, EX-OR14m, 14 b, 14
A tuner circuit 16 controlled by the outputs of e and 14d.
a.
１６ｂ、１６ｃ、１６ｄによって、アナログ人力電圧Ｖ
ｉａのレベルに厳も剋い尚レベルの−ｊ１ｉ、ｓ電圧と
低レベルの基準電圧と〃１遇択され、分圧器の崗−に印
加される。ま／ここの分圧器を構成する前り已抵仇ノア
ａ、１７ｂ、１７ｃ、ノアｄは、例えば相互に寺しい抵
汎直τ句して、上ｍｌ選択されてＬｌｌ加された基準電
圧の電位差金等分割して２次基ｔｓ箋圧を生成するもの
であシ、２次基準電圧ν目、 ｖｔｏ 、νＯｆの各電
位渋り涙侠鯉小ビット値、つまりＬＳＢに相当したもの
となっている。そしてこれらの２次基準゛颯圧Ｖ目。16b, 16c, 16d, the analog human power voltage V
A voltage of -j1i,s at a level that is strictly equal to the level of ia and a reference voltage of a low level are selected and applied to the voltage divider. The front resistors a, 17b, 17c, and d constituting the voltage divider are, for example, in direct relation to each other, and the reference voltage selected by the upper ml and added to the lll is It generates the secondary reference voltage by dividing the potential difference equally, and each potential of the secondary reference voltage ν, vto, νOf corresponds to the small bit value, that is, the LSB. There is. And these secondary standards ``pressure V''.
町Ｏｒ ｖｏｌはｓ ｍｕ記アネログ人力亀電圧共通に
人力する比ｄ器１Ｂｍ、ｌ＆ｂ、１８ｃに与えられ、ア
ナログ人力電圧ｖｉ１１のレベルｆ（Ｉ′ＸＥｔ／ｃ供
されている。これらの比ＩＲ器１１ｊ＊、１Ｍｂ 。Or vol is given to the analog human power voltage in common to the human power ratio devices 1Bm, l&b, 18c, and the level f(I'XEt/c of the analog human power voltage vi11 is provided.) These ratio IR devices 11j*, 1Mb.
１８ｃのレベル＠足帖来を侍てエンコータ１９はＨＩＪ
記アナログ入力信号Ｖｉｎに対する下位２ビツトのディ
ジタルデータを侍ている。18c level @Ashichorai is served and encoder 19 is HIJ
It receives the lower two bits of digital data for the analog input signal Vin.
このように構成されたＡ／Ｄ変洪変換よｆＬは、今、ア
ナログ人力′電圧Ｖ１ｎのレベルが基準電圧ｖ１０ ａ
ｖｔｔの間にるるとすると、Ｖｏｏ ＜ Ｖｏｌ＜
ＶＪＩＩ ＜ Ｖｉａ ＜ Ｖｌｌ ＜ ｖｒｅｆなる
関係力島ら、比較６１２ｂ、１２ｃがそれぞれａｉｉ場
＠０”を出力し、比較器１２ａは処理“ｌ”を出力する
。従って、これらの比較Ｍｉ米ＩＬより、ＥＸ−ＯＲ１
４ｂにのみＭｍ”ｌ”なる出力１ｍ、こされる。これＶ
Ｃよってアナログ人力電圧Ｖｉｎのレベルに厳も近い尚
レベル圃り７Ａ−準電圧■口と低レベル−の−ｊ＆準′
亀電圧ＪＯとかでれぞれｉ４択され、分圧器のＰＪｉｔ
＊ （８１，印加さｉすることになる。この瞬接Ｔる基
準′岨圧同の亀位左て４りとすると、分圧器龜これを４
′＃分して、２仄に準岨圧τ目。In the A/D conversion fL configured in this way, the level of the analog human power voltage V1n is now the reference voltage v10 a
If it falls between vtt, then Voo < Vol <
Given the relationship VJII < Via < Vll < vref, the comparators 612b and 12c each output aii field @0'', and the comparator 12a outputs the process "l". Therefore, from these comparisons Mi and IL, EX-OR1
An output of 1 m, which is Mm"l", is applied only to 4b. This is V
Therefore, the level field 7A - quasi-voltage ■ and the low level - j &quasi' which are strictly close to the level of analog human voltage Vin.
i4 is selected by turtle voltage JO etc., and PJit of voltage divider
* (81, will be applied.If this instantaneous contact point is set to 4 on the left side of the standard, then the voltage divider will set this to 4.
′# minute, 2nd quasi-peak pressure τth.
町◎ｅ ｖｏ＋ Ｆ生成テる。従っでこれらの２次基準
電圧は
ｖ、、 ”” ｖｔｏ ＋３１１
ｔ’＋ｏ ＝ Ｖｓｏ ＋２ ’）
”Ｌｌｌ−”ＶＩＯ＋υ
となる。そしてアナログ人力磁圧Ｖｉｎは、これらの２
次基準電圧”ＩＩ ｒ ｖｌｏ ＋ ”０１によって史
に細かいレベルでレベル弁別される。Town◎e vo+ F generation teru. Therefore, these secondary reference voltages are v. And the analog human magnetic pressure Vin is these two
The next reference voltage "II r vlo + "01 performs level discrimination at an unprecedentedly detailed level.
従ってアナログ人力電圧ＶＩｎは、前段の比較器Ｊ ２
ａ ｅ 、１２ ｂ ｒ Ｊ ２ ｃ Ｖ’−よυ祖
い童子化ステップでレベル弁別されて王位ビットのディ
ジタルデータにｆ侠されたのち、この変換ｒ−タに梃っ
て比較レベル頂城か細刀）ぐ改定はれた後段の比較器１
ｓａｒｔａｂ＋１ｇｃにまり、細かい鎗子化ステッ１で
レベル弁別もれて下位ピッ）（１）ｆイノタルｒ−夕に
変換されることになる。故に、エンコーダｚｓ、１９に
よって侮られる上位および下位のビットガータｒ台成’
ｒ ７１ば、ここにアナログ人力電圧ｖｉｎのレベルに
相当したｒイノタルデータを侍ることがでさ／ｂ。Therefore, the analog human voltage VIn is
a e , 12 b r J 2 c V' - After the level is discriminated in the early childification step and converted to the digital data of the throne bit, this conversion r-ta is used to make the comparison level top castle. Comparator 1 of the second stage that has been revised
It becomes sartab + 1gc, and the level discrimination is omitted in the fine force conversion step 1, and it is converted to (1) f inotaru r - yu. Therefore, the upper and lower bits are ignored by the encoder zs, 19.
r 71, here you can read the r inotal data corresponding to the level of the analog human power voltage vin.
かぐしてこの人／ＩＪ変換器によれば、上位ビットの寒
＊ｆ−夕に便って、この上位ビットのｒイノタル変換に
供した基準電圧をｉ４択的に抽出し、この基準電圧を直
後利用して２次基準電圧を得て下位ビットのｆ”４ノタ
ル変侯ｅこ供するりで、アナログ入力電圧Ｖｌｎのレベ
ルに応じて収定される２次基準電圧と、基準電圧とのレ
ベル的なつなが９が非富に１ＪｉＬ−往の艮いものとな
る。According to this person/IJ converter, the upper bit's cold *f- evening is used to selectively extract the reference voltage that has been subjected to the r inotal conversion of the upper bit, and this reference voltage is Immediately after, the secondary reference voltage is obtained and the lower bit f"4 is changed, and the level between the secondary reference voltage and the reference voltage is determined according to the level of the analog input voltage Vln. The connection 9 becomes 1JiL-Omono in non-wealth.
しかも従来のよりに、上位ビットｒ−タＪｋ局婦°的に
Ｄ／Ａｉｍしてアナログ人力電圧ｖｉｎとのレベル差か
ら下位ビット変換用の電圧分を倚るものと異なシ、その
処理にアナログ信号を愼わないから、つながりｇ４差婚
の発生がな藝。つまり、アナログ人力電圧Ｖｉｎを直接
「ソにレベル刊足してｆイノタル変換で付うので、変換
特性（直線性）が傷めて艇好になる。Ｊｃ’ｃり土、従
来のような局部Ｄ／Ａ変換益婚のアナログ処理回路が不
要なので、構成の大幅な簡略化γ図ｐ侍、実用的オリ点
が多大でるる。Moreover, unlike the conventional method, which uses the D/Aim at the upper bit r-data station and calculates the voltage for lower bit conversion from the level difference with the analog human voltage vin, the processing is analog Because I don't care about the signal, there is no possibility of connection G4 difference occurring. In other words, since the analog human power voltage Vin is directly added to the level and then converted by f, the conversion characteristics (linearity) will be damaged and the boat will become smooth. Since there is no need for analog processing circuits for A conversion, the configuration can be greatly simplified, and there are many practical advantages.
ところで１上記しｆｃ Ａ／Ｄ笈侠−を傅敢する場合、
ＥＸ−ＯＲやス１ッチ回路をνりえばＶ動的に第５図に
示すように構成すればよい。紬も、基準電圧ｖｒ６ｆｒ
ｖＩＩ ｒ ｖｌｏ ＋ ｖｏ＋ ＋ ｙｏｏｋ−ｃ
ミッタホロアトランジスタＡ、Ｂｆｔプ１゛シてそれで
れ人力するようにし、その出方？エミッタを共通接続し
てなる電流スイッチトランジスタＣ，Ｄにそれぞれ与え
る。でして、これらの′成流スイッチトランノスタＣ，
Ｄｆｔ、比４Ｘ器１２ ＆ 、 １２ｂ。By the way, 1 above, when trying to play fc A/D fans,
If the EX-OR and switch circuits are ν, they can be configured dynamically as shown in FIG. Tsumugi also has a reference voltage vr6fr
vII r vlo + vo+ + yook-c
I'm going to put the miter follower transistors A and Bft into 1 and do that manually, and how do they come out? The current is applied to current switch transistors C and D whose emitters are connected in common. Therefore, these 'commuting switch trannostars C,
Dft, ratio 4X device 12 &, 12b.
１２ｃの出力を受けてＯＮ／ ＯＦＦ動作するスイッチ
トランジスタＥ、Ｆを介しで込パ的に導通制御するよう
に構成する。そして、８１Ｊ配電流スイ、チトランジス
タＣ，Ｄの共賄汝絖されたエミッタ間に分圧器２桜続し
て２次基準電圧をそれぞれ得るようにする。The conduction is controlled in an indirect manner through switch transistors E and F which are turned ON/OFF in response to the output of the transistor 12c. Then, two voltage dividers are connected between the 81J current distribution switch and the commonly connected emitters of transistors C and D to obtain secondary reference voltages.
しかして、このようなトランジスタ回路で傅成さ７した
スイッチ回路によれば、ス１ッチトランノスタＥ、Ｆの
尋通によって電流ス１ツナトランノスタＣ，Ｄへの′ｆ
Ｉｔ流が吸込゛まれ、結局その対応する’ＩＩＬ！ｔス
イッ゛チングトランジスタＣ１Ｄが０１”Ｆ製作するこ
とになる。こ０結来、導通状悪にるる″Ｉｔ丸スづ、チ
トランノスタＣ，Ｄ？こ印加される基準゛電圧のうちの
最高レベルＶものが、そのエミ、りに祝われることにな
り、ここに前記した未件で基準電圧が選択されること（
こなる。According to the switch circuit constructed using such a transistor circuit, the current 'f' to the switch transistors C and D is changed by interfering the switch transistors E and F.
It style is sucked in and eventually its corresponding 'IIL! The switching transistor C1D will be manufactured at 01"F. As a result, the conduction will be poor." The highest level V of the applied reference voltages will be celebrated, and the reference voltage will be selected according to the conditions mentioned above (
This will happen.
尚、このようにして基準電圧を選択釣に抽出して２次基
準電圧を生成する場合、エミ、り小ロアトランジスタＡ
、ＢとｍａスｉｙチトフンジスタＣ，Ｄとｔ−２段に亘
って通過した分だｄｓ基準電圧のレベルシフトが生じる
。促って、このようにし°Ｃスイッチｔｇ回路ｔ−ｍ成
した一せｅこは、後段の比較器１８ａ、）ｌｊｂ、１８
ｃシＣ尋ひくアナログ人力電圧Ｖｉユｔ％例えば！＃＆
６図（ａ） （ｂ）にそれぞれホすようなレベルシフト
回路を介して与えるよ′）にすれはよい。１ＰＩｏ凶（
幻にター １７７ト接枕された２段のトランジスタによ
って、先の基準′電圧と同じレベルシフトラアナログ人
力電圧Ｖ１ｎに与えるようにしたものでりり、また同図
（ｂ）は２段に構成きれたエミッタホロアトランソスタ
Ｖこよって同＠なレベルシフトを与えるようにしたもの
でるる。いずれのレベルシフト回路を用いるにしり、賛
はアナログ入力端子と選択する基準電圧とに同じ１゛の
レベルシフトを与え、でのレベル関係を維何するように
すれはよい。In addition, when the reference voltage is selectively extracted in this way to generate the secondary reference voltage, the emitter and the small lower transistor A
, B and the main transistors C, D and t-2 stages, a level shift of the ds reference voltage occurs. In this way, the C switch tg circuit t-m is constructed.
For example, analog human power voltage Viyut%! #&
6(a) and 6(b) through level shift circuits as shown in FIG. 6(a) and (b), respectively. 1PIo bad (
The same level shifter analog human voltage V1n as the previous reference voltage is applied to the same level shifter voltage V1n by means of a two-stage transistor connected to the phantom circuit. It is designed to give the same level shift as the emitter holo-atlansosta V. Whichever level shift circuit is used, it is best to apply the same 1° level shift to the analog input terminal and the selected reference voltage to maintain the level relationship therebetween.
１次ｍ＋Ｊ記スイッナ回路を八１ｒｓ トランジスタに
よｐｓ成する場合には、例えは第７図に示すようにして
実現できる。この揚名、ＭＯＳトランジスタ金スイ、チ
として用いで、 品４！電圧ｔでれそれ選択し、選択さ
ｎた基卑電圧盆貝列に接続されたコンデンサの両組ＩＣ
印加してその電位ｋを分圧すればよい。When a first-order m+J switcher circuit is constructed using 81rs transistors, it can be realized, for example, as shown in FIG. This name is used as a MOS transistor gold switch, and the product is 4! Both sets of capacitors are connected to the selected base voltage plate array.
It is sufficient to apply the potential k and divide the potential k.
このｊ５にしてトランジスタ回路あるいはＭＯＳ ）ラ
ンジスタ回路によってスイッチ１ｇ１ｗ４τ構成しても
、基本的には第４図に示すスイ、す回路と等価である・
使って実回路を構成するに際しては、Ａ／Ｄ変換器に要
求される仕様や構成素子の特性を考慮した上で設置ｔす
ればよい。Even if the switch 1g1w4τ is configured using a transistor circuit or a MOS transistor circuit with j5, it is basically equivalent to the switch circuit shown in FIG.
When constructing an actual circuit using the A/D converter, it is sufficient to consider the specifications required for the A/D converter and the characteristics of the constituent elements before installing it.
以上、本発明の実施例に係るＡ／Ｄ変換器１（ついて説
明したように、アナログ入力端子を韻１Ｖ基単電圧に対
してレベル弁別して上位ビット群のディノタルデータを
得たのち、このデータによって特定さｎる基準１圧範囲
に対して２に基準電圧を足めて上記アナログ人力電圧ｔ
−貝愉的にレベル弁別して下位ピット群のｒイノタルｒ
−夕７に得て、いる。故に、各比較基準電圧ｔつながり
良く高精度に設定できると共に、アナログ入力電圧をこ
れらの比較基準電圧と直重■ごレベル比軟するので、従
来のようなつながり１差を生じることなく、直線性の艮
い高梢嵐なアナログ・ｒイノタル変侠が口」症となる。As described above, the A/D converter 1 according to the embodiment of the present invention (as explained above), after level-discriminating the analog input terminal with respect to a single voltage of 1 V basis and obtaining the digital data of the upper bit group, The analog human input voltage t is calculated by adding the reference voltage to 2 for the reference 1 voltage range specified by the data.
- Distinguish the level of the lower pit group in a fun way
-I got there at 7pm. Therefore, it is possible to set each comparison reference voltage with good connection and high accuracy, and since the analog input voltage is set to a direct load level ratio with these comparison reference voltages, linearity can be improved without causing the conventional connection difference. An analog R Inotaru strange chivalry who plays Takazue Arashi suffers from "mouth" syndrome.
また局ｓｌ）／Ａ変換器等のアナログ処理回路を必貴と
しないので、全体的構成の大輪な簡略化を図り侍、実用
上住めて有利であシ、女鯛に火机することもできる。In addition, since analog processing circuits such as station SL)/A converters are not required, the overall configuration can be greatly simplified, making it practical and advantageous for samurai and female sea bream. .
尚、本発明は上記実施例に眠建されるものではなく、変
換ビット数は仕様１１応じて定めれはよい。また分圧器
τ直列接続した抵抗で実親してもよく、また第７図に示
すように直列接続したコンデンサにより実現し゛しもよ
い。ｋＫは、上位および下位のビット数をでれそれ独立
に足めることも勿に＠−ｉＪ能でめる９女するに本発明
はその資財を逸脱しなｈ範囲で実施することができる。Note that the present invention is not limited to the above embodiment, and the number of conversion bits may be determined according to Specification 11. Further, the voltage divider τ may be realized by a resistor connected in series, or by a capacitor connected in series as shown in FIG. Of course, the number of upper and lower bits of kK can be added independently. .
第１図は従米のＡ／Ｄ変換器の一タＩＩτ示す構成図、
第２図（ａ） （ｂ）はノ句部り／Ａ及侠器の構成とそ
の等価回路をボす図、５４３図はつなが９誤差を示す図
、第４凶は本児明の一夫〃ｌｉ１例【示すＡ／Ｄ変換器
の概略構成図、果５図は同実施例のスイッチ回路の構成
例をホす図、第６図（ａ） （ｂＪはレベルシフト回路
の構成例を示す図、第７図ｔよＭＯＳ ）ランノスタで
４成さ扛たスイッチ回路を示す図である。
１１−・・サン！ル回路、１２ｍ、１２ｂ＊ｌ；ｌｃ・
・・比較器、１３・・・基準電圧発生器、１４ｔｈ。
１４ ｂ 、 ｌ ４ ｅ 、 ｌ ４ ｄ −排他的
処理和回路、Ｊ５・・・エンコーダ、１６ｍ、ノロｂ、
Ｊ６ｃ。
Ｊ ６ ｄ ・・・スイッチ回路、ノア （１７ａ 、
ｌ ７ ｂ。
１７ ｃ ）−分圧器、７８ ａ ｒ Ｉ ８ｂ ｒ
ｌ ｇ ｃ −・・比較器、ｌ ９・・・エンコーダ。
出−人１（加入 弁理士 鈴 江 賦 縫第１悶Fig. 1 is a block diagram showing the A/D converter of Jumei's A/D converter.
Figures 2 (a) and (b) are diagrams showing the configuration of the noku section/A and the equivalent circuit, Figure 543 is a diagram showing the Tsunagari 9 error, and the fourth culprit is Kazuo Honji Akira. Figure 5 is a diagram showing an example of the configuration of the switch circuit of the same embodiment, and Figure 6(a) is a diagram showing an example of the configuration of the level shift circuit. , FIG. 7 is a diagram showing a switch circuit constructed using four MOS transistors. 11-...San! circuit, 12m, 12b*l; lc・
... Comparator, 13... Reference voltage generator, 14th. 14b, l4e, l4d - exclusive processing sum circuit, J5... encoder, 16m, noro b,
J6c. J 6 d...Switch circuit, Noah (17a,
l7b. 17 c) - Voltage divider, 78 a r I 8b r
l g c --- Comparator, l 9 --- Encoder. Participant 1 (Joined Patent Attorney Suzue Fuyuu No.1)
Claims (3)
信号レベルとをそれぞれ比較する４Ｊ１叙の比４２＆と
、これら比較器の比軟結果から罰紀アナログ人力便号に
対する上位ビット１１４ｉ１フ′イノタル信号ｉｌ［を
得る手段と、前記比較器の比較結末に促って前記アナロ
グ入力信号レベルに歳も立い高レベルの基準電圧と低レ
ベルの基準電圧とをそれぞれ独立に選択する手段と、こ
れらの尚レベルおよび低レベルの基準電圧ｔｉｌｌＩｊ
］−に人力しその電位差を分圧して複数の２次基準電圧
倉得る手段と、これらの２次島単電圧と１にアナログ入
力信号レベルとをそれぞれ比較する偵畝の２次比板器と
、これらの２次比ｅ器の比軟結果から１ｉｊｕ紀アナロ
グ入力信号に対する下位ビット−ガイフタル１６号ｍｌ
−傅る手段と全具備したことを籍像とするアナログ・ｒ
イノタル＆侠書。(1) From the ratio 42 & of 4J1 which compares M number of reference voltages with different levels and the analog input signal level, and from the comparative results of these comparators, the upper bit 114 i 1 f' inotal signal for the punishing analog human power code. means for independently selecting a high-level reference voltage and a low-level reference voltage depending on the analog input signal level based on the comparison result of the comparator; Note that the level and low level reference voltages tillIj
] - means to obtain a plurality of secondary reference voltages by manually dividing the potential difference, and a rectangular ridge secondary ratio plater for comparing these secondary island single voltages with the analog input signal level. , from the ratio results of these quadratic e ratios, the lower bits for the 1st century analog input signal - Gaiftal No. 16 ml
-An analog r whose image is that it is fully equipped with the means to obey
Inotal & Chivalry.
の基準電圧と低レベルの基準電圧とをそれぞれ選択する
手段に、高レベル−の＆準電圧を選択する回路と低レベ
ル側の、！ｌＩＳ；準電圧を選択する回路とをそれぞれ
独立にｈけでなるものであるｅ針請求の１＋！囲第１項
記載のアナログ・ｒイソタル涙ｆｓ器。(2) The means for selecting the high-level reference voltage and the low-level reference voltage that are closest to the analog input signal level include a circuit that selects the high-level and quasi-voltage, and the low-level side! lIS; 1+ of the e-needle request, which is composed of a circuit for selecting a quasi-voltage and each independently. The analog r-isotal lacrimal fs device according to item 1 above.
れた抵抗からな９、その−カの緬子ＶＣ遍択された高レ
ベルの基準電圧を入力し、他方の端子に選択された低レ
ベルの基準電圧を人力するものである％ｆｆ訪求０範囲
第１項記戦のアナログ・ガイノタル亥侠器。(3) 2? The means for inputting the reference voltage f@j consists of resistors connected in series, and the selected high level reference voltage is inputted to the other terminal of the resistor VC, and the selected low level voltage is inputted to the other terminal. An analog ginotal device for the first term of the %ff visit 0 range, which manually generates the reference voltage.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167548A JPS5869111A (en) | 1981-10-20 | 1981-10-20 | Analog-to-digital converter |
| US06/419,475 US4542370A (en) | 1981-10-20 | 1982-09-17 | Cascade-comparator A/D converter |
| DE8282108738T DE3279636D1 (en) | 1981-10-20 | 1982-09-21 | Cascade-comparator a/d converter |
| EP82108738A EP0077470B1 (en) | 1981-10-20 | 1982-09-21 | Cascade-comparator a/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167548A JPS5869111A (en) | 1981-10-20 | 1981-10-20 | Analog-to-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5869111A true JPS5869111A (en) | 1983-04-25 |
| JPH0251301B2 JPH0251301B2 (en) | 1990-11-07 |
Family
ID=15851751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167548A Granted JPS5869111A (en) | 1981-10-20 | 1981-10-20 | Analog-to-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869111A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097727A (en) * | 1983-11-01 | 1985-05-31 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS61189022A (en) * | 1985-02-12 | 1986-08-22 | ア−ルシ−エ− コ−ポレ−ション | Resistance circuit network for analog-digital converter |
| JPH0364128A (en) * | 1989-08-01 | 1991-03-19 | Matsushita Electric Ind Co Ltd | Parallel a/d converter circuit |
| JPH0443718A (en) * | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | Parallel a/d converter |
| WO2003065589A1 (en) * | 2002-01-28 | 2003-08-07 | Neuro Solution Corp. | Analog-digital conversion apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355947A (en) * | 1976-10-29 | 1978-05-20 | Takeda Riken Ind Co Ltd | Analoggtoodigital converter |
| JPS5623026A (en) * | 1979-08-03 | 1981-03-04 | Nec Corp | Analog-digital conversion unit |
-
1981
- 1981-10-20 JP JP56167548A patent/JPS5869111A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355947A (en) * | 1976-10-29 | 1978-05-20 | Takeda Riken Ind Co Ltd | Analoggtoodigital converter |
| JPS5623026A (en) * | 1979-08-03 | 1981-03-04 | Nec Corp | Analog-digital conversion unit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097727A (en) * | 1983-11-01 | 1985-05-31 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS61189022A (en) * | 1985-02-12 | 1986-08-22 | ア−ルシ−エ− コ−ポレ−ション | Resistance circuit network for analog-digital converter |
| JPH0364128A (en) * | 1989-08-01 | 1991-03-19 | Matsushita Electric Ind Co Ltd | Parallel a/d converter circuit |
| JPH0443718A (en) * | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | Parallel a/d converter |
| WO2003065589A1 (en) * | 2002-01-28 | 2003-08-07 | Neuro Solution Corp. | Analog-digital conversion apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251301B2 (en) | 1990-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542370A (en) | Cascade-comparator A/D converter | |
| US6686865B2 (en) | High resolution, high speed, low power switched capacitor analog to digital converter | |
| US5420587A (en) | Two stage flash analog-to-digital signal converter | |
| JPS63215224A (en) | Digital/analog converter | |
| JP3229135B2 (en) | Analog / digital converter | |
| US4348658A (en) | Analog-to-digital converter using half range technique | |
| US5210537A (en) | Multi-stage A/D converter | |
| WO1995017782A1 (en) | Analog-to-digital conversion circuit with improved differential linearity | |
| US5790061A (en) | Adaptive A/D converting device for adaptively converting and input analog signal into an output digital signal having a constant quantizing error | |
| JP2003124809A (en) | Charge redistribution sequential approximation type analog-to-digital converter (adc) using improved switched capacitor | |
| JPS5871726A (en) | Analog-digital converter | |
| US6229472B1 (en) | A/D converter | |
| JPH0443718A (en) | Parallel a/d converter | |
| JPH0125449B2 (en) | ||
| EP1813020B1 (en) | Balanced dual resistor string digital to analog converter system and method | |
| US20050068216A1 (en) | Resistor ladder interpolation for PGA and DAC | |
| JPS5869111A (en) | Analog-to-digital converter | |
| EP0383151B1 (en) | Multistep flash analog to digital converter with voltage estimator | |
| JPS6387022A (en) | Analog/digital converter | |
| KR20020034832A (en) | Digital/analog conversion apparatus | |
| US7075472B1 (en) | Averaging analog-to-digital converter with shared capacitor network | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| JP3113031B2 (en) | Parallel A / D converter | |
| US6836237B2 (en) | Analog-to-digital converter | |
| EP0792023A2 (en) | High speed and high accuracy A/D converter |