JPS586648A - Device and method for demodulating data - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は符号化されたデータを同期的に復調する装置に
関する。特に、この装置は抑制された運送波着幅被変調
信号を有す、加速度計、ジャイロスコーグ等のようなも
のの出方を復号化するものに用いられ得る。そのような
機器への久方、一般的に定常状態関数には、搬送波信号
の角速度が掛けられる。これは、以下の一般式の出方関
数を与える。すなわち、 Ｄ＝Ａ幅（ωを十〇）（１） ここで、　　Ｄは変調信号 Ａは外乱の損幅 ωは変調周波数、そして θは位相角。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an apparatus for synchronously demodulating encoded data. In particular, the device can be used to decode the output of things like accelerometers, gyroscopes, etc., which have suppressed carrier arrival width modulated signals. For many years in such equipment, the steady state function is typically multiplied by the angular velocity of the carrier signal. This gives the following general formula. That is, D=A width (ω is 10) (1) where D is the loss width of the disturbance for the modulation signal A, ω is the modulation frequency, and θ is the phase angle.

である。It is.

入力情報を回復するためには、適当な復調関数を出力信
号に掛けることによって、出力信号の復調を行う。To recover the input information, the output signal is demodulated by multiplying it by an appropriate demodulation function.

現在、この乗算プロセスを実行するのにはスイッチング
復調器が使用されている。スイッチング復調器は“オン
１状態および“オフゝ状態を有する単純な転極器以上の
ものではない、このスイッチング復調器の動作は、方形
波によって表わされる。これは、所望の基本周波数の信
号に対してばかりか、存在し得る基本周波数のどのよう
な奇数高調波にも応答する。調波応答を回復するための
通常の矯正は低域フィルタあるいは帯域フィルタを使用
することで６９、多くの装置に関しては。Currently, switching demodulators are used to perform this multiplication process. A switching demodulator is nothing more than a simple pole inverter with an "on" state and an "off"state; the operation of this switching demodulator is represented by a square wave. It is responsive not only to signals at the desired fundamental frequency, but also to any odd harmonics of the fundamental frequency that may be present. The usual correction for restoring the harmonic response is to use a low-pass or bandpass filter69, for many devices.

このようなフィルタで満足な給米が得られる。Satisfactory rice supply can be obtained with such a filter.

加速度計のような回転装置では、軸受けならびに他の要
素によってかなり大きな高調波を生成し。Rotating devices such as accelerometers produce fairly large harmonics due to bearings and other elements.

これが機器の出力信号に現われる。これら高調波は、基
本（回転）周波数に別名され〔計算機のサブルーチンの
代替入口点（ａｌｉａθ）〕、所望の基本成分の大きさ
を変えるため、擬似出方を与えることとなる。This appears in the device's output signal. These harmonics are called the fundamental (rotational) frequency [alternative entry point (alia θ) of the computer subroutine] and provide a pseudo output in order to change the magnitude of the desired fundamental component.

この問題に対する明白な解決は、この高調波をろ過して
除去することである。しかし、許容できる程度までこの
高調波を減少することのできるフィルタは、大きな移相
を導入する。単一の、入方軸を有する１機器の場合、信
号位相角は、それ程重要でない。というのは、位相工２
−は、この工ラー角のコサインに比例して装置出力に影
響を与えるためである。しかし１つの共通信号で２つの
直交する入力軸を有する装置の場合は、位相エラーが、
感知軸の明らかな回転として装置出力に影響を与える。The obvious solution to this problem is to filter out this harmonic. However, a filter that can reduce this harmonic to an acceptable extent introduces a large phase shift. For a single instrument with a single, incoming axis, the signal phase angle is less important. That is, phase engineering 2
- is because it affects the device output in proportion to the cosine of this Echler angle. However, in the case of a device with one common signal and two orthogonal input axes, the phase error is
The apparent rotation of the sensing axis affects the device output.

したがって、本装置の使用者はジレンマにＩｌ′面する
こととなる。一方において、大きな高次の高調波の存在
は、これらをろ過しない限りエラーを導くこととなり、
他方、ろ過操作は移相を起こし、これが結果的には、エ
ラーとなる。したがって、任意のｎ次元以下の犬睡な高
調波を生成しない復ｇｌｉｌ器の開発が提案される。例
えば、８次、５次。Therefore, the user of the device faces a dilemma Il'. On the other hand, the presence of large high-order harmonics will lead to errors unless they are filtered out.
On the other hand, the filtration operation causes a phase shift, which results in an error. Therefore, it is proposed to develop a regenerator that does not generate any n-dimensional or smaller harmonics. For example, 8th order, 5th order.

７次、および９次の高調波を除去し、次に、このレベル
以上の高調波をフィルタを使用して除去する方法である
。２次の高調波を５０デシベル減少するフィルタの設計
は、３次のｉ！ｉ！ｉ１＃波を６０テシベル減少するこ
とを要求されるフィルタの設計より千鳥である。This method removes the 7th and 9th harmonics, and then uses a filter to remove harmonics above this level. The design of a filter that reduces the second harmonic by 50 dB is based on the third order i! i! This is more staggered than the filter design required to reduce the i1# wave by 60 tesibels.

本発明は、入力信号に同期した関数発生器によって制鉤
されるスイッチング復調器を提供する本のである。好ま
しい実施例において、本関数発生器は、基本成分以上の
少なくと本１つ以上の高調波を有しない方形波関数と等
価に変調されたパルス幅を生じる。位相固定ループは、
関数発生器を装置の回転速度に同期する。The present invention is directed to providing a switching demodulator that is controlled by a function generator synchronized to the input signal. In a preferred embodiment, the function generator produces a modulated pulse width equivalent to a square wave function without at least one harmonic above the fundamental component. The phase-locked loop is
Synchronize the function generator to the rotational speed of the device.

この発明は、本装置に従って機能する方法も考慮する。The invention also contemplates a method of functioning according to the device.

本発明のより一層の理解のためおよびその他の１□ 目的のため、添付図面とともに行なわれる以下の記載を
参照すること。この範囲は、添付したクレームによシ明
らかに示す通りである。For a better understanding of the invention and for other purposes, reference is made to the following description taken in conjunction with the accompanying drawings. This range is as clearly set forth in the appended claims.

スイッチング復′ｖＩ４′Ｇは、その入力信号にプラス
１あるいはマイナス１を掛ける。これはその入力に、基
本周波数ならびにその周波数の奇数高調波を掛けること
に相当する。掛ける関数は、以下の加算で現わされ得る
方形波である。The switching converter 'vI4'G multiplies its input signal by plus 1 or minus 1. This corresponds to multiplying that input by the fundamental frequency as well as odd harmonics of that frequency. The multiplication function is a square wave that can be represented by the following addition.

この加算は展開することによって級数の蘭々の成分を得
ることができる： 上記方程式は、スイッチが入力信号の奇数高調波に応答
することを示す。ノイズが大きい場合、この高調波成分
は非常に大きなものとなる。これら高調波が処理される
と、これらは基本周波数成分に別名され、エラーを生ず
る。仮に従来の低域フィルタあるいは帯域フィルタが用
いられると。This addition can be expanded to obtain the orchid components of the series: The above equation shows that the switch responds to odd harmonics of the input signal. When the noise is large, this harmonic component becomes very large. When these harmonics are processed, they are aliased to the fundamental frequency component and create errors. If a conventional low-pass filter or bandpass filter is used.

このフィルタによって導入される移相は、装置の物理的
回転に相当するエラーとなる。The phase shift introduced by this filter results in an error equivalent to a physical rotation of the device.

この問題を克服する九め、一定のやっかいなこの高調波
を除去するような方法でスイッチング復調器を動作する
ことが提案される。基本周波数で復調器をスイッチング
して、方程式（２）および（３）のような特性を生じる
かわりに、復ｖＩ４器をより速い速度で、かつ好ましく
ない奇数高調波に感応しないような方法にて動作する。To overcome this problem, it is proposed to operate the switching demodulator in such a way as to eliminate certain troublesome harmonics. Instead of switching the demodulator at the fundamental frequency, resulting in characteristics like equations (2) and (3), we can switch the demodulator at a faster speed and in a way that is less sensitive to unwanted odd harmonics. Operate.

特に、ある低次の高調波より小さい方形波関数を復調に
使用する。こうすることによって、大きな移相を招くこ
となく、通常の方法で高次の高調波をろ過して取り除く
ことが可能である。In particular, a square wave function smaller than some lower harmonic is used for demodulation. This allows higher harmonics to be filtered out in the usual manner without introducing large phase shifts.

所望の関数の方程式は以下のように導入される。The equation of the desired function is introduced as follows.

対称的な周期的関数の各四分円は他のＳＨの鏡像である
ため、１＠の四分円に集中するだけで良い。Since each quadrant of the symmetric periodic function is a mirror image of the other SH, we only need to concentrate on the 1@ quadrant.

±１の振幅を有する純粋な方形波に関する。最初の四分
円の振幅についての方程式は単に以下の碌に表わせる； Ｖ　＝　１　　　　　　　　　　　　　　　　　　（４
）ある低次の高調波以下の方形波に関する式については
、方程式（２）および（４）の８次から始めて、以下の
通り表わすことができる。すなわち、ここでＭは消去さ
れるべき高―波の数でわる。Regarding a pure square wave with an amplitude of ±1. The equation for the amplitude of the first quadrant can simply be expressed as: V = 1 (4
) For a square wave below a certain low order harmonic, starting from the 8th order of equations (2) and (4), it can be expressed as follows. That is, here M is divided by the number of high waves to be erased.

スイッチは２進の装置であるので、任意のスイッチング
関数も２進でなくてはならない。振幅が一定でらるため
、変化され得るただ１つの他の要素はパルスの存続期間
である。したがって、用いられるスイッチング関数は、
望ましくない低次の高調波より小さい方形波関数と等価
な変調されたパルス幅である。この関数を導くには、サ
ンプリング速度を選択することが第１に必要であり、こ
れは前述したスイッチング速度と等しい。この速度は、
消去を望む高調波の数に直接的に依存し。Since the switch is a binary device, any switching function must also be binary. Since the amplitude remains constant, the only other factor that can be varied is the duration of the pulse. Therefore, the switching function used is
The modulated pulse width is equivalent to a square wave function that is smaller than the undesirable lower harmonics. To derive this function, it is first necessary to choose a sampling rate, which is equal to the switching rate described above. This speed is
Depends directly on the number of harmonics you wish to cancel.

半サイクルに関しては、消去されるべき高調波数の最小
公倍数と理想的に等しい。例えは、８次、５次、７次お
よび９次の高調波を消去するには、全サイクルを６８０
の部分に分割する（２Ｘ８Ｘ５Ｘ７Ｘ８）。（実際上の
考慮から、例えば、５１２のようなこれ以外の分割数が
選択されることもある）。In terms of half cycles, it is ideally equal to the least common multiple of the number of harmonics to be canceled. For example, to eliminate the 8th, 5th, 7th, and 9th harmonics, a total cycle of 680
Divide into parts (2X8X5X7X8). (Due to practical considerations, other division numbers may be chosen, such as 512, for example).

修正された関数、方程式５を勢価に変調されたパルス幅
に変換するには、０から２／２までの所望の関数の積分
をパルスの和と比較する。第一区間に対するＭ１パルス
をプラス１となるように任意に選択する。この関数を０
から相等する角度（ｎｘ　Ｋ／２　）まで積分し比較を
行う。この関数の積分が任意の与えられた点の和より大
きければ１次のパルスは正であり％また。６る特定の角
度でのパルスの和が所望の関数の積分より大きければ１
次のパルスは負となる。この比較グロセスをθ″から９
０°までの各連続区間についてくり返し％　１つの４分
円を終える。To convert the modified function, Equation 5, to a pulse width modulated pulse width, compare the integral of the desired function from 0 to 2/2 with the sum of the pulses. The M1 pulse for the first section is arbitrarily selected to be plus one. set this function to 0
Integrate from to an equivalent angle (nx K/2) and compare. If the integral of this function is greater than the sum of any given point, the first-order pulse is positive and %. 1 if the sum of the pulses at a particular angle is greater than the integral of the desired function.
The next pulse will be negative. This comparative grossness is calculated from θ″ to 9
Repeat for each successive interval up to 0° % Finish one quadrant.

こうして得られる関数は、このサイクルの残りの３つの
四分円にわたって適用できる。というのは、これら４分
円は始めのものの鏡像であるためである。The function thus obtained can be applied over the remaining three quadrants of this cycle. This is because these quadrants are mirror images of the first one.

こうして導入したスイッチング・パターンヲ使用して、
装置出力と位相同期にあるスイッチング復調器の作動を
行う、この関数は、低次の高調波を含んでいないため、
これらの周波数でのスイッチング復！ＩＩｌ器への任意
の入力は、理論的に拒絶されることとなる。Using the switching pattern thus introduced,
This function, which operates the switching demodulator in phase synchronization with the device output, does not contain lower harmonics, so
Switching at these frequencies! Any input to the IIl unit would theoretically be rejected.

この装置の実際的な実施を第１図に図示する。A practical implementation of this device is illustrated in FIG.

装置１０は、スイッチング復Ｍｉ１２によって復調され
る出力を生成する。上記で導かれたスイッチング関数は
デジタルであり、読み出し専用記憶装置（ＲＯＭ）１４
６るいは充分な容量を有する任意の他の適当な記憶装置
に記憶でき、また、スイッチング復調器への入力と同期
的に読み出される。この記憶装置の大きさは、単に、先
に選択されたサンプリング速度によって決定される。こ
こで必要なことは、スイッチング関数の発生を装置と同
期させる方法のみでおる。位相固定ループ１６で十分に
この機能を行うことができる。ライン１６の同期信号は
、位相固定ループ１６にて受信され１位相比較器２０に
供給され、これが、位相固定ループの通常の方法で電圧
制御発振器２２を駆動する。この電圧制御発振器２２か
らの出力は、カウンタ２４に供給されるが、このカウン
タ２４は１分周器ならびにアドレス発生器としての２重
の機能を有する。カウンタ２４からの１つの出力は位相
比較器２０の基準入力２６に送られる。この帰環線路２
８は、位相固定ループ１６を完結する。位相［１！１１
定ルーグ１６からの出力はデジタルの形であり％６ピ憶
装置にアドレスを供給する。動作においては、電圧軸−
発蚤器２２は、線路１８の同期信号と同期され、また、
カウンタ２４は電圧制御発振器２２と同期にて作動し、
装置１ｏと同期される１からＮまでの可変アドレスを与
える。The device 10 produces an output that is demodulated by the switching demodulator Mi12. The switching function derived above is digital and is stored in a read-only memory (ROM) 14.
6 or any other suitable storage device of sufficient capacity and read out synchronously with the input to the switching demodulator. The size of this storage is determined solely by the previously selected sampling rate. All that is required here is a way to synchronize the generation of the switching function with the device. A phase-locked loop 16 is sufficient to perform this function. The synchronization signal on line 16 is received in phase-locked loop 16 and provided to one phase comparator 20, which drives a voltage-controlled oscillator 22 in the usual manner for phase-locked loops. The output from the voltage controlled oscillator 22 is supplied to a counter 24 which has dual functions as a divider by 1 frequency and an address generator. One output from counter 24 is sent to reference input 26 of phase comparator 20. This return track 2
8 completes the phase-locked loop 16. Phase [1!11
The output from constant loop 16 is in digital form and provides an address for the %6 memory. In operation, the voltage axis -
The generator 22 is synchronized with the synchronization signal of the line 18 and
The counter 24 operates in synchronization with the voltage controlled oscillator 22,
Provides a variable address from 1 to N that is synchronized with device 1o.

スイッチング関数と等価な変調されたパルス幅である記
憶装置１４の出力は、こ゛うして、装置１゜に固定され
、スイッチング復ｖＩ４ｒ６１２からの低高調波出力を
供給する。最後に、単純な低域フィルタ（図示せず）を
取り付け、高次の高調波を除去することもできる。The output of storage device 14, which is a modulated pulse width equivalent to the switching function, is thus fixed at device 1° and provides the low harmonic output from switching converter vI4r 612. Finally, a simple low pass filter (not shown) can be installed to remove higher harmonics.

本発明の好ましい実施例であると信する物を記載したが
、当業者には本発明の精神にそむくことなく、これ以外
のま九これ以上の修正ができることを理解できよう。そ
のような実施の全ても本発明の真の範囲に入るものとし
て、これらを請求するものである。Although what is believed to be a preferred embodiment of the invention has been described, those skilled in the art will recognize that other modifications may be made without departing from the spirit of the invention. All such implementations are claimed as coming within the true scope of the invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は復＃Ｉ４器のブロック図である。 １０・・・機器（装置）、１２・・・スイッチング復調
器、１４・・・読み出し専用し憶装置（ＲＯＭ）。 １６・・・位相固定ループ、１８・・・線路、２０・・
・位相比較器、２２・・・電圧制御発振器、２４・・・
カウンタ、２６・・・基準入力、２８・・・帰＊＊路。FIG. 1 is a block diagram of the #I4 unit. 10... Equipment (device), 12... Switching demodulator, 14... Read-only storage device (ROM). 16... Phase locked loop, 18... Line, 20...
・Phase comparator, 22... Voltage controlled oscillator, 24...
Counter, 26... Reference input, 28... Return ** path.

Claims (9)

【特許請求の範囲】[Claims] （１）Ｉ１時位相角を有する回転的に符号化され九情報
を同期的に復調する復調装置で６ってスイッチ装置と。 該スイッチ装置を制御する制御装置から成り。 該制御装置は、制御関数を生成する関数発生装置から成
り、これによって前記スイッチ装置が、前記制御関数に
したがって切替シ、ここで、Ｉ！ｔＩ紀制御開制御関数
本成分ならびに該基本成分の奇数の無限級数を有して、
該奇数高罐波の少なくとも１つよシ小さい方形波関数で
あることを特徴とする復調装置。(1) A demodulator that synchronously demodulates rotationally encoded information having a phase angle of I1, and 6 is a switch device. It consists of a control device that controls the switch device. The control device comprises a function generator for generating a control function, whereby the switching device switches according to the control function, where I! The tI period control open control function has a main component and an infinite series of odd numbers of the basic component,
A demodulator having a square wave function smaller than at least one of the odd-numbered high-frequency waves. （２）前記制御関数が前記方形波関数と等価な変調′さ
れたパルス幅であることを特徴とする特許請求の範囲第
１項に記載の復調装置。(2) The demodulator according to claim 1, wherein the control function has a modulated pulse width equivalent to the square wave function. （３）前記スイッチ装置がスイッチ復調装置を具備する
ことを特徴とする特許請求の範８第２項に記載の復調装
置。(3) The demodulator according to claim 8, wherein the switch device includes a switch demodulator. （４）前記制御装置が、前記関数発生器装置を前記瞬時
位相角と位相同期される同期装置をさらに具備すること
を特徴とする特許請求の範囲第８項に記載の復調装置。(4) The demodulation device according to claim 8, wherein the control device further comprises a synchronization device for phase-locking the function generator device with the instantaneous phase angle. （５）　＃ｔＩ記関数発生器装置が、前記側（財）関数
を記憶するアドレス可能な記憶装置を備え、前記アドレ
ス可能な記憶装置が、前記同期装置に応答することを特
徴とする特許請求の範囲第４項に記載の復調装置。(5) Claim characterized in that the function generator device #tI comprises an addressable storage device for storing the side function, the addressable storage device being responsive to the synchronization device. The demodulator according to the range 4. （６）前記同期装置が位相固定ループを備えることを特
徴とする特許請求の範囲第５項に記載の復調装置。(6) The demodulator according to claim 5, wherein the synchronizer includes a phase-locked loop. （７）奇数高調波の前記無限級数の始めのものが、前記
方形波関数から消去されることを特徴とする特許請求の
範囲第６虫に記載の復調装置。(7) A demodulator according to claim 6, characterized in that the beginning of the infinite series of odd harmonics is eliminated from the square wave function. （８）奇数高調波の前記無限級数の始めの４つが前記方
形波関数から消去されることを特徴とする特許請求の範
囲嬉８′ｆＪ４に記載の復調装置。(8) The demodulator according to claim 8'fJ4, wherein the first four of the infinite series of odd harmonics are eliminated from the square wave function. （９）基本成分ならびに基本成分の奇数高調波の無限級
数を有して、前記奇数高調波の少なくとも１つより少な
い方形波関数を発生すること、＃開方形波関数を前記の
回転的に符号化された情報と位相同期すること、および 前記の回転的に符号化された情報に前記方形関数を掛け
ること。 のステップから成る回転的に符号化され次情報を同期的
に復調する方法。(9) generating a square wave function having an infinite series of a fundamental component and odd harmonics of the fundamental component and less than at least one of said odd harmonics; and multiplying said rotationally encoded information by said rectangular function. A method for synchronously demodulating rotationally encoded information comprising the steps of