JPS5864051A - 電極の製造方法 - Google Patents

電極の製造方法

Info

Publication number
JPS5864051A
JPS5864051A JP56162627A JP16262781A JPS5864051A JP S5864051 A JPS5864051 A JP S5864051A JP 56162627 A JP56162627 A JP 56162627A JP 16262781 A JP16262781 A JP 16262781A JP S5864051 A JPS5864051 A JP S5864051A
Authority
JP
Japan
Prior art keywords
solder
paste
laser beam
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56162627A
Other languages
English (en)
Inventor
Toshihiro Shintaku
新宅　敏宏
Norio Matsui
則夫 松井
Etsuji Sugita
杉田　悦治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56162627A priority Critical patent/JPS5864051A/ja
Publication of JPS5864051A publication Critical patent/JPS5864051A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は為蜜度にして、製造容易な電極の擬造方法に関
するものである。
ＬＳＩ技術の進歩に伴い、ＬＳＩに電気信号を入出力す
るた′めの端子の数が増加しつつある。現在は一般にＩ
ＩＩチツツの４辺に設げた端子嶌ｒｓｗｃ−線を熱ある
い′は超音波で圧着Ｌ″ＣＬ８　Ｉの外部と電気的接続
を行っているが、端子数が増加すると端子ピッチ同が非
電に狭くなるためこのような方法では増子取出しか不可
能となる。
このためＬＳＩチップ全ｌ！！面から電極を取出り、７
エイスダウンＫして半田によりＬＳＩチップと配線用基
板の電極端子な＊＊接続するフリップチップ方式が周知
である。
７リツノチツプ方式におけるり、８Ｉチツプの半８８電
極の形成方法として、従莱では入出力電極端）上に半田
の下地としての金属膜を被着したシリコンウェハーにメ
タルミスタを介して半田材をｔｌｌＬ、その後−メタル
マスクを外Ｌ’Ｃ電気炉中等で半田を溶融することによ
りチップの入出力電極端子上に所望の形状の半田電極を
形成してりた。しかし、このよ５な方法ではシリコンウ
ニ＾−とメタルミスフとの密着不良により蒸着物のまわ
りこみが止じることおよびメタルミスフは通常エツチン
グにより作成するため材料となる金属板の厚さより小さ
なパタン寸法のマスク作成が崗−であることから微細な
４極を高書度に形成するのに限界があった。
本発明は半田に対するぬれの良い所定のパタンの金属膜
を被着した基板上に半田ペーストを塗布し、その半田ペ
ーストにレーザービームな照射することにより半田電極
を形成することを特徴とし、その目的は微細な半田１橋
を形成する製造方法を提供するととにある。
図ｒｉａｔｔ＊発明の実施例における纏造工程を説明す
る断面図であって、１はシリコン基板、２はＳｉＯ自−
５はム１゜４はパッジページ１ン膜、５は金属ＩＮ、６
は半田ペースト、７はレーザービーム、８は半田電極で
ある。
以下本発明の製造工程を順を追って説明する。
所定のＬＳＩチップ製造工程にしたかつ″Ｃ酸化・波紋
・配線・パッシベーション等を行ったシリコン基板１に
おいて第１図に示すように所定位置のパッジページ１ン
膜４に穴あけをＬ″Ｃ配線導体のム慮３を露出する。つ
ぎにＡｌ１５の露出部の表面をスパッタクリーニング、
ライトエッチ等の既知の方法で処理して表面酸化展等を
除去したのち、第２図に示すように半田電極の下地とＬ
′ｃ半田に対してぬれの良い金属［Ｉ５を真空蒸着法、
スパッタ法等により形成する。金属１１４５としてはＣ
ｒ−Ｃｖｓ−ム１．テ１−Ｐｄ−Ａｕ、　０ｒ−Ｎｉ、
　Ｃｒ　−Ｃｕ−ａｎ等の一置換が利用できる。
金属１１５０゛バタン形成には既知のホトリゾグラフィ
技術あるいはメタルマスク蒸着技術部を用いる。
つぎに第３図に示すように８１基板１の表面に半田ペー
スト６を塗布し、Ｘ方向およびＹ方間に移動するテーブ
ル上にこのシリコン基板１をのせ、金属膜５のパタン上
にレーザービーム７が来るように位置合せをおこない。
第４図に示すようにレーザービーム７を照射Ｌ″Ｃ半田
ペースト６を部分的に溶融し、金属１１１５に被着させ
、レーザービーム照射終了により金属膜５に固着させて
半田電極８を形成する。ｍ後に過当な溶媒を用いてレー
ザービーム未無射部の半田ペース）６を嬉解除去し第５
図の所定の半田′４極を得る。
以下に本発明Ｋかかわる半田′ｌＬ極の製造法の実施例
を具体的に説明する。
酸化・拡散・配線が終了した基板１゛にパッシベーショ
ン１１１４として厚さ１．５μｍの８ｉｏ、Ｎな形成す
る。つぎに緩輌フッ酸を用いて所定の位置の８１０．を
穴あけＬＡｆｆｉ５を露出した後、スパッタクリーニン
グな行ってＡＬ表向の酸化膜を除去する。つぎにＣｒ０
．１μｍ、　Ｃｕ　Ｏ，Ｆｌｍ、　Ａｕ、０．１μｍを
連続ＩＫ着し、リフトオフ法を用いて上配六位置に所定
のパタンを形成する。そしてこのシリコン基板企画に半
田ペースト（例えば千住金属工業株式会社ＳＰＴ　−７
０−５）を１００メツシユのスクリーンを用いて印刷し
。
ｘ−Ｙ方向に移動するテーブルにのせ位置合せなする。
つぎに出力６ＷのＣｏｔレーザー発振器から出たレーザ
ービームをＧｃレンズを用いて集光し、半田ペーストに
照射する。そのため第４図に示すようにレーザービーム
照射部の半田ペーストは溶融して表面張力により丸くな
りレーザー未照射部の半田ペーストから分Ｍして金属膜
５に被着Ｌレーザービーム照射終了により金属Ｉｌｌ！
５に固着する。つぎにこの基板をトリフルルエチレン中
に浸漬り。
超音波を印加してレーザー未照Ｉｔ邸の半田ペーストを
溶解する。以上の工程を通してレーザービーム径程度の
直径の半田４−力雇得られる。レーザービームはレンズ
により原理的にその波長程度までしぼることが出来るの
で。
本発明の製造方法を用いればｌ１ｔａな半田ａｍを形成
出来る。
なお、上記ではシリコン基板上に半田電極を形成する場
合を実施例として本発明の詳細な説明したが本発明はシ
リコン基板に限るものではな（、セラミック基板、金属
基板等の上に半田電極を形成することができることは当
然である。
以上説明したように本発明は、レーザービームを照射Ｌ
？半田ペーストを溶融し、半田ｍ椰な形成するものであ
り、館綱な４ａｔ容場に製造することが出来、ＬＳＩの
入出力端子数の大幅な増加に害鳥に対処できる利点があ
る。
【図面の簡単な説明】
第１図ないＬｉ２Ｓ図は本発明の４−の製造方法の工程
４・・・パッシベーション膜、　５・・・金ｍａｉ。 ６・・・半田ヘースト、　　７・・・レーザービーム。 ８・・・半田電極。

Claims (1)

    【特許請求の範囲】
  1. 基板上に半ａＩＫ対するぬれの良い所定パタンの金１０
    １を形成し、少なくとも該金属膜の表１ｉｉｆＫ半田ペ
    ーストを塗布し、該半田ペーストにレーザービームを黒
    射し半田な溶！１ｌＬＬ−Ｃ該金属１ＩＩＴＩｃ被肴さ
    せ、レーザービー＾鳳耐終了により該金属膜に固着させ
    、最後にレーザービー五未ｗＡ＠部の半田ベース）を除
    去し、所定の半田電極を形成することを特徴とする電極
    の製造方法。
JP56162627A 1981-10-14 1981-10-14 電極の製造方法 Pending JPS5864051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56162627A JPS5864051A (ja) 1981-10-14 1981-10-14 電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56162627A JPS5864051A (ja) 1981-10-14 1981-10-14 電極の製造方法

Publications (1)

Publication Number Publication Date
JPS5864051A true JPS5864051A (ja) 1983-04-16

Family

ID=15758200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56162627A Pending JPS5864051A (ja) 1981-10-14 1981-10-14 電極の製造方法

Country Status (1)

Country Link
JP (1) JPS5864051A (ja)

Similar Documents

Publication Publication Date Title
US4714516A (en) Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US5393697A (en) Composite bump structure and methods of fabrication
JPH0517708B2 (ja)
JPH0273648A (ja) 電子回路及びその製造方法
JPS63115397A (ja) 集積回路の修理方法
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
JP2947824B2 (ja) 回路基板およびその表面処理方法
US5639693A (en) Semiconductor device and process for fabricating the same
JPS5864051A (ja) 電極の製造方法
JPH04263462A (ja) 半導体装置及びその製造方法
US4827610A (en) Method of creating solder or brazing barriers
JP4356269B2 (ja) 積層電子部品の製造方法および積層電子部品
JPS62263645A (ja) 電気的接点構造とその形成方法
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JPH07201922A (ja) 基板上へのハンダバンプの形成方法
JPH07321444A (ja) 金属パターン形成方法
JPS5929160B2 (ja) 配線板の製造方法
JP2808164B2 (ja) 電気的接続部材の製造方法
JP2891538B2 (ja) 配線基板の製造方法
JPH02125621A (ja) 半導体装置のバンプ電極形成方法
JPS6034048A (ja) キャリヤテ−プの製造方法
JPH07336019A (ja) 導体パターンの形成方法
JPS5864037A (ja) 半導体装置の製造方法
JPS604221A (ja) 半導体装置の製造方法
JPS61225839A (ja) バンプ電極の形成方法