JPS5860533A - 液相エピタキシヤル成長方法 - Google Patents
液相エピタキシヤル成長方法Info
- Publication number
- JPS5860533A JPS5860533A JP15901181A JP15901181A JPS5860533A JP S5860533 A JPS5860533 A JP S5860533A JP 15901181 A JP15901181 A JP 15901181A JP 15901181 A JP15901181 A JP 15901181A JP S5860533 A JPS5860533 A JP S5860533A
- Authority
- JP
- Japan
- Prior art keywords
- edge
- growth
- substrate
- edge growth
- liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02628—Liquid deposition using solutions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液相エピタキシャル成梗方法に係り。
時に基板の処理方法に関する。
通富の成長用スライド式ボートを用いて、＠元素子や受
光素子用のエピタキシャル層を液相成長させると、基板
の周辺部のみに結１によってチ少の差はあるが２０〜３
０μｍ機度の異常成長、所鶴−エッジグロースが発生す
る。第１図はエツジグロースが生じたときの基板断面図
を示したもので１は基板、２は液相成長させ九エピタキ
シャル層１円形の４ｉＩＩ１１内部はエツジグロースを
それぞれ示している。エツジグロースの高さが大きくな
ると、＃液溜めが設けられたスライド式ボートをスライ
ドさせる際、該エツジグロース先端が砿ボートと接触し
て該エツジグロース先端が破壊されるという欠点がある
。
光素子用のエピタキシャル層を液相成長させると、基板
の周辺部のみに結１によってチ少の差はあるが２０〜３
０μｍ機度の異常成長、所鶴−エッジグロースが発生す
る。第１図はエツジグロースが生じたときの基板断面図
を示したもので１は基板、２は液相成長させ九エピタキ
シャル層１円形の４ｉＩＩ１１内部はエツジグロースを
それぞれ示している。エツジグロースの高さが大きくな
ると、＃液溜めが設けられたスライド式ボートをスライ
ドさせる際、該エツジグロース先端が砿ボートと接触し
て該エツジグロース先端が破壊されるという欠点がある
。
特に、多層成長ではメルトを順次スライドする除に、エ
ツジグロースの破片が結晶に填りζまれて未成長部分と
なったり１表ｍＫ湯を残すことが多く菓子特性以前にプ
ロセス上使用できない。即ち１歩留まりが低下で漬とい
う問題がめる・従来、この問題を解決する為に基板の周
辺部を斜めに研磨してエツジグロースを小さくする方法
。
ツジグロースの破片が結晶に填りζまれて未成長部分と
なったり１表ｍＫ湯を残すことが多く菓子特性以前にプ
ロセス上使用できない。即ち１歩留まりが低下で漬とい
う問題がめる・従来、この問題を解決する為に基板の周
辺部を斜めに研磨してエツジグロースを小さくする方法
。
成長用ボートの浴ｇ舗めの形状を改善する方法が提案さ
れている。しかしながら、廂者は研磨によ・る着板への
ダメージが入り易く、ま九研磨工程に時間１ｋＪＭする
といつな欠点がある。後者については、エツジグロース
の高さが小さくなるものの。
れている。しかしながら、廂者は研磨によ・る着板への
ダメージが入り易く、ま九研磨工程に時間１ｋＪＭする
といつな欠点がある。後者については、エツジグロース
の高さが小さくなるものの。
多層構造のＦｌｔｍに於匹ては各層のエツジグロースが
重なる為、完全に解決できるものではなかつ友。
重なる為、完全に解決できるものではなかつ友。
本＠明の目的は、液相成長用スライド式ボートを用い逢
ときに生じるエツジグロースの破壊にょる歩Ｗｔりの低
下を改善する方法を提供するにある０ 本発明は、基板の端の一部またａ端の全部ｔ。
ときに生じるエツジグロースの破壊にょる歩Ｗｔりの低
下を改善する方法を提供するにある０ 本発明は、基板の端の一部またａ端の全部ｔ。
エツジグロースに相当する高さ若しくはそれ以上にエツ
チングして段差を形成した友、該段差が設けられた基板
上に液相成長法でエピタキシャル層を成長させたもので
ある。
チングして段差を形成した友、該段差が設けられた基板
上に液相成長法でエピタキシャル層を成長させたもので
ある。
液相成長前に、基板の端の一部または端全部ｔエツチン
グし、エツジグロースの簡さに相当する深さ、若しくは
それ以上の深さのメサ型段差を設けることにより、エツ
ジグロース全基板端の段差部分に集中させ、エツジグロ
ースを段差分だけ低くすることができる。従って、俗液
溜めが設けられ九スライド式ボートをスライドしても、
該エツジグロースの先端が破壊されることがなくなる。
グし、エツジグロースの簡さに相当する深さ、若しくは
それ以上の深さのメサ型段差を設けることにより、エツ
ジグロース全基板端の段差部分に集中させ、エツジグロ
ースを段差分だけ低くすることができる。従って、俗液
溜めが設けられ九スライド式ボートをスライドしても、
該エツジグロースの先端が破壊されることがなくなる。
同、２０〜３Ｏｘｍ橿度の段差であれば、基板端の段Ｍ
部分にメルトが残留して次層成氏用メルトが混入するこ
とはない。
部分にメルトが残留して次層成氏用メルトが混入するこ
とはない。
本＠＠８（Ｄ −実施例として、インジウム・リン（Ｉ
ｎｋ）基板上に工ｎＰ及びインジウム・ガリウム・ヒ素
（ＩｎＧａＡｓ）を順次成員させた場合について説明す
る。第２図は本実施例の基板上面図及び断面図を示した
ものである。長方形のＩｎＰ＆檄３の一辺の端から＠
３ ｍの領域を除いて該基板ｓ上にマスク（耐酸用ワッ
クス）４を設け、（第Ｋｉｌ！！（ａ））ブロム（Ｂｒ
）が２４含まれたメタノール溶液にマスク番が設けられ
九基板３ｔ−浸漬し、基板３のマスク番が形成されてい
なかった領域に縁さ約３０μｍのメサ型段差５ｔウエツ
トエツチングにて形成する（第２図（ｂ））。次に、メ
す瀝段ＷＬ５が設けられた基板３と所定量のインジウム
（Ｉｎ）、Ｉｎ？。
ｎｋ）基板上に工ｎＰ及びインジウム・ガリウム・ヒ素
（ＩｎＧａＡｓ）を順次成員させた場合について説明す
る。第２図は本実施例の基板上面図及び断面図を示した
ものである。長方形のＩｎＰ＆檄３の一辺の端から＠
３ ｍの領域を除いて該基板ｓ上にマスク（耐酸用ワッ
クス）４を設け、（第Ｋｉｌ！！（ａ））ブロム（Ｂｒ
）が２４含まれたメタノール溶液にマスク番が設けられ
九基板３ｔ−浸漬し、基板３のマスク番が形成されてい
なかった領域に縁さ約３０μｍのメサ型段差５ｔウエツ
トエツチングにて形成する（第２図（ｂ））。次に、メ
す瀝段ＷＬ５が設けられた基板３と所定量のインジウム
（Ｉｎ）、Ｉｎ？。
ガリウム・ヒ素（ＧａＡｓ）、インジウム・ヒ素（工ｎ
＊ｓ）を通常の成長用スライド式ボートにセットして、
水素雰囲気中で６５０℃近傍の温度で。
＊ｓ）を通常の成長用スライド式ボートにセットして、
水素雰囲気中で６５０℃近傍の温度で。
ＩｎＰ及びＩｎＧａＡｓを順次ｇＪｘｍの厚さに成長さ
せ。
せ。
Ｉｎ７層６及びＩｎＧａＡｓ１ｌ’Ｆｔ−それぞれ形成
した（第２図（Ｃ））。このとき、Ｉｎ７層６のエツジ
グロースは１５〜２０μｍ、■ｎＧ亀ム一層フのそれは
３５〜３０μｍであった。
した（第２図（Ｃ））。このとき、Ｉｎ７層６のエツジ
グロースは１５〜２０μｍ、■ｎＧ亀ム一層フのそれは
３５〜３０μｍであった。
本実施例によれば、メｔＷ段！５０部分に生じたエツジ
グロースは！差分即ち、約３０μｍだけ低くなるので、
ＩｎＰの溶液溜めからＩｎＧａＡＢのそれにボート【ス
ライドする際、エツジグロース先端とボートとの接触に
よる破壊はなく１通常エビタ中シャル層弐面にみられる
傷、及び未収長部分も観察されなかった。また１段差部
分５に成長用メルトが残留することがなかった為、メル
トの混入もないと考えられる。
グロースは！差分即ち、約３０μｍだけ低くなるので、
ＩｎＰの溶液溜めからＩｎＧａＡＢのそれにボート【ス
ライドする際、エツジグロース先端とボートとの接触に
よる破壊はなく１通常エビタ中シャル層弐面にみられる
傷、及び未収長部分も観察されなかった。また１段差部
分５に成長用メルトが残留することがなかった為、メル
トの混入もないと考えられる。
同、Ｒ差が設けられていない基板端にも同様なエツジグ
ロースが発生するが１本実施例ではメル′トのスライド
方向を矢印の方向にしている為、エツジグロース先端が
破壊されても、破片がエピタキシャル層上に残留するこ
とははとんどない。
ロースが発生するが１本実施例ではメル′トのスライド
方向を矢印の方向にしている為、エツジグロース先端が
破壊されても、破片がエピタキシャル層上に残留するこ
とははとんどない。
勿論、第３図のごとく基板３の４．四辺に段差８を設け
て液相成長すれば良好なエピタキシャル層が得られるこ
とは１ｍ１するまでもない・本発明によれば、スライド
式液相戊長法に於いて、スライド時にエツジグロースが
破壊されることがないので、ｍ晶表面Ｏ歩ｌ１ｊＩまり
を改善できるという効果がある。
て液相成長すれば良好なエピタキシャル層が得られるこ
とは１ｍ１するまでもない・本発明によれば、スライド
式液相戊長法に於いて、スライド時にエツジグロースが
破壊されることがないので、ｍ晶表面Ｏ歩ｌ１ｊＩまり
を改善できるという効果がある。
４１図にエツジグロースが生じたときの基板断面図、第
２図は不実＃Ａ例の基板上向図及び断面図。 第３図は基板端の周辺部分ＫＲ差會設けたときの基板上
面図である。 １．３基板 ２、 ６． ７ 液相エピタキシャル層４ マス
ク ５．８ メを型段差 茅 １ 図 （（Ｒ） （ｂ） ￥Ｓ２図 ＜ｃ＞ Ｓ
２図は不実＃Ａ例の基板上向図及び断面図。 第３図は基板端の周辺部分ＫＲ差會設けたときの基板上
面図である。 １．３基板 ２、 ６． ７ 液相エピタキシャル層４ マス
ク ５．８ メを型段差 茅 １ 図 （（Ｒ） （ｂ） ￥Ｓ２図 ＜ｃ＞ Ｓ
Claims (1)
- 基板の端の一部または端全部を、エツジグロースに相当
する高さ若しくはそれ以上にエツチングして段差全形成
した後、該段差が設けられた基板上に液相成長法でエピ
タキシャル層を成長させることｋｌｌｆｌ徴とする液相
エピタキシャル収長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15901181A JPS5860533A (ja) | 1981-10-06 | 1981-10-06 | 液相エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15901181A JPS5860533A (ja) | 1981-10-06 | 1981-10-06 | 液相エピタキシヤル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860533A true JPS5860533A (ja) | 1983-04-11 |
Family
ID=15684289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15901181A Pending JPS5860533A (ja) | 1981-10-06 | 1981-10-06 | 液相エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7147195B2 (en) | 2003-09-17 | 2006-12-12 | Delta Kogyo Co., Ltd | Automobile slide adjuster |
-
1981
- 1981-10-06 JP JP15901181A patent/JPS5860533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7147195B2 (en) | 2003-09-17 | 2006-12-12 | Delta Kogyo Co., Ltd | Automobile slide adjuster |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4097890A (en) | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture | |
| US5362683A (en) | Method of making epitaxial wafers | |
| US5439723A (en) | Substrate for producing semiconductor wafer | |
| US3977925A (en) | Method of localized etching of Si crystals | |
| CN102129967B (zh) | 氮化物半导体模板及其制作方法 | |
| US4137107A (en) | Method of manufacturing a semiconductor device utilizing selective masking, deposition and etching | |
| US3419956A (en) | Technique for obtaining isolated integrated circuits | |
| JPS6016439A (ja) | 半導体装置の製造方法 | |
| JPS5860533A (ja) | 液相エピタキシヤル成長方法 | |
| US5208167A (en) | Method for producing SOI substrate | |
| KR910010222B1 (ko) | 반도체장치의 제조방법 | |
| JPH07249573A (ja) | 半導体基板の製造方法 | |
| JPS59227117A (ja) | 半導体装置 | |
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPS60167439A (ja) | 相補型誘電体分離基板の製造方法 | |
| JPS5818928A (ja) | 半導体装置の製法 | |
| DE102021132180A1 (de) | Halbleiterstruktur mit einer oder mehr stützstrukturen | |
| JPH05206573A (ja) | 半導体レーザ装置の製造方法 | |
| JPS5942450B2 (ja) | 半導体装置の製造方法 | |
| JP3132699B2 (ja) | 集積化素子及びその集積化素子における配線層形成法 | |
| JPS6020509A (ja) | 液相エピタキシヤル成長方法 | |
| JPS6025033B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS5815228A (ja) | 低転位化合物半導体ウエハの製造方法 | |
| JPH0582488A (ja) | 化合物半導体の結晶成長方法 | |
| JPS60210848A (ja) | 半導体基体の製造方法 |