JPS5857728A - イオンミ−リングによるパタ−ン形成方法 - Google Patents
イオンミ−リングによるパタ−ン形成方法Info
- Publication number
- JPS5857728A JPS5857728A JP15621281A JP15621281A JPS5857728A JP S5857728 A JPS5857728 A JP S5857728A JP 15621281 A JP15621281 A JP 15621281A JP 15621281 A JP15621281 A JP 15621281A JP S5857728 A JPS5857728 A JP S5857728A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pattern
- approx
- ion milling
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は簡便にして良好なパターンを提供するイオンミ
ーリング法の改良に関し、薄膜応用技術（半導体又はメ
モリーの製造技術をふくむ）に広く応用することが出来
る。
ーリング法の改良に関し、薄膜応用技術（半導体又はメ
モリーの製造技術をふくむ）に広く応用することが出来
る。
従来、イオンミーリング法ではパターンを形成すると、
レジストパターンの側面に再スパツタされた原子が付着
し、第２図のごとく、端部のもつ上った形状となり、従
って、絶縁膜を斤して導体膜を多層に形成するときに絶
縁不良の原因となるという問題があった。これを防止す
るための従来の技術として、（１）第３図に示すごとく
エツチング終了時にレジスト６の端部の厚みがなくなる
ようにする、（２）第４図に示すごとく、レジスト８を
熱処理して端部な丸（し、再付着を防ぐ、及び（３）イ
オン入射角を基板法線に対し６０°以上として再付着を
防ぐなどの方法がとらｔていた。しかしながら、抜工、
チング物の膜厚が数百Ａと薄い場合には、（１）の方法
ではレジストの膜厚を１ｏｏｏＸ前後にせねばならず、
レジストに発生する欠陥を考慮すると実用的ではない。
レジストパターンの側面に再スパツタされた原子が付着
し、第２図のごとく、端部のもつ上った形状となり、従
って、絶縁膜を斤して導体膜を多層に形成するときに絶
縁不良の原因となるという問題があった。これを防止す
るための従来の技術として、（１）第３図に示すごとく
エツチング終了時にレジスト６の端部の厚みがなくなる
ようにする、（２）第４図に示すごとく、レジスト８を
熱処理して端部な丸（し、再付着を防ぐ、及び（３）イ
オン入射角を基板法線に対し６０°以上として再付着を
防ぐなどの方法がとらｔていた。しかしながら、抜工、
チング物の膜厚が数百Ａと薄い場合には、（１）の方法
ではレジストの膜厚を１ｏｏｏＸ前後にせねばならず、
レジストに発生する欠陥を考慮すると実用的ではない。
（２）の方法ではレジスト端部に十分な角度をつけるこ
とが難しい。（３）の方法では完成したエツチングパタ
ーンが第５図に示すごとく長いすそを引くという欠点が
ある。さらに、以上のいずれの技術の場合も感光性レジ
ストがイオンミーリング中の熱により表面層が変質して
有機溶剤では除去出来なくなると（・う欠点がある。
とが難しい。（３）の方法では完成したエツチングパタ
ーンが第５図に示すごとく長いすそを引くという欠点が
ある。さらに、以上のいずれの技術の場合も感光性レジ
ストがイオンミーリング中の熱により表面層が変質して
有機溶剤では除去出来なくなると（・う欠点がある。
従って本発明は従来の技術の上記欠点を改善することを
目的とし、２層に構成された膜をエツチングすることに
より再スパツタ原子の付着を防ぐと共に変質した非溶解
性のレジストを容易に除去するもので、その特徴は、基
板上にもうけられろ被エツチング薄膜（１）をイオンミ
ーリング法によりエツチングして薄膜パターンを形成す
る方法において、薄膜（１）の上に溶解可能な薄膜（２
）を形成する工程と、薄膜（２）の上に感光性レジスト
を形成すると共にこれによりパターン（３）を形成する
工程と、パターン（３）をマスクとしてレジスト下の２
層をイオンミーリング法でエツチングする工程と、その
後、薄膜（２）及びパターン（３）を溶剤を用いて除去
−「る工程とを有するごときイオンミーリングによるパ
ターン形成方法にある。
目的とし、２層に構成された膜をエツチングすることに
より再スパツタ原子の付着を防ぐと共に変質した非溶解
性のレジストを容易に除去するもので、その特徴は、基
板上にもうけられろ被エツチング薄膜（１）をイオンミ
ーリング法によりエツチングして薄膜パターンを形成す
る方法において、薄膜（１）の上に溶解可能な薄膜（２
）を形成する工程と、薄膜（２）の上に感光性レジスト
を形成すると共にこれによりパターン（３）を形成する
工程と、パターン（３）をマスクとしてレジスト下の２
層をイオンミーリング法でエツチングする工程と、その
後、薄膜（２）及びパターン（３）を溶剤を用いて除去
−「る工程とを有するごときイオンミーリングによるパ
ターン形成方法にある。
以下詳細に説明する。
以下の実施例では、２層導体電流駆動型磁気バブル素子
の薄膜型パーマロイ検出器をイオンミーリング法により
形成する場合について説明する。
の薄膜型パーマロイ検出器をイオンミーリング法により
形成する場合について説明する。
第１図におし・て、まず基板側の上に約３００Ａ厚のパ
ーマロイ薄膜１を蒸着する。次いでその上に耐熱性のＰ
ＭＭＡ（ポリメタルアクリレート）２を約２０００ Ａ
の厚さに塗布し、約１５０’ｃで約加分間ベークする。
ーマロイ薄膜１を蒸着する。次いでその上に耐熱性のＰ
ＭＭＡ（ポリメタルアクリレート）２を約２０００ Ａ
の厚さに塗布し、約１５０’ｃで約加分間ベークする。
次いで、レジスト（例えば米国ジノブレー社製ポジ形有
機しジス） ； ＡＺ−１３５０Ｊ）を約１００００
Ａの厚さに塗布し、露光及び現象を行ってパターン３を
得る。このときＰ Ｍ Ｍ Ａは変化しない。次にイオ
ンミーリングを基板平面からあ０のイオン入射角度で行
ない、薄膜１とＰＭＭＡ２をミーリングする。このとき
のエツチング断面形状は第６図のごとくなり、ｌ’ＭＭ
Ａ のすそ部及び薄膜ｌは約４Ｃｆの傾きをもつ。
機しジス） ； ＡＺ−１３５０Ｊ）を約１００００
Ａの厚さに塗布し、露光及び現象を行ってパターン３を
得る。このときＰ Ｍ Ｍ Ａは変化しない。次にイオ
ンミーリングを基板平面からあ０のイオン入射角度で行
ない、薄膜１とＰＭＭＡ２をミーリングする。このとき
のエツチング断面形状は第６図のごとくなり、ｌ’ＭＭ
Ａ のすそ部及び薄膜ｌは約４Ｃｆの傾きをもつ。
１） Ｍ Ｍ Ａは耐熱性であるので、イオンミーリン
グ後も、エチルセロソルブを約８０’に熱することによ
り容易にとかし去ることが出来、このときレジス） Ａ
Ｚ−１３５０Ｊ （有機溶剤ではとけなくなっている）
も（・つしよにリフトオフされる。しがも、イオンミー
リングによる再スパツタ原子はレジストの基板面に対し
垂直な側面には付着するが、４０°程度の傾きをもつＰ
ＭＭＡのすそ部には付着しない。従ってパーマロイ薄膜
は第７図の１３のごとき形状となる。
グ後も、エチルセロソルブを約８０’に熱することによ
り容易にとかし去ることが出来、このときレジス） Ａ
Ｚ−１３５０Ｊ （有機溶剤ではとけなくなっている）
も（・つしよにリフトオフされる。しがも、イオンミー
リングによる再スパツタ原子はレジストの基板面に対し
垂直な側面には付着するが、４０°程度の傾きをもつＰ
ＭＭＡのすそ部には付着しない。従ってパーマロイ薄膜
は第７図の１３のごとき形状となる。
以上のごとくして形成したパーマロイ薄膜パターンの上
に絶縁膜を約１００ＯＡの厚さに形成し、転送用導体膜
を蒸着して以下上述と同様の工程で上部パターンを形成
することによＵ、２層導体電流駆動型磁気バブル素子が
得られる。３ 以上の方法では、再スパツタ原子による再付着がないた
め、パーマロイ薄膜上部に形成される１０００Ａ程度の
薄膜絶縁層をはさんだ転送用導体との絶縁不良を防ぐこ
とができる。しかも、イオンミーリング後に有機溶剤で
は不溶となるＡＺ−１３５０Ｊについても下層のＰＭＭ
Ａはイオンミーリング後でもエチルセロソルブで容易に
溶かずことができろため、レジスト（ＡＺ −１３５０
Ｊ ） もリフトオンされて剥離される。
に絶縁膜を約１００ＯＡの厚さに形成し、転送用導体膜
を蒸着して以下上述と同様の工程で上部パターンを形成
することによＵ、２層導体電流駆動型磁気バブル素子が
得られる。３ 以上の方法では、再スパツタ原子による再付着がないた
め、パーマロイ薄膜上部に形成される１０００Ａ程度の
薄膜絶縁層をはさんだ転送用導体との絶縁不良を防ぐこ
とができる。しかも、イオンミーリング後に有機溶剤で
は不溶となるＡＺ−１３５０Ｊについても下層のＰＭＭ
Ａはイオンミーリング後でもエチルセロソルブで容易に
溶かずことができろため、レジスト（ＡＺ −１３５０
Ｊ ） もリフトオンされて剥離される。
本発明は、パターンエツジに再付着する原子によるパリ
を発生させな（・ため、上部に形成されろ薄膜に対して
突起がなく導体については絶縁不良を起こさず更には、
有機溶剤に不溶となる感光性レジストをリフトオフで容
易に剥離することができるものである。
を発生させな（・ため、上部に形成されろ薄膜に対して
突起がなく導体については絶縁不良を起こさず更には、
有機溶剤に不溶となる感光性レジストをリフトオフで容
易に剥離することができるものである。
第１図は本発明によるイオンミーリング法の工程説明図
、第２図は従来の技術によるイオンミーリング後のパタ
ーン形状断面図、第３図は従来の技術によるイオンミー
リング終了時のレジスト形状断面図、第４図は従来の技
術による熱処理されたレジストパターン断面図、第５図
は従来の技術によるイオンミーリング後のパターン形状
断面図、第６図と第７図は本発明によるイオンミーリン
グの工程の説明図である。 １：被エツチング薄膜、２：選択溶解可能な薄膜、３：
感光性レジストパターン、 ４：エツチングパターン、 ５：エノチンクハターン、６：レジスト、７：被エツチ
ング薄膜、 ８ニレジスト、９：エツチングパターン
、 １３：パーマロイエツチングノくターフ３゜特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − 第１Ｆ４ ０ 第２図 第３図 ら 第４図 第 ５Ｆ２ｊ 第６図 第７図
、第２図は従来の技術によるイオンミーリング後のパタ
ーン形状断面図、第３図は従来の技術によるイオンミー
リング終了時のレジスト形状断面図、第４図は従来の技
術による熱処理されたレジストパターン断面図、第５図
は従来の技術によるイオンミーリング後のパターン形状
断面図、第６図と第７図は本発明によるイオンミーリン
グの工程の説明図である。 １：被エツチング薄膜、２：選択溶解可能な薄膜、３：
感光性レジストパターン、 ４：エツチングパターン、 ５：エノチンクハターン、６：レジスト、７：被エツチ
ング薄膜、 ８ニレジスト、９：エツチングパターン
、 １３：パーマロイエツチングノくターフ３゜特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − 第１Ｆ４ ０ 第２図 第３図 ら 第４図 第 ５Ｆ２ｊ 第６図 第７図
Claims (1)
- 基板上にもうけられる被エツチング薄膜（１）をイオン
ミーリング法によりエツチングして薄膜パターンを形成
する方法において、薄膜（１）の上に溶解可能な薄膜（
２）を形成する工程と、薄膜（２）の上に感光性レジス
トを形成すると共にこれによりパターン（３）を形成す
る工程と、パターン（３）をマスクとしてレジスト下の
２層をイオンミーリング法でエツチングする工程と、そ
の後、薄膜（２）及びバター７（３）を溶剤を用いて除
去する工程と？有することを特徴とするイオンミーリン
グによるパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15621281A JPS5857728A (ja) | 1981-10-02 | 1981-10-02 | イオンミ−リングによるパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15621281A JPS5857728A (ja) | 1981-10-02 | 1981-10-02 | イオンミ−リングによるパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5857728A true JPS5857728A (ja) | 1983-04-06 |
Family
ID=15622806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15621281A Pending JPS5857728A (ja) | 1981-10-02 | 1981-10-02 | イオンミ−リングによるパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857728A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0431138U (ja) * | 1990-07-06 | 1992-03-12 | ||
| JPH0440237U (ja) * | 1990-08-01 | 1992-04-06 | ||
| JPH06278230A (ja) * | 1992-01-21 | 1994-10-04 | Moore Business Forms Inc | 包装形成方法及び商品の包装 |
-
1981
- 1981-10-02 JP JP15621281A patent/JPS5857728A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0431138U (ja) * | 1990-07-06 | 1992-03-12 | ||
| JPH0440237U (ja) * | 1990-08-01 | 1992-04-06 | ||
| JPH06278230A (ja) * | 1992-01-21 | 1994-10-04 | Moore Business Forms Inc | 包装形成方法及び商品の包装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218532A (en) | Photolithographic technique for depositing thin films | |
| EP0147322B1 (en) | Method for forming a pattern having a fine gap. | |
| JPS61171131A (ja) | 半導体上にパタ−ン化された導電層を形成する方法 | |
| US4451554A (en) | Method of forming thin-film pattern | |
| JP2701765B2 (ja) | 半導体装置の製造方法 | |
| JPH02218010A (ja) | 薄膜磁気記録ヘッドの製造方法 | |
| JPS5857728A (ja) | イオンミ−リングによるパタ−ン形成方法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JP3446590B2 (ja) | チップインダクタおよびその製造方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS61210508A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH0532915B2 (ja) | ||
| JPH09198624A (ja) | 複合型磁気ヘッドおよびその製造方法 | |
| JPS6297335A (ja) | 薄膜形成方法 | |
| JPS59165220A (ja) | 薄膜磁気ヘツドおよびその製造方法 | |
| JPH04129016A (ja) | 薄膜磁気ヘッド | |
| JPH07130568A (ja) | 薄膜コイルの製造方法 | |
| JPS5961975A (ja) | ジヨセフソン素子とその製造方法 | |
| JPS6030101B2 (ja) | パタ−ン形成方法 | |
| JPH06151388A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS5877228A (ja) | フオトエツチング方法 | |
| JPS62232124A (ja) | 薄膜回路の製造方法 | |
| JPS59188915A (ja) | 半導体装置の製造法 | |
| JPH11354634A (ja) | 配線基板、抵抗線基板、薄膜デバイス、フォトレジストの形成方法および配線基板の製造方法 | |
| JPH03110835A (ja) | 半導体装置の製造方法 |