JPS5857724A - Method of producing laminated printed condenser - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は積層型印刷コンデンサの製造方法に関し、その
目的とするところは多数個の電極を同時に印刷してその
後に切断して多数個のチップコンデンサや複合コンデン
サとするに際して、捨て代が少なくて済む製造方法を提
供することにある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a multilayer printed capacitor, and its purpose is to simultaneously print a large number of electrodes and then cut them into a large number of chip capacitors or composite capacitors. The object of the present invention is to provide a manufacturing method that requires less waste.

第１図〜第８図は従来の製造方法を示す。この従来例は
四面取りの場合を示し、完成後において２つのコンデン
サＣ８とＣ８となるに必要な対向電極（す（２）　（３
）が同一基板（４）内に４面づつ印刷されており、第１
図において斜線で示される対向電極（３）と斜線なしで
示される対向電極（１）　（２）とは第２図のように印
刷層が異なり同時に印刷されるものでない。この対向電
極（１）　（２）　（３）の印刷工程は、先ず第８図（
ａ）のように誘電体基板（５）上に対向電極（２）とし
ての電極（２ａＸ２ｂ）（２ｃＸ２ｄ）と図柄を合わせ
て対称に並べられた対向電極（１）としての電極（ｔａ
Ｘｌｂ）、（１ｃＸ１ｄ）とを印刷し、その後に電極（
１ａＸ１ｂ）、（１ｃＸ１ｄ）上に誘電体層（６）を形
成し、この誘電体層（６）上に第８図（ｂ）のように下
層の電極（ｌａ）〜（ｌｄ）、（２ａ）〜（２ｄ）に対
応して対向電極（３）としての電極（８ａＸ８ｂＸ８ｃ
Ｘ８ｄ）を印刷し、この第８図（ｂ）の電極（８ａ）〜
（８ｄ）上に更に誘電体層を形成してｆ４８図（ａ）と
同様に下層の電極（ｌａ）〜（ｌｄ）。1 to 8 show a conventional manufacturing method. This conventional example shows a four-sided case, and the opposing electrodes (2) (3) required to form two capacitors C8 and C8 after completion
) are printed on the same board (4) on four sides, and the first
The counter electrode (3) indicated by diagonal lines in the figure and the counter electrodes (1) and (2) indicated without diagonal lines have different printing layers, as shown in FIG. 2, and are not printed at the same time. The printing process of these counter electrodes (1) (2) (3) is first shown in Fig. 8 (
As shown in a), the electrodes (ta) as the counter electrode (1) are arranged symmetrically on the dielectric substrate (5) with the pattern matching the electrodes (2aX2b) (2cX2d) as the counter electrode (2).
Xlb), (1cX1d) and then print the electrode (
A dielectric layer (6) is formed on the dielectric layer (6), and the lower electrodes (la) to (ld), (2a) are formed on the dielectric layer (6) as shown in FIG. 8(b). Electrode (8aX8bX8c) as the counter electrode (3) corresponding to ~(2d)
X8d), and the electrodes (8a) to 8(b) in FIG.
(8d) A dielectric layer is further formed on top of the lower layer electrodes (la) to (ld) in the same manner as in Fig. f48 (a).

（２ａ）〜（２ｄ）に対応して対向基ｍ　（１）　（２
）が印刷される。Corresponding to (2a) to (2d), opposing groups m (1) (2
) is printed.

次いで、この第８図（ａ）　（ｂ）の繰り返しによって
得られた第１図のものを、乾燥した後、第１図（ａ）の
破線Ａ−Ｂで切断して各電極（１ａ）と（１ｂ）　ｔ　
（ｌｃ）と（１ｄ）を分割すると共に切断された端面に
電極＜２ａト２ｄ）。Next, after drying the material shown in FIG. 1 obtained by repeating the steps in FIGS. 8(a) and (b), each electrode (1a) was cut along the broken line A-B in FIG. (1b) t
(lc) and (1d) are divided and an electrode <2a to 2d) is placed on the cut end surface.

（８ａ）−（８ｄ）の各引出し部（７）の端面が確実に
露出するように破線Ｃ−Ｄ、σ−（）’　、　Ｅ　−Ｆ
　、　Ｇ−Ｈで更に切断する。(8a)-(8d) The dashed lines C-D, σ-()', E-F are drawn to ensure that the end faces of each drawer part (7) are exposed.
, further cut with GH.

このようにして４つに分割された各コンデンサチップは
第２図のようにチップの端面に露出した各層の電極（ｌ
ａ）〜（ｌｄ）、　（２ａ）〜（２ｄ）、　（８ａ）〜
（＆ｌ）の引出し部（７）の端面を導電性ペースト（８
）でターミネートして、第１図中）の等価回路における
端子（９２Ｘ９ｂ）（９Ｃ）が形成されている。また他
の部品相互間の接続の中継端子として利用のため、何れ
の引出し部（７）も霧出していないチップ端面ａ・にも
導電ペースト（８）が塗布されている。なお、第２図に
おける点０υは導電ペースト（８）と各層の対向電極（
１）　、　（３）の接続点を示す。Each capacitor chip divided into four parts in this way has an electrode (l) of each layer exposed on the end surface of the chip as shown in Figure 2.
a) ~ (ld), (2a) ~ (2d), (8a) ~
Conductive paste (8)
) to form a terminal (92X9b) (9C) in the equivalent circuit of (in FIG. 1). Further, in order to be used as a relay terminal for connection between other components, a conductive paste (8) is also applied to the chip end face (a) which is not sprayed on any of the lead-out portions (7). Note that the point 0υ in Fig. 2 is the point between the conductive paste (8) and the opposing electrode of each layer (
The connection points of 1) and (3) are shown.

なお４つのコンデンサチップ領域（４′）（０）（ハ）
に）の各（ロ）と（ハ）−に）で入れ替えて作成した場
合には、１個づつのブロックが同一形状にならないため
に■ブロック間に若干の印圧が異なり、容量のばらつき
が生じやすい。第１図のように図柄を合せた場合には１
個づつが同じ工程となるために容量のばらつきは微少と
なる。しかし大きな捨て代Ｃ−Ｄ−Ｄ’に′が発生して
ロスである。ここでは四面取りの場合について説明して
いるが、これがもっと多数掴取りになったり、図柄がも
っと込み入ってくると、この課題は解けなくなり、結局
は沢山の捨て代を作ってしまう結果となる。Note that the four capacitor chip areas (4') (0) (c)
If you replace each block (b) and (c) - (in), each block will not have the same shape, so the printing pressure will be slightly different between the blocks, resulting in variations in capacity. Easy to occur. If the patterns are matched as shown in Figure 1, 1
Since each unit undergoes the same process, variations in capacitance are minimal. However, a large amount of waste C-D-D' occurs, resulting in a loss. Here, we are explaining the case of four sides, but if the number of hands becomes larger or the patterns become more complicated, this problem becomes difficult to solve, and in the end, you end up making a lot of waste.

そこで本発明は、同一基板内の各コンデンサチップ領域
に各コンデンサの電極を、この電極の一部を隣接コンデ
ンサチップ領域に入り込んで印刷し、この入り込んだ前
記一部を隣接コンデンサテンプ領域に残して切断するこ
とにより、基板切断の捨て代の削減を実現したものであ
って、以下本発明の製造方法を第４図〜第８図に示す具
体的な一実施例に基づいて説明する。なお、第１図〜第
８図と同様の作用を成すものには同一符号を付けてその
説明を省く。Therefore, the present invention prints the electrodes of each capacitor in each capacitor chip area on the same substrate, with a part of this electrode penetrating into the adjacent capacitor chip area, and leaving this part in the adjacent capacitor balance area. By cutting, the amount of waste for cutting the substrate can be reduced.The manufacturing method of the present invention will be described below based on a specific embodiment shown in FIGS. 4 to 8. Components having the same functions as those in FIGS. 1 to 8 are designated by the same reference numerals, and their explanations will be omitted.

第４図において破線Ａ−Ｂ　、　Ｃ−Ｄ　、　Ｅ−Ｆ　
、　Ｇ−Ｈの切断線で囲まれる４つのコンデンサチップ
領域（６）（ロ）（１）Ｈには、対向電極（１）　（２
）　（３）が引出し部（７）を隣接コンデンサチップ領
域に入れ込んで印刷されている。In Fig. 4, broken lines A-B, C-D, E-F
, The four capacitor chip regions (6) (B) (1) and H surrounded by the cutting lines G-H have counter electrodes (1) (2).
) (3) is printed with the drawer (7) inserted into the adjacent capacitor chip area.

すなわち、コンデンサチップ領域（イ）（ハ）について
見れば、電極（１ａＸ１ｃ）の引出し部（７）がそれぞ
れコンデンサチップ領域（ロ）に）に入り込み、後述の
第８図からもわかるように電極（２ａＸ８ｃ）は引出し
部（７）の先端がそれぞれコンデンサチップ領域（ハ）
（イ）に入り込んで印刷されている。またコンデンサチ
ップ領域（０）に）について見れば電極（２ｂ）（８ｄ
）も引出し部（７）の先端が電極（２ａ）（８ｃ）と同
様にコンデンサチップ領域に）（０！ｌに入り込んで印
刷さ′れている。That is, if we look at the capacitor chip areas (A) and (C), the lead-out parts (7) of the electrodes (1aX1c) enter into the capacitor chip areas (B), respectively, and as can be seen from FIG. 2aX8c), the tip of the drawer part (7) is the capacitor chip area (c).
(b) It is printed in the intrusion. Also, if we look at the capacitor chip area (0)), the electrodes (2b) (8d
) is also printed with the tip of the drawn-out part (7) penetrating into the capacitor chip area )(0!l) in the same way as the electrodes (2a) and (8c).

このように印刷して第５図のように積層された基板（４
）は、破線Ａ−Ｈの切断面ＡＢでカットされ、例えば第
６図のように電極（ｌａ）の引出し部（７）の先端がコ
ンデンサチップ領域（１に）に残されている。The printed substrates (4
) is cut along the cutting plane AB indicated by the broken line A-H, and the tip of the lead-out portion (7) of the electrode (la) is left in the capacitor chip area (1) as shown in FIG. 6, for example.

また基板（４）は破線Ｉ−Ｊの切断面Ｘ）でもカットさ
れ、電極（ｔｂ）（ｔｄ）の引出し部（７）が端面に霧
出させられている。更に基板（４）は破線Ｃ−Ｄでもカ
ットされ、第８図のようにコンデンサチップ領域（ハ）
では電極（８ｃ）の引出し部（７）の相互間にコンデン
サチップ領域（イ）の電極（２４）の引出し部（７）の
先端が残り、コンデンサチップ領域顧では電極（２ａ）
の引出し部（７）の相互間に電極（８ｃ）の引出し部（
７）の先端が残る。The substrate (4) is also cut at the cut plane X along the broken line I-J, and the lead-out portions (7) of the electrodes (tb) and (td) are sprayed onto the end face. Furthermore, the substrate (4) is also cut along the dashed line C-D to form the capacitor chip area (c) as shown in Figure 8.
In this case, the tip of the lead-out part (7) of the electrode (24) in the capacitor chip area (A) remains between the lead-out parts (7) of the electrode (8c), and the tip of the lead-out part (7) of the electrode (24) in the capacitor chip area (A) remains between the lead-out parts (7) of the electrode (8c).
between the lead-out parts (7) of the electrode (8c).
The tip of 7) remains.

これはコンデンサチップ領域（（ロ）に）においても同
様である。This also applies to the capacitor chip area ((b)).

このようにして各コンデンサチップに分割されたものは
、従来と同様に各端面に導電性ペーストＡｇｅｄ　（銀
バラジュームペーストンが塗布されるが、本発明では第
２図におけるチップ端面（ト）には第６図（ｂ）のよう
に残った４ｊ＋＊亀棲（１ａ）又は（ｌｃ）の先端が露
出しているため、この露出した引出し部（７）の先端が
塗布された導電性ペースト（８）によって第７図のよう
にターミネートされ、このチップ端面０１における導電
性ペースト（８）の接着強度が増大する。The capacitor chips thus divided are coated with a conductive paste Aged (silver baladium paste) on each end face in the same way as in the past. As shown in FIG. 6(b), the tip of the remaining 4j+*Kamekai (1a) or (lc) is exposed, so the exposed tip of the drawn-out part (7) is exposed to the applied conductive paste ( 8) as shown in FIG. 7, and the adhesive strength of the conductive paste (8) on this chip end face 01 is increased.

また、破線Ｃ−Ｄの切断面に）に露出した残った引出し
部（７）の先端は電極（２ａ）又は（８ｃ）　、　（２
ｂ）又は（８ｄ）の引出し部（７）と共に第８図のよう
に導電性ペースト（８）でターミネイトされるため、こ
のチップ端面に）の導電性ペースト（８ンの接着強度も
増大する。In addition, the tip of the remaining lead-out portion (7) exposed at the cut plane along the broken line C-D) is connected to the electrode (2a) or (8c), (2
Since it is terminated with the conductive paste (8) as shown in FIG. 8 together with the lead-out part (7) of (b) or (8d), the adhesive strength of the conductive paste (8) on the end face of this chip is also increased.

更に、コンデンサチップ領域（ロ）に）のコンデンサチ
ップでは、第９図に示すように残った引出し部（７）と
電極（１ｂ）又は（Ｉｄ）との間に適当な小容量コンデ
ンサＣ０が形成され、従来の場合に比べて新たに別のコ
ンデンサが得られる。Furthermore, in the capacitor chip in the capacitor chip area (b), an appropriate small capacitance capacitor C0 is formed between the remaining lead-out part (7) and the electrode (1b) or (Id), as shown in FIG. This results in a new and different capacitor compared to the conventional case.

なお、上記実施例では４面取りの場合を例に挙げて説明
したが、これは４面取りに限定されるものでない。また
上記実施例では導電性ペーストによってターミネイトし
たが、これは蒸着等によって接続することもできる。In addition, although the case of four chamfering was mentioned as an example and demonstrated in the said Example, this is not limited to four chamfering. Further, in the above embodiment, the termination was performed using a conductive paste, but the connection may also be performed by vapor deposition or the like.

以上説明のように本発明の製造方法によると、電極の一
部を隣接するコンデンサチップ領域に入り込ませて印刷
するため、従来のように破線Ｃ→。As explained above, according to the manufacturing method of the present invention, part of the electrode is printed into the adjacent capacitor chip area, so that the broken line C→ as in the conventional method is printed.

Ｃ’−Ｄ’の二つの切断線でカットせずとも、破ＩＩＣ
−Ｄの一つの切断線でカットするのみで両コンデンサチ
ップ端面にそれぞれの電極を露出させることができ、捨
て代を無くすことができると共に新たな小容量のコンデ
ンサを得ることができる。また隣接コンデンサチップ領
域に残して切断されてチップ端面に露出した電極の一部
の相互間を導電性ペーストまたは蒸着によって接続する
ことによって、中継端子の接着強度を向上させることが
でき、隣接コンデンサチップ領域に残して切断されてチ
ップ端面に露出した電極の一部とそのコンデンサチップ
領域の必要電極とを導電性ペーストまたは蒸着によって
接続することによって」ンデンサ端子の接着強度を従来
に比べて大幅に向上させることができるものである。Broken IIC without cutting along the two cutting lines C'-D'
By simply cutting along one cutting line -D, the respective electrodes can be exposed on the end faces of both capacitor chips, thereby making it possible to eliminate waste material and obtain a new small-capacity capacitor. In addition, by connecting parts of the electrodes that are cut and exposed on the chip end face by leaving them in the adjacent capacitor chip area using conductive paste or vapor deposition, the adhesion strength of the relay terminals can be improved, and the adhesion strength of the relay terminals can be improved. The adhesive strength of the capacitor terminal is significantly improved compared to the conventional method by connecting a part of the electrode that is left in the area and exposed on the chip end face with the necessary electrode in the capacitor chip area using conductive paste or vapor deposition. It is something that can be done.

【図面の簡単な説明】 第１図＜ａ）　（ｂ）は基板の平面図と各コンデンサチ
ップの等価回路、第２図は各コンデンサチップの側面図
、第８図（ａ）　（ｂ）は第１図（ａ）の説明図、ＩＩ
４図〜第８図は本発明の一実施例を示し、第４図は本発
明の製造方法における基板の平面図、第６図は第４図の
Ｘ−Ｘ断面図、第６図〜第８図は製造工程説明図、第９
図は等価回路を示す。 （１）　（２）　（３）・・・対向電極、（４）・・・
基板、（７）・・・引出し部、（〜・・・導電性ペース
ト、（９ａ）〜（９ｃ）・・・コンデンサ端子、Ｕ）〜
に）−・・コンデンサチップ領域代理人　森本義弘 第ｆ図 ｄ）　　　　珈２ 第２図 第３図 ―？ノ　　　　　　　　　（ｂ）[Brief explanation of the drawings] Figure 1 <a) (b) is a plan view of the board and the equivalent circuit of each capacitor chip, Figure 2 is a side view of each capacitor chip, Figure 8 (a) (b) is Explanatory diagram of FIG. 1(a), II
4 to 8 show an embodiment of the present invention, FIG. 4 is a plan view of a substrate in the manufacturing method of the present invention, FIG. 6 is a sectional view taken along line XX in FIG. 4, and FIGS. Figure 8 is an explanatory diagram of the manufacturing process, Figure 9
The figure shows an equivalent circuit. (1) (2) (3)...Counter electrode, (4)...
Substrate, (7)...drawer part, (...conductive paste, (9a)-(9c)...capacitor terminal, U)...
ni) - Capacitor chip area agent Yoshihiro Morimoto Figure f d) 珈2 Figure 2 Figure 3 -?ノ (b)

Claims (1)

【特許請求の範囲】 １、　同一基板内に複数筒となるコンデンサ電極を誘電
材料上に形成し積層して作成するコンデンサの電極の一
部を、切断してチップ状になった時に、隣接していたチ
ップに上記電極の一部が残るように形成してなる積層型
印刷コンデンサの製造方法。 ２　チップ状になった基板内に複数筒のコンデンサとな
る電極を印刷する特許請求の範囲第１項記載の積層型印
刷コンデンサの製造方法。 ８、隣接したコンデンサチップ領域に入り込んだ電極と
コンデンサチップ領域の電極の端部とを導電性ペースト
または蒸着等によって接続する特許請求の範囲第１項記
載の積層型印刷コンデンサの製造方法。[Claims] 1. When a part of the electrode of a capacitor is produced by forming and laminating a plurality of capacitor electrodes on a dielectric material on the same substrate and cutting them into a chip shape, the capacitor electrodes are adjacent to each other. A method for manufacturing a multilayer printed capacitor, in which a part of the electrode is formed on a previously used chip. 2. A method for manufacturing a multilayer printed capacitor according to claim 1, wherein electrodes forming a plurality of cylinder capacitors are printed within a chip-shaped substrate. 8. The method for manufacturing a multilayer printed capacitor according to claim 1, wherein the electrode that has entered into an adjacent capacitor chip region and the end of the electrode in the capacitor chip region are connected by conductive paste, vapor deposition, or the like.